b631a30a9ff52623dd817dd259524130855cca4b
[picodrive.git] / 32x.c
1 #include "../pico_int.h"
2 #include "../sound/ym2612.h"
3
4 struct Pico32x Pico32x;
5 SH2 sh2s[2];
6
7 static int REGPARM(2) sh2_irq_cb(SH2 *sh2, int level)
8 {
9   if (sh2->pending_irl > sh2->pending_int_irq) {
10     elprintf(EL_32X, "%csh2 ack/irl %d @ %08x",
11       sh2->is_slave ? 's' : 'm', level, sh2->pc);
12     return 64 + sh2->pending_irl / 2;
13   } else {
14     elprintf(EL_32X, "%csh2 ack/int %d/%d @ %08x",
15       sh2->is_slave ? 's' : 'm', level, sh2->pending_int_vector, sh2->pc);
16     sh2->pending_int_irq = 0; // auto-clear
17     sh2->pending_level = sh2->pending_irl;
18     return sh2->pending_int_vector;
19   }
20 }
21
22 void p32x_update_irls(void)
23 {
24   int irqs, mlvl = 0, slvl = 0;
25
26   // msh2
27   irqs = (Pico32x.sh2irqs | Pico32x.sh2irqi[0]) & ((Pico32x.sh2irq_mask[0] << 3) | P32XI_VRES);
28   while ((irqs >>= 1))
29     mlvl++;
30   mlvl *= 2;
31
32   // ssh2
33   irqs = (Pico32x.sh2irqs | Pico32x.sh2irqi[1]) & ((Pico32x.sh2irq_mask[1] << 3) | P32XI_VRES);
34   while ((irqs >>= 1))
35     slvl++;
36   slvl *= 2;
37
38   elprintf(EL_32X, "update_irls: m %d, s %d", mlvl, slvl);
39   sh2_irl_irq(&msh2, mlvl);
40   sh2_irl_irq(&ssh2, slvl);
41   mlvl = mlvl ? 1 : 0;
42   slvl = slvl ? 1 : 0;
43   p32x_poll_event(mlvl | (slvl << 1), 0);
44 }
45
46 void Pico32xStartup(void)
47 {
48   elprintf(EL_STATUS|EL_32X, "32X startup");
49
50   // TODO: OOM handling
51   PicoAHW |= PAHW_32X;
52   sh2_init(&msh2, 0);
53   msh2.irq_callback = sh2_irq_cb;
54   sh2_init(&ssh2, 1);
55   ssh2.irq_callback = sh2_irq_cb;
56
57   PicoMemSetup32x();
58
59   if (!Pico.m.pal)
60     Pico32x.vdp_regs[0] |= P32XV_nPAL;
61
62   PREG8(Pico32xMem->sh2_peri_regs[0], 4) =
63   PREG8(Pico32xMem->sh2_peri_regs[1], 4) = 0x84; // SCI SSR
64
65   emu_32x_startup();
66 }
67
68 #define HWSWAP(x) (((x) << 16) | ((x) >> 16))
69 void p32x_reset_sh2s(void)
70 {
71   elprintf(EL_32X, "sh2 reset");
72
73   sh2_reset(&msh2);
74   sh2_reset(&ssh2);
75
76   // if we don't have BIOS set, perform it's work here.
77   // MSH2
78   if (p32x_bios_m == NULL) {
79     unsigned int idl_src, idl_dst, idl_size; // initial data load
80     unsigned int vbr;
81
82     // initial data
83     idl_src = HWSWAP(*(unsigned int *)(Pico.rom + 0x3d4)) & ~0xf0000000;
84     idl_dst = HWSWAP(*(unsigned int *)(Pico.rom + 0x3d8)) & ~0xf0000000;
85     idl_size= HWSWAP(*(unsigned int *)(Pico.rom + 0x3dc));
86     if (idl_size > Pico.romsize || idl_src + idl_size > Pico.romsize ||
87         idl_size > 0x40000 || idl_dst + idl_size > 0x40000 || (idl_src & 3) || (idl_dst & 3)) {
88       elprintf(EL_STATUS|EL_ANOMALY, "32x: invalid initial data ptrs: %06x -> %06x, %06x",
89         idl_src, idl_dst, idl_size);
90     }
91     else
92       memcpy(Pico32xMem->sdram + idl_dst, Pico.rom + idl_src, idl_size);
93
94     // GBR/VBR
95     vbr = HWSWAP(*(unsigned int *)(Pico.rom + 0x3e8));
96     sh2_set_gbr(0, 0x20004000);
97     sh2_set_vbr(0, vbr);
98
99     // checksum and M_OK
100     Pico32x.regs[0x28 / 2] = *(unsigned short *)(Pico.rom + 0x18e);
101     // program will set M_OK
102   }
103
104   // SSH2
105   if (p32x_bios_s == NULL) {
106     unsigned int vbr;
107
108     // GBR/VBR
109     vbr = HWSWAP(*(unsigned int *)(Pico.rom + 0x3ec));
110     sh2_set_gbr(1, 0x20004000);
111     sh2_set_vbr(1, vbr);
112     // program will set S_OK
113   }
114 }
115
116 void Pico32xInit(void)
117 {
118 }
119
120 void PicoPower32x(void)
121 {
122   memset(&Pico32x, 0, sizeof(Pico32x));
123
124   Pico32x.regs[0] = P32XS_REN|P32XS_nRES; // verified
125   Pico32x.vdp_regs[0x0a/2] = P32XV_VBLK|P32XV_HBLK|P32XV_PEN;
126   Pico32x.sh2_regs[0] = P32XS2_ADEN;
127 }
128
129 void PicoUnload32x(void)
130 {
131   if (Pico32xMem != NULL)
132     plat_munmap(Pico32xMem, sizeof(*Pico32xMem));
133   Pico32xMem = NULL;
134   sh2_finish(&msh2);
135   sh2_finish(&ssh2);
136
137   PicoAHW &= ~PAHW_32X;
138 }
139
140 void PicoReset32x(void)
141 {
142   if (PicoAHW & PAHW_32X) {
143     Pico32x.sh2irqs |= P32XI_VRES;
144     p32x_update_irls();
145     p32x_poll_event(3, 0);
146   }
147 }
148
149 static void p32x_start_blank(void)
150 {
151   if (Pico32xDrawMode != 0) {
152     if ((Pico32x.vdp_regs[0] & P32XV_Mx) != 0 && // 32x not blanking
153         (Pico.video.reg[12] & 1) && // 40col mode
154         (PicoDrawMask & PDRAW_32X_ON))
155     {
156       int md_bg = Pico.video.reg[7] & 0x3f;
157       int offs = 8, lines = 224;
158       if (Pico.video.reg[1] & 8) {
159         offs = 0;
160         lines = 240;
161       }
162
163       // we draw full layer (not line-by-line)
164       PicoDraw32xLayer(offs, lines, md_bg);
165     }
166     else {
167       // TODO: MD layer only?
168     }
169   }
170
171   // enter vblank
172   Pico32x.vdp_regs[0x0a/2] |= P32XV_VBLK|P32XV_PEN;
173
174   // FB swap waits until vblank
175   if ((Pico32x.vdp_regs[0x0a/2] ^ Pico32x.pending_fb) & P32XV_FS) {
176     Pico32x.vdp_regs[0x0a/2] &= ~P32XV_FS;
177     Pico32x.vdp_regs[0x0a/2] |= Pico32x.pending_fb;
178     Pico32xSwapDRAM(Pico32x.pending_fb ^ 1);
179   }
180
181   Pico32x.sh2irqs |= P32XI_VINT;
182   p32x_update_irls();
183   p32x_poll_event(3, 1);
184 }
185
186 static __inline void run_m68k(int cyc)
187 {
188   pprof_start(m68k);
189
190 #if defined(EMU_C68K)
191   PicoCpuCM68k.cycles = cyc;
192   CycloneRun(&PicoCpuCM68k);
193   SekCycleCnt += cyc - PicoCpuCM68k.cycles;
194 #elif defined(EMU_M68K)
195   SekCycleCnt += m68k_execute(cyc);
196 #elif defined(EMU_F68K)
197   SekCycleCnt += fm68k_emulate(cyc+1, 0, 0);
198 #endif
199
200   pprof_end(m68k);
201 }
202
203 // ~1463.8, but due to cache misses and slow mem
204 // it's much lower than that
205 //#define SH2_LINE_CYCLES 735
206 #define CYCLES_M68K2SH2(x) ((x) * 6 / 4)
207
208 #define PICO_32X
209 #define CPUS_RUN_SIMPLE(m68k_cycles,s68k_cycles) \
210 { \
211   int slice; \
212   SekCycleAim += m68k_cycles; \
213   while (SekCycleCnt < SekCycleAim) { \
214     slice = SekCycleCnt; \
215     run_m68k(SekCycleAim - SekCycleCnt); \
216     if (!(Pico32x.regs[0] & P32XS_nRES)) \
217       continue; /* SH2s reseting */ \
218     slice = SekCycleCnt - slice; /* real count from 68k */ \
219     if (SekCycleCnt < SekCycleAim) \
220       elprintf(EL_32X, "slice %d", slice); \
221     if (!(Pico32x.emu_flags & (P32XF_SSH2POLL|P32XF_SSH2VPOLL))) { \
222       pprof_start(ssh2); \
223       sh2_execute(&ssh2, CYCLES_M68K2SH2(slice)); \
224       pprof_end(ssh2); \
225     } \
226     if (!(Pico32x.emu_flags & (P32XF_MSH2POLL|P32XF_MSH2VPOLL))) { \
227       pprof_start(msh2); \
228       sh2_execute(&msh2, CYCLES_M68K2SH2(slice)); \
229       pprof_end(msh2); \
230     } \
231     pprof_start(dummy); \
232     pprof_end(dummy); \
233   } \
234 }
235
236 #define STEP_68K 24
237 #define CPUS_RUN_LOCKSTEP(m68k_cycles,s68k_cycles) \
238 { \
239   int i; \
240   for (i = 0; i <= (m68k_cycles) - STEP_68K; i += STEP_68K) { \
241     run_m68k(STEP_68K); \
242     if (!(Pico32x.emu_flags & (P32XF_MSH2POLL|P32XF_MSH2VPOLL))) \
243       sh2_execute(&msh2, CYCLES_M68K2SH2(STEP_68K)); \
244     if (!(Pico32x.emu_flags & (P32XF_SSH2POLL|P32XF_SSH2VPOLL))) \
245       sh2_execute(&ssh2, CYCLES_M68K2SH2(STEP_68K)); \
246   } \
247   /* last step */ \
248   i = (m68k_cycles) - i; \
249   run_m68k(i); \
250   if (!(Pico32x.emu_flags & (P32XF_MSH2POLL|P32XF_MSH2VPOLL))) \
251     sh2_execute(&msh2, CYCLES_M68K2SH2(i)); \
252   if (!(Pico32x.emu_flags & (P32XF_SSH2POLL|P32XF_SSH2VPOLL))) \
253     sh2_execute(&ssh2, CYCLES_M68K2SH2(i)); \
254 }
255
256 #define CPUS_RUN CPUS_RUN_SIMPLE
257 //#define CPUS_RUN CPUS_RUN_LOCKSTEP
258
259 #include "../pico_cmn.c"
260
261 void PicoFrame32x(void)
262 {
263   pwm_frame_smp_cnt = 0;
264
265   Pico32x.vdp_regs[0x0a/2] &= ~P32XV_VBLK; // get out of vblank
266   if ((Pico32x.vdp_regs[0] & P32XV_Mx) != 0) // no forced blanking
267     Pico32x.vdp_regs[0x0a/2] &= ~P32XV_PEN; // no palette access
268
269   p32x_poll_event(3, 1);
270
271   PicoFrameStart();
272   PicoFrameHints();
273   elprintf(EL_32X, "poll: %02x", Pico32x.emu_flags);
274 }
275