libpcsxcore/new_dynarec/new_dynarec.c

   1 /* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *
   2  *   Mupen64plus - new_dynarec.c                                           *
   3  *   Copyright (C) 2009-2011 Ari64                                         *
   4  *                                                                         *
   5  *   This program is free software; you can redistribute it and/or modify  *
   6  *   it under the terms of the GNU General Public License as published by  *
   7  *   the Free Software Foundation; either version 2 of the License, or     *
   8  *   (at your option) any later version.                                   *
   9  *                                                                         *
  10  *   This program is distributed in the hope that it will be useful,       *
  11  *   but WITHOUT ANY WARRANTY; without even the implied warranty of        *
  12  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the         *
  13  *   GNU General Public License for more details.                          *
  14  *                                                                         *
  15  *   You should have received a copy of the GNU General Public License     *
  16  *   along with this program; if not, write to the                         *
  17  *   Free Software Foundation, Inc.,                                       *
  18  *   51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.          *
  19  * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * */
  20
  21 #include <stdlib.h>
  22 #include <stdint.h> //include for uint64_t
  23 #include <assert.h>
  24 #include <errno.h>
  25 #include <sys/mman.h>
  26 #ifdef __MACH__
  27 #include <libkern/OSCacheControl.h>
  28 #endif
  29 #ifdef _3DS
  30 #include <3ds_utils.h>
  31 #endif
  32 #ifdef VITA
  33 #include <psp2/kernel/sysmem.h>
  34 static int sceBlock;
  35 #endif
  36
  37 #include "new_dynarec_config.h"
  38 #include "../psxhle.h"
  39 #include "../psxinterpreter.h"
  40 #include "../gte.h"
  41 #include "emu_if.h" // emulator interface
  42
  43 #define noinline __attribute__((noinline,noclone))
  44 #ifndef ARRAY_SIZE
  45 #define ARRAY_SIZE(x) (sizeof(x) / sizeof(x[0]))
  46 #endif
  47 #ifndef min
  48 #define min(a, b) ((b) < (a) ? (b) : (a))
  49 #endif
  50 #ifndef max
  51 #define max(a, b) ((b) > (a) ? (b) : (a))
  52 #endif
  53
  54 //#define DISASM
  55 //#define ASSEM_PRINT
  56
  57 #ifdef ASSEM_PRINT
  58 #define assem_debug printf
  59 #else
  60 #define assem_debug(...)
  61 #endif
  62 //#define inv_debug printf
  63 #define inv_debug(...)
  64
  65 #ifdef __i386__
  66 #include "assem_x86.h"
  67 #endif
  68 #ifdef __x86_64__
  69 #include "assem_x64.h"
  70 #endif
  71 #ifdef __arm__
  72 #include "assem_arm.h"
  73 #endif
  74 #ifdef __aarch64__
  75 #include "assem_arm64.h"
  76 #endif
  77
  78 #define RAM_SIZE 0x200000
  79 #define MAXBLOCK 4096
  80 #define MAX_OUTPUT_BLOCK_SIZE 262144
  81
  82 struct ndrc_mem
  83 {
  84   u_char translation_cache[1 << TARGET_SIZE_2];
  85   struct
  86   {
  87     struct tramp_insns ops[2048 / sizeof(struct tramp_insns)];
  88     const void *f[2048 / sizeof(void *)];
  89   } tramp;
  90 };
  91
  92 #ifdef BASE_ADDR_DYNAMIC
  93 static struct ndrc_mem *ndrc;
  94 #else
  95 static struct ndrc_mem ndrc_ __attribute__((aligned(4096)));
  96 static struct ndrc_mem *ndrc = &ndrc_;
  97 #endif
  98
  99 // stubs
 100 enum stub_type {
 101   CC_STUB = 1,
 102   FP_STUB = 2,
 103   LOADB_STUB = 3,
 104   LOADH_STUB = 4,
 105   LOADW_STUB = 5,
 106   LOADD_STUB = 6,
 107   LOADBU_STUB = 7,
 108   LOADHU_STUB = 8,
 109   STOREB_STUB = 9,
 110   STOREH_STUB = 10,
 111   STOREW_STUB = 11,
 112   STORED_STUB = 12,
 113   STORELR_STUB = 13,
 114   INVCODE_STUB = 14,
 115 };
 116
 117 struct regstat
 118 {
 119   signed char regmap_entry[HOST_REGS]; // pre-insn + loop preloaded regs?
 120   signed char regmap[HOST_REGS];
 121   uint64_t wasdirty;
 122   uint64_t dirty;
 123   uint64_t u;
 124   u_int wasconst;
 125   u_int isconst;
 126   u_int loadedconst;             // host regs that have constants loaded
 127   u_int waswritten;              // MIPS regs that were used as store base before
 128 };
 129
 130 // note: asm depends on this layout
 131 struct ll_entry
 132 {
 133   u_int vaddr;
 134   u_int reg_sv_flags;
 135   void *addr;
 136   struct ll_entry *next;
 137 };
 138
 139 struct ht_entry
 140 {
 141   u_int vaddr[2];
 142   void *tcaddr[2];
 143 };
 144
 145 struct code_stub
 146 {
 147   enum stub_type type;
 148   void *addr;
 149   void *retaddr;
 150   u_int a;
 151   uintptr_t b;
 152   uintptr_t c;
 153   u_int d;
 154   u_int e;
 155 };
 156
 157 struct link_entry
 158 {
 159   void *addr;
 160   u_int target;
 161   u_int ext;
 162 };
 163
 164 static struct decoded_insn
 165 {
 166   u_char itype;
 167   u_char opcode;
 168   u_char opcode2;
 169   u_char rs1;
 170   u_char rs2;
 171   u_char rt1;
 172   u_char rt2;
 173   u_char lt1;
 174   u_char bt:1;
 175   u_char ooo:1;
 176   u_char is_ds:1;
 177   u_char is_jump:1;
 178   u_char is_ujump:1;
 179   u_char is_load:1;
 180   u_char is_store:1;
 181 } dops[MAXBLOCK];
 182
 183   // used by asm:
 184   u_char *out;
 185   struct ht_entry hash_table[65536]  __attribute__((aligned(16)));
 186   struct ll_entry *jump_in[4096] __attribute__((aligned(16)));
 187   struct ll_entry *jump_dirty[4096];
 188
 189   static struct ll_entry *jump_out[4096];
 190   static u_int start;
 191   static u_int *source;
 192   static char insn[MAXBLOCK][10];
 193   static uint64_t gte_rs[MAXBLOCK]; // gte: 32 data and 32 ctl regs
 194   static uint64_t gte_rt[MAXBLOCK];
 195   static uint64_t gte_unneeded[MAXBLOCK];
 196   static u_int smrv[32]; // speculated MIPS register values
 197   static u_int smrv_strong; // mask or regs that are likely to have correct values
 198   static u_int smrv_weak; // same, but somewhat less likely
 199   static u_int smrv_strong_next; // same, but after current insn executes
 200   static u_int smrv_weak_next;
 201   static int imm[MAXBLOCK];
 202   static u_int ba[MAXBLOCK];
 203   static uint64_t unneeded_reg[MAXBLOCK];
 204   static uint64_t branch_unneeded_reg[MAXBLOCK];
 205   // pre-instruction [i], excluding loop-preload regs?
 206   static signed char regmap_pre[MAXBLOCK][HOST_REGS];
 207   // contains 'real' consts at [i] insn, but may differ from what's actually
 208   // loaded in host reg as 'final' value is always loaded, see get_final_value()
 209   static uint32_t current_constmap[HOST_REGS];
 210   static uint32_t constmap[MAXBLOCK][HOST_REGS];
 211   static struct regstat regs[MAXBLOCK];
 212   static struct regstat branch_regs[MAXBLOCK];
 213   static signed char minimum_free_regs[MAXBLOCK];
 214   static u_int needed_reg[MAXBLOCK];
 215   static u_int wont_dirty[MAXBLOCK];
 216   static u_int will_dirty[MAXBLOCK];
 217   static int ccadj[MAXBLOCK];
 218   static int slen;
 219   static void *instr_addr[MAXBLOCK];
 220   static struct link_entry link_addr[MAXBLOCK];
 221   static int linkcount;
 222   static struct code_stub stubs[MAXBLOCK*3];
 223   static int stubcount;
 224   static u_int literals[1024][2];
 225   static int literalcount;
 226   static int is_delayslot;
 227   static char shadow[1048576]  __attribute__((aligned(16)));
 228   static void *copy;
 229   static int expirep;
 230   static u_int stop_after_jal;
 231   static u_int f1_hack; // 0 - off, ~0 - capture address, else addr
 232
 233   int new_dynarec_hacks;
 234   int new_dynarec_hacks_pergame;
 235   int new_dynarec_hacks_old;
 236   int new_dynarec_did_compile;
 237
 238   #define HACK_ENABLED(x) ((new_dynarec_hacks | new_dynarec_hacks_pergame) & (x))
 239
 240   extern int cycle_count; // ... until end of the timeslice, counts -N -> 0
 241   extern int last_count;  // last absolute target, often = next_interupt
 242   extern int pcaddr;
 243   extern int pending_exception;
 244   extern int branch_target;
 245   extern uintptr_t ram_offset;
 246   extern uintptr_t mini_ht[32][2];
 247   extern u_char restore_candidate[512];
 248
 249   /* registers that may be allocated */
 250   /* 1-31 gpr */
 251 #define LOREG 32 // lo
 252 #define HIREG 33 // hi
 253 //#define FSREG 34 // FPU status (FCSR)
 254 #define CSREG 35 // Coprocessor status
 255 #define CCREG 36 // Cycle count
 256 #define INVCP 37 // Pointer to invalid_code
 257 //#define MMREG 38 // Pointer to memory_map
 258 #define ROREG 39 // ram offset (if rdram!=0x80000000)
 259 #define TEMPREG 40
 260 #define FTEMP 40 // FPU temporary register
 261 #define PTEMP 41 // Prefetch temporary register
 262 //#define TLREG 42 // TLB mapping offset
 263 #define RHASH 43 // Return address hash
 264 #define RHTBL 44 // Return address hash table address
 265 #define RTEMP 45 // JR/JALR address register
 266 #define MAXREG 45
 267 #define AGEN1 46 // Address generation temporary register
 268 //#define AGEN2 47 // Address generation temporary register
 269 //#define MGEN1 48 // Maptable address generation temporary register
 270 //#define MGEN2 49 // Maptable address generation temporary register
 271 #define BTREG 50 // Branch target temporary register
 272
 273   /* instruction types */
 274 #define NOP 0     // No operation
 275 #define LOAD 1    // Load
 276 #define STORE 2   // Store
 277 #define LOADLR 3  // Unaligned load
 278 #define STORELR 4 // Unaligned store
 279 #define MOV 5     // Move
 280 #define ALU 6     // Arithmetic/logic
 281 #define MULTDIV 7 // Multiply/divide
 282 #define SHIFT 8   // Shift by register
 283 #define SHIFTIMM 9// Shift by immediate
 284 #define IMM16 10  // 16-bit immediate
 285 #define RJUMP 11  // Unconditional jump to register
 286 #define UJUMP 12  // Unconditional jump
 287 #define CJUMP 13  // Conditional branch (BEQ/BNE/BGTZ/BLEZ)
 288 #define SJUMP 14  // Conditional branch (regimm format)
 289 #define COP0 15   // Coprocessor 0
 290 #define COP1 16   // Coprocessor 1
 291 #define C1LS 17   // Coprocessor 1 load/store
 292 //#define FJUMP 18  // Conditional branch (floating point)
 293 //#define FLOAT 19  // Floating point unit
 294 //#define FCONV 20  // Convert integer to float
 295 //#define FCOMP 21  // Floating point compare (sets FSREG)
 296 #define SYSCALL 22// SYSCALL
 297 #define OTHER 23  // Other
 298 #define SPAN 24   // Branch/delay slot spans 2 pages
 299 #define NI 25     // Not implemented
 300 #define HLECALL 26// PCSX fake opcodes for HLE
 301 #define COP2 27   // Coprocessor 2 move
 302 #define C2LS 28   // Coprocessor 2 load/store
 303 #define C2OP 29   // Coprocessor 2 operation
 304 #define INTCALL 30// Call interpreter to handle rare corner cases
 305
 306   /* branch codes */
 307 #define TAKEN 1
 308 #define NOTTAKEN 2
 309 #define NULLDS 3
 310
 311 #define DJT_1 (void *)1l // no function, just a label in assem_debug log
 312 #define DJT_2 (void *)2l
 313
 314 // asm linkage
 315 int new_recompile_block(u_int addr);
 316 void *get_addr_ht(u_int vaddr);
 317 void invalidate_block(u_int block);
 318 void invalidate_addr(u_int addr);
 319 void remove_hash(int vaddr);
 320 void dyna_linker();
 321 void dyna_linker_ds();
 322 void verify_code();
 323 void verify_code_ds();
 324 void cc_interrupt();
 325 void fp_exception();
 326 void fp_exception_ds();
 327 void jump_to_new_pc();
 328 void call_gteStall();
 329 void new_dyna_leave();
 330
 331 // Needed by assembler
 332 static void wb_register(signed char r, const signed char regmap[], uint64_t dirty);
 333 static void wb_dirtys(const signed char i_regmap[], uint64_t i_dirty);
 334 static void wb_needed_dirtys(const signed char i_regmap[], uint64_t i_dirty, int addr);
 335 static void load_all_regs(const signed char i_regmap[]);
 336 static void load_needed_regs(const signed char i_regmap[], const signed char next_regmap[]);
 337 static void load_regs_entry(int t);
 338 static void load_all_consts(const signed char regmap[], u_int dirty, int i);
 339 static u_int get_host_reglist(const signed char *regmap);
 340
 341 static int verify_dirty(const u_int *ptr);
 342 static int get_final_value(int hr, int i, int *value);
 343 static void add_stub(enum stub_type type, void *addr, void *retaddr,
 344   u_int a, uintptr_t b, uintptr_t c, u_int d, u_int e);
 345 static void add_stub_r(enum stub_type type, void *addr, void *retaddr,
 346   int i, int addr_reg, const struct regstat *i_regs, int ccadj, u_int reglist);
 347 static void add_to_linker(void *addr, u_int target, int ext);
 348 static void *emit_fastpath_cmp_jump(int i, const struct regstat *i_regs,
 349   int addr, int *offset_reg, int *addr_reg_override);
 350 static void *get_direct_memhandler(void *table, u_int addr,
 351   enum stub_type type, uintptr_t *addr_host);
 352 static void cop2_do_stall_check(u_int op, int i, const struct regstat *i_regs, u_int reglist);
 353 static void pass_args(int a0, int a1);
 354 static void emit_far_jump(const void *f);
 355 static void emit_far_call(const void *f);
 356
 357 static void mprotect_w_x(void *start, void *end, int is_x)
 358 {
 359 #ifdef NO_WRITE_EXEC
 360   #if defined(VITA)
 361   // *Open* enables write on all memory that was
 362   // allocated by sceKernelAllocMemBlockForVM()?
 363   if (is_x)
 364     sceKernelCloseVMDomain();
 365   else
 366     sceKernelOpenVMDomain();
 367   #else
 368   u_long mstart = (u_long)start & ~4095ul;
 369   u_long mend = (u_long)end;
 370   if (mprotect((void *)mstart, mend - mstart,
 371                PROT_READ | (is_x ? PROT_EXEC : PROT_WRITE)) != 0)
 372     SysPrintf("mprotect(%c) failed: %s\n", is_x ? 'x' : 'w', strerror(errno));
 373   #endif
 374 #endif
 375 }
 376
 377 static void start_tcache_write(void *start, void *end)
 378 {
 379   mprotect_w_x(start, end, 0);
 380 }
 381
 382 static void end_tcache_write(void *start, void *end)
 383 {
 384 #if defined(__arm__) || defined(__aarch64__)
 385   size_t len = (char *)end - (char *)start;
 386   #if   defined(__BLACKBERRY_QNX__)
 387   msync(start, len, MS_SYNC | MS_CACHE_ONLY | MS_INVALIDATE_ICACHE);
 388   #elif defined(__MACH__)
 389   sys_cache_control(kCacheFunctionPrepareForExecution, start, len);
 390   #elif defined(VITA)
 391   sceKernelSyncVMDomain(sceBlock, start, len);
 392   #elif defined(_3DS)
 393   ctr_flush_invalidate_cache();
 394   #elif defined(__aarch64__)
 395   // as of 2021, __clear_cache() is still broken on arm64
 396   // so here is a custom one :(
 397   clear_cache_arm64(start, end);
 398   #else
 399   __clear_cache(start, end);
 400   #endif
 401   (void)len;
 402 #endif
 403
 404   mprotect_w_x(start, end, 1);
 405 }
 406
 407 static void *start_block(void)
 408 {
 409   u_char *end = out + MAX_OUTPUT_BLOCK_SIZE;
 410   if (end > ndrc->translation_cache + sizeof(ndrc->translation_cache))
 411     end = ndrc->translation_cache + sizeof(ndrc->translation_cache);
 412   start_tcache_write(out, end);
 413   return out;
 414 }
 415
 416 static void end_block(void *start)
 417 {
 418   end_tcache_write(start, out);
 419 }
 420
 421 // also takes care of w^x mappings when patching code
 422 static u_int needs_clear_cache[1<<(TARGET_SIZE_2-17)];
 423
 424 static void mark_clear_cache(void *target)
 425 {
 426   uintptr_t offset = (u_char *)target - ndrc->translation_cache;
 427   u_int mask = 1u << ((offset >> 12) & 31);
 428   if (!(needs_clear_cache[offset >> 17] & mask)) {
 429     char *start = (char *)((uintptr_t)target & ~4095l);
 430     start_tcache_write(start, start + 4095);
 431     needs_clear_cache[offset >> 17] |= mask;
 432   }
 433 }
 434
 435 // Clearing the cache is rather slow on ARM Linux, so mark the areas
 436 // that need to be cleared, and then only clear these areas once.
 437 static void do_clear_cache(void)
 438 {
 439   int i, j;
 440   for (i = 0; i < (1<<(TARGET_SIZE_2-17)); i++)
 441   {
 442     u_int bitmap = needs_clear_cache[i];
 443     if (!bitmap)
 444       continue;
 445     for (j = 0; j < 32; j++)
 446     {
 447       u_char *start, *end;
 448       if (!(bitmap & (1<<j)))
 449         continue;
 450
 451       start = ndrc->translation_cache + i*131072 + j*4096;
 452       end = start + 4095;
 453       for (j++; j < 32; j++) {
 454         if (!(bitmap & (1<<j)))
 455           break;
 456         end += 4096;
 457       }
 458       end_tcache_write(start, end);
 459     }
 460     needs_clear_cache[i] = 0;
 461   }
 462 }
 463
 464 //#define DEBUG_CYCLE_COUNT 1
 465
 466 #define NO_CYCLE_PENALTY_THR 12
 467
 468 int cycle_multiplier = CYCLE_MULT_DEFAULT; // 100 for 1.0
 469 int cycle_multiplier_override;
 470 int cycle_multiplier_old;
 471
 472 static int CLOCK_ADJUST(int x)
 473 {
 474   int m = cycle_multiplier_override && cycle_multiplier == CYCLE_MULT_DEFAULT
 475         ? cycle_multiplier_override : cycle_multiplier;
 476   int s=(x>>31)|1;
 477   return (x * m + s * 50) / 100;
 478 }
 479
 480 static int ds_writes_rjump_rs(int i)
 481 {
 482   return dops[i].rs1 != 0 && (dops[i].rs1 == dops[i+1].rt1 || dops[i].rs1 == dops[i+1].rt2);
 483 }
 484
 485 static u_int get_page(u_int vaddr)
 486 {
 487   u_int page=vaddr&~0xe0000000;
 488   if (page < 0x1000000)
 489     page &= ~0x0e00000; // RAM mirrors
 490   page>>=12;
 491   if(page>2048) page=2048+(page&2047);
 492   return page;
 493 }
 494
 495 // no virtual mem in PCSX
 496 static u_int get_vpage(u_int vaddr)
 497 {
 498   return get_page(vaddr);
 499 }
 500
 501 static struct ht_entry *hash_table_get(u_int vaddr)
 502 {
 503   return &hash_table[((vaddr>>16)^vaddr)&0xFFFF];
 504 }
 505
 506 static void hash_table_add(struct ht_entry *ht_bin, u_int vaddr, void *tcaddr)
 507 {
 508   ht_bin->vaddr[1] = ht_bin->vaddr[0];
 509   ht_bin->tcaddr[1] = ht_bin->tcaddr[0];
 510   ht_bin->vaddr[0] = vaddr;
 511   ht_bin->tcaddr[0] = tcaddr;
 512 }
 513
 514 // some messy ari64's code, seems to rely on unsigned 32bit overflow
 515 static int doesnt_expire_soon(void *tcaddr)
 516 {
 517   u_int diff = (u_int)((u_char *)tcaddr - out) << (32-TARGET_SIZE_2);
 518   return diff > (u_int)(0x60000000 + (MAX_OUTPUT_BLOCK_SIZE << (32-TARGET_SIZE_2)));
 519 }
 520
 521 // Get address from virtual address
 522 // This is called from the recompiled JR/JALR instructions
 523 void noinline *get_addr(u_int vaddr)
 524 {
 525   u_int page=get_page(vaddr);
 526   u_int vpage=get_vpage(vaddr);
 527   struct ll_entry *head;
 528   //printf("TRACE: count=%d next=%d (get_addr %x,page %d)\n",Count,next_interupt,vaddr,page);
 529   head=jump_in[page];
 530   while(head!=NULL) {
 531     if(head->vaddr==vaddr) {
 532   //printf("TRACE: count=%d next=%d (get_addr match %x: %p)\n",Count,next_interupt,vaddr,head->addr);
 533       hash_table_add(hash_table_get(vaddr), vaddr, head->addr);
 534       return head->addr;
 535     }
 536     head=head->next;
 537   }
 538   head=jump_dirty[vpage];
 539   while(head!=NULL) {
 540     if(head->vaddr==vaddr) {
 541       //printf("TRACE: count=%d next=%d (get_addr match dirty %x: %p)\n",Count,next_interupt,vaddr,head->addr);
 542       // Don't restore blocks which are about to expire from the cache
 543       if (doesnt_expire_soon(head->addr))
 544       if (verify_dirty(head->addr)) {
 545         //printf("restore candidate: %x (%d) d=%d\n",vaddr,page,invalid_code[vaddr>>12]);
 546         invalid_code[vaddr>>12]=0;
 547         inv_code_start=inv_code_end=~0;
 548         if(vpage<2048) {
 549           restore_candidate[vpage>>3]|=1<<(vpage&7);
 550         }
 551         else restore_candidate[page>>3]|=1<<(page&7);
 552         struct ht_entry *ht_bin = hash_table_get(vaddr);
 553         if (ht_bin->vaddr[0] == vaddr)
 554           ht_bin->tcaddr[0] = head->addr; // Replace existing entry
 555         else
 556           hash_table_add(ht_bin, vaddr, head->addr);
 557
 558         return head->addr;
 559       }
 560     }
 561     head=head->next;
 562   }
 563   //printf("TRACE: count=%d next=%d (get_addr no-match %x)\n",Count,next_interupt,vaddr);
 564   int r=new_recompile_block(vaddr);
 565   if(r==0) return get_addr(vaddr);
 566   // Execute in unmapped page, generate pagefault execption
 567   Status|=2;
 568   Cause=(vaddr<<31)|0x8;
 569   EPC=(vaddr&1)?vaddr-5:vaddr;
 570   BadVAddr=(vaddr&~1);
 571   Context=(Context&0xFF80000F)|((BadVAddr>>9)&0x007FFFF0);
 572   EntryHi=BadVAddr&0xFFFFE000;
 573   return get_addr_ht(0x80000000);
 574 }
 575 // Look up address in hash table first
 576 void *get_addr_ht(u_int vaddr)
 577 {
 578   //printf("TRACE: count=%d next=%d (get_addr_ht %x)\n",Count,next_interupt,vaddr);
 579   const struct ht_entry *ht_bin = hash_table_get(vaddr);
 580   if (ht_bin->vaddr[0] == vaddr) return ht_bin->tcaddr[0];
 581   if (ht_bin->vaddr[1] == vaddr) return ht_bin->tcaddr[1];
 582   return get_addr(vaddr);
 583 }
 584
 585 void clear_all_regs(signed char regmap[])
 586 {
 587   int hr;
 588   for (hr=0;hr<HOST_REGS;hr++) regmap[hr]=-1;
 589 }
 590
 591 static signed char get_reg(const signed char regmap[],int r)
 592 {
 593   int hr;
 594   for (hr=0;hr<HOST_REGS;hr++) if(hr!=EXCLUDE_REG&&regmap[hr]==r) return hr;
 595   return -1;
 596 }
 597
 598 // Find a register that is available for two consecutive cycles
 599 static signed char get_reg2(signed char regmap1[], const signed char regmap2[], int r)
 600 {
 601   int hr;
 602   for (hr=0;hr<HOST_REGS;hr++) if(hr!=EXCLUDE_REG&&regmap1[hr]==r&&regmap2[hr]==r) return hr;
 603   return -1;
 604 }
 605
 606 int count_free_regs(signed char regmap[])
 607 {
 608   int count=0;
 609   int hr;
 610   for(hr=0;hr<HOST_REGS;hr++)
 611   {
 612     if(hr!=EXCLUDE_REG) {
 613       if(regmap[hr]<0) count++;
 614     }
 615   }
 616   return count;
 617 }
 618
 619 void dirty_reg(struct regstat *cur,signed char reg)
 620 {
 621   int hr;
 622   if(!reg) return;
 623   for (hr=0;hr<HOST_REGS;hr++) {
 624     if((cur->regmap[hr]&63)==reg) {
 625       cur->dirty|=1<<hr;
 626     }
 627   }
 628 }
 629
 630 static void set_const(struct regstat *cur, signed char reg, uint32_t value)
 631 {
 632   int hr;
 633   if(!reg) return;
 634   for (hr=0;hr<HOST_REGS;hr++) {
 635     if(cur->regmap[hr]==reg) {
 636       cur->isconst|=1<<hr;
 637       current_constmap[hr]=value;
 638     }
 639   }
 640 }
 641
 642 static void clear_const(struct regstat *cur, signed char reg)
 643 {
 644   int hr;
 645   if(!reg) return;
 646   for (hr=0;hr<HOST_REGS;hr++) {
 647     if((cur->regmap[hr]&63)==reg) {
 648       cur->isconst&=~(1<<hr);
 649     }
 650   }
 651 }
 652
 653 static int is_const(struct regstat *cur, signed char reg)
 654 {
 655   int hr;
 656   if(reg<0) return 0;
 657   if(!reg) return 1;
 658   for (hr=0;hr<HOST_REGS;hr++) {
 659     if((cur->regmap[hr]&63)==reg) {
 660       return (cur->isconst>>hr)&1;
 661     }
 662   }
 663   return 0;
 664 }
 665
 666 static uint32_t get_const(struct regstat *cur, signed char reg)
 667 {
 668   int hr;
 669   if(!reg) return 0;
 670   for (hr=0;hr<HOST_REGS;hr++) {
 671     if(cur->regmap[hr]==reg) {
 672       return current_constmap[hr];
 673     }
 674   }
 675   SysPrintf("Unknown constant in r%d\n",reg);
 676   abort();
 677 }
 678
 679 // Least soon needed registers
 680 // Look at the next ten instructions and see which registers
 681 // will be used.  Try not to reallocate these.
 682 void lsn(u_char hsn[], int i, int *preferred_reg)
 683 {
 684   int j;
 685   int b=-1;
 686   for(j=0;j<9;j++)
 687   {
 688     if(i+j>=slen) {
 689       j=slen-i-1;
 690       break;
 691     }
 692     if (dops[i+j].is_ujump)
 693     {
 694       // Don't go past an unconditonal jump
 695       j++;
 696       break;
 697     }
 698   }
 699   for(;j>=0;j--)
 700   {
 701     if(dops[i+j].rs1) hsn[dops[i+j].rs1]=j;
 702     if(dops[i+j].rs2) hsn[dops[i+j].rs2]=j;
 703     if(dops[i+j].rt1) hsn[dops[i+j].rt1]=j;
 704     if(dops[i+j].rt2) hsn[dops[i+j].rt2]=j;
 705     if(dops[i+j].itype==STORE || dops[i+j].itype==STORELR) {
 706       // Stores can allocate zero
 707       hsn[dops[i+j].rs1]=j;
 708       hsn[dops[i+j].rs2]=j;
 709     }
 710     if (ram_offset && (dops[i+j].is_load || dops[i+j].is_store))
 711       hsn[ROREG] = j;
 712     // On some architectures stores need invc_ptr
 713     #if defined(HOST_IMM8)
 714     if (dops[i+j].is_store)
 715       hsn[INVCP] = j;
 716     #endif
 717     if(i+j>=0&&(dops[i+j].itype==UJUMP||dops[i+j].itype==CJUMP||dops[i+j].itype==SJUMP))
 718     {
 719       hsn[CCREG]=j;
 720       b=j;
 721     }
 722   }
 723   if(b>=0)
 724   {
 725     if(ba[i+b]>=start && ba[i+b]<(start+slen*4))
 726     {
 727       // Follow first branch
 728       int t=(ba[i+b]-start)>>2;
 729       j=7-b;if(t+j>=slen) j=slen-t-1;
 730       for(;j>=0;j--)
 731       {
 732         if(dops[t+j].rs1) if(hsn[dops[t+j].rs1]>j+b+2) hsn[dops[t+j].rs1]=j+b+2;
 733         if(dops[t+j].rs2) if(hsn[dops[t+j].rs2]>j+b+2) hsn[dops[t+j].rs2]=j+b+2;
 734         //if(dops[t+j].rt1) if(hsn[dops[t+j].rt1]>j+b+2) hsn[dops[t+j].rt1]=j+b+2;
 735         //if(dops[t+j].rt2) if(hsn[dops[t+j].rt2]>j+b+2) hsn[dops[t+j].rt2]=j+b+2;
 736       }
 737     }
 738     // TODO: preferred register based on backward branch
 739   }
 740   // Delay slot should preferably not overwrite branch conditions or cycle count
 741   if (i > 0 && dops[i-1].is_jump) {
 742     if(dops[i-1].rs1) if(hsn[dops[i-1].rs1]>1) hsn[dops[i-1].rs1]=1;
 743     if(dops[i-1].rs2) if(hsn[dops[i-1].rs2]>1) hsn[dops[i-1].rs2]=1;
 744     hsn[CCREG]=1;
 745     // ...or hash tables
 746     hsn[RHASH]=1;
 747     hsn[RHTBL]=1;
 748   }
 749   // Coprocessor load/store needs FTEMP, even if not declared
 750   if(dops[i].itype==C2LS) {
 751     hsn[FTEMP]=0;
 752   }
 753   // Load L/R also uses FTEMP as a temporary register
 754   if(dops[i].itype==LOADLR) {
 755     hsn[FTEMP]=0;
 756   }
 757   // Also SWL/SWR/SDL/SDR
 758   if(dops[i].opcode==0x2a||dops[i].opcode==0x2e||dops[i].opcode==0x2c||dops[i].opcode==0x2d) {
 759     hsn[FTEMP]=0;
 760   }
 761   // Don't remove the miniht registers
 762   if(dops[i].itype==UJUMP||dops[i].itype==RJUMP)
 763   {
 764     hsn[RHASH]=0;
 765     hsn[RHTBL]=0;
 766   }
 767 }
 768
 769 // We only want to allocate registers if we're going to use them again soon
 770 int needed_again(int r, int i)
 771 {
 772   int j;
 773   int b=-1;
 774   int rn=10;
 775
 776   if (i > 0 && dops[i-1].is_ujump)
 777   {
 778     if(ba[i-1]<start || ba[i-1]>start+slen*4-4)
 779       return 0; // Don't need any registers if exiting the block
 780   }
 781   for(j=0;j<9;j++)
 782   {
 783     if(i+j>=slen) {
 784       j=slen-i-1;
 785       break;
 786     }
 787     if (dops[i+j].is_ujump)
 788     {
 789       // Don't go past an unconditonal jump
 790       j++;
 791       break;
 792     }
 793     if(dops[i+j].itype==SYSCALL||dops[i+j].itype==HLECALL||dops[i+j].itype==INTCALL||((source[i+j]&0xfc00003f)==0x0d))
 794     {
 795       break;
 796     }
 797   }
 798   for(;j>=1;j--)
 799   {
 800     if(dops[i+j].rs1==r) rn=j;
 801     if(dops[i+j].rs2==r) rn=j;
 802     if((unneeded_reg[i+j]>>r)&1) rn=10;
 803     if(i+j>=0&&(dops[i+j].itype==UJUMP||dops[i+j].itype==CJUMP||dops[i+j].itype==SJUMP))
 804     {
 805       b=j;
 806     }
 807   }
 808   if(rn<10) return 1;
 809   (void)b;
 810   return 0;
 811 }
 812
 813 // Try to match register allocations at the end of a loop with those
 814 // at the beginning
 815 int loop_reg(int i, int r, int hr)
 816 {
 817   int j,k;
 818   for(j=0;j<9;j++)
 819   {
 820     if(i+j>=slen) {
 821       j=slen-i-1;
 822       break;
 823     }
 824     if (dops[i+j].is_ujump)
 825     {
 826       // Don't go past an unconditonal jump
 827       j++;
 828       break;
 829     }
 830   }
 831   k=0;
 832   if(i>0){
 833     if(dops[i-1].itype==UJUMP||dops[i-1].itype==CJUMP||dops[i-1].itype==SJUMP)
 834       k--;
 835   }
 836   for(;k<j;k++)
 837   {
 838     assert(r < 64);
 839     if((unneeded_reg[i+k]>>r)&1) return hr;
 840     if(i+k>=0&&(dops[i+k].itype==UJUMP||dops[i+k].itype==CJUMP||dops[i+k].itype==SJUMP))
 841     {
 842       if(ba[i+k]>=start && ba[i+k]<(start+i*4))
 843       {
 844         int t=(ba[i+k]-start)>>2;
 845         int reg=get_reg(regs[t].regmap_entry,r);
 846         if(reg>=0) return reg;
 847         //reg=get_reg(regs[t+1].regmap_entry,r);
 848         //if(reg>=0) return reg;
 849       }
 850     }
 851   }
 852   return hr;
 853 }
 854
 855
 856 // Allocate every register, preserving source/target regs
 857 void alloc_all(struct regstat *cur,int i)
 858 {
 859   int hr;
 860
 861   for(hr=0;hr<HOST_REGS;hr++) {
 862     if(hr!=EXCLUDE_REG) {
 863       if(((cur->regmap[hr]&63)!=dops[i].rs1)&&((cur->regmap[hr]&63)!=dops[i].rs2)&&
 864          ((cur->regmap[hr]&63)!=dops[i].rt1)&&((cur->regmap[hr]&63)!=dops[i].rt2))
 865       {
 866         cur->regmap[hr]=-1;
 867         cur->dirty&=~(1<<hr);
 868       }
 869       // Don't need zeros
 870       if((cur->regmap[hr]&63)==0)
 871       {
 872         cur->regmap[hr]=-1;
 873         cur->dirty&=~(1<<hr);
 874       }
 875     }
 876   }
 877 }
 878
 879 #ifndef NDEBUG
 880 static int host_tempreg_in_use;
 881
 882 static void host_tempreg_acquire(void)
 883 {
 884   assert(!host_tempreg_in_use);
 885   host_tempreg_in_use = 1;
 886 }
 887
 888 static void host_tempreg_release(void)
 889 {
 890   host_tempreg_in_use = 0;
 891 }
 892 #else
 893 static void host_tempreg_acquire(void) {}
 894 static void host_tempreg_release(void) {}
 895 #endif
 896
 897 #ifdef ASSEM_PRINT
 898 extern void gen_interupt();
 899 extern void do_insn_cmp();
 900 #define FUNCNAME(f) { f, " " #f }
 901 static const struct {
 902   void *addr;
 903   const char *name;
 904 } function_names[] = {
 905   FUNCNAME(cc_interrupt),
 906   FUNCNAME(gen_interupt),
 907   FUNCNAME(get_addr_ht),
 908   FUNCNAME(get_addr),
 909   FUNCNAME(jump_handler_read8),
 910   FUNCNAME(jump_handler_read16),
 911   FUNCNAME(jump_handler_read32),
 912   FUNCNAME(jump_handler_write8),
 913   FUNCNAME(jump_handler_write16),
 914   FUNCNAME(jump_handler_write32),
 915   FUNCNAME(invalidate_addr),
 916   FUNCNAME(jump_to_new_pc),
 917   FUNCNAME(call_gteStall),
 918   FUNCNAME(new_dyna_leave),
 919   FUNCNAME(pcsx_mtc0),
 920   FUNCNAME(pcsx_mtc0_ds),
 921 #ifdef DRC_DBG
 922   FUNCNAME(do_insn_cmp),
 923 #endif
 924 #ifdef __arm__
 925   FUNCNAME(verify_code),
 926 #endif
 927 };
 928
 929 static const char *func_name(const void *a)
 930 {
 931   int i;
 932   for (i = 0; i < sizeof(function_names)/sizeof(function_names[0]); i++)
 933     if (function_names[i].addr == a)
 934       return function_names[i].name;
 935   return "";
 936 }
 937 #else
 938 #define func_name(x) ""
 939 #endif
 940
 941 #ifdef __i386__
 942 #include "assem_x86.c"
 943 #endif
 944 #ifdef __x86_64__
 945 #include "assem_x64.c"
 946 #endif
 947 #ifdef __arm__
 948 #include "assem_arm.c"
 949 #endif
 950 #ifdef __aarch64__
 951 #include "assem_arm64.c"
 952 #endif
 953
 954 static void *get_trampoline(const void *f)
 955 {
 956   size_t i;
 957
 958   for (i = 0; i < ARRAY_SIZE(ndrc->tramp.f); i++) {
 959     if (ndrc->tramp.f[i] == f || ndrc->tramp.f[i] == NULL)
 960       break;
 961   }
 962   if (i == ARRAY_SIZE(ndrc->tramp.f)) {
 963     SysPrintf("trampoline table is full, last func %p\n", f);
 964     abort();
 965   }
 966   if (ndrc->tramp.f[i] == NULL) {
 967     start_tcache_write(&ndrc->tramp.f[i], &ndrc->tramp.f[i + 1]);
 968     ndrc->tramp.f[i] = f;
 969     end_tcache_write(&ndrc->tramp.f[i], &ndrc->tramp.f[i + 1]);
 970   }
 971   return &ndrc->tramp.ops[i];
 972 }
 973
 974 static void emit_far_jump(const void *f)
 975 {
 976   if (can_jump_or_call(f)) {
 977     emit_jmp(f);
 978     return;
 979   }
 980
 981   f = get_trampoline(f);
 982   emit_jmp(f);
 983 }
 984
 985 static void emit_far_call(const void *f)
 986 {
 987   if (can_jump_or_call(f)) {
 988     emit_call(f);
 989     return;
 990   }
 991
 992   f = get_trampoline(f);
 993   emit_call(f);
 994 }
 995
 996 // Add virtual address mapping to linked list
 997 void ll_add(struct ll_entry **head,int vaddr,void *addr)
 998 {
 999   struct ll_entry *new_entry;
1000   new_entry=malloc(sizeof(struct ll_entry));
1001   assert(new_entry!=NULL);
1002   new_entry->vaddr=vaddr;
1003   new_entry->reg_sv_flags=0;
1004   new_entry->addr=addr;
1005   new_entry->next=*head;
1006   *head=new_entry;
1007 }
1008
1009 void ll_add_flags(struct ll_entry **head,int vaddr,u_int reg_sv_flags,void *addr)
1010 {
1011   ll_add(head,vaddr,addr);
1012   (*head)->reg_sv_flags=reg_sv_flags;
1013 }
1014
1015 // Check if an address is already compiled
1016 // but don't return addresses which are about to expire from the cache
1017 void *check_addr(u_int vaddr)
1018 {
1019   struct ht_entry *ht_bin = hash_table_get(vaddr);
1020   size_t i;
1021   for (i = 0; i < ARRAY_SIZE(ht_bin->vaddr); i++) {
1022     if (ht_bin->vaddr[i] == vaddr)
1023       if (doesnt_expire_soon((u_char *)ht_bin->tcaddr[i] - MAX_OUTPUT_BLOCK_SIZE))
1024         if (isclean(ht_bin->tcaddr[i]))
1025           return ht_bin->tcaddr[i];
1026   }
1027   u_int page=get_page(vaddr);
1028   struct ll_entry *head;
1029   head=jump_in[page];
1030   while (head != NULL) {
1031     if (head->vaddr == vaddr) {
1032       if (doesnt_expire_soon(head->addr)) {
1033         // Update existing entry with current address
1034         if (ht_bin->vaddr[0] == vaddr) {
1035           ht_bin->tcaddr[0] = head->addr;
1036           return head->addr;
1037         }
1038         if (ht_bin->vaddr[1] == vaddr) {
1039           ht_bin->tcaddr[1] = head->addr;
1040           return head->addr;
1041         }
1042         // Insert into hash table with low priority.
1043         // Don't evict existing entries, as they are probably
1044         // addresses that are being accessed frequently.
1045         if (ht_bin->vaddr[0] == -1) {
1046           ht_bin->vaddr[0] = vaddr;
1047           ht_bin->tcaddr[0] = head->addr;
1048         }
1049         else if (ht_bin->vaddr[1] == -1) {
1050           ht_bin->vaddr[1] = vaddr;
1051           ht_bin->tcaddr[1] = head->addr;
1052         }
1053         return head->addr;
1054       }
1055     }
1056     head=head->next;
1057   }
1058   return 0;
1059 }
1060
1061 void remove_hash(int vaddr)
1062 {
1063   //printf("remove hash: %x\n",vaddr);
1064   struct ht_entry *ht_bin = hash_table_get(vaddr);
1065   if (ht_bin->vaddr[1] == vaddr) {
1066     ht_bin->vaddr[1] = -1;
1067     ht_bin->tcaddr[1] = NULL;
1068   }
1069   if (ht_bin->vaddr[0] == vaddr) {
1070     ht_bin->vaddr[0] = ht_bin->vaddr[1];
1071     ht_bin->tcaddr[0] = ht_bin->tcaddr[1];
1072     ht_bin->vaddr[1] = -1;
1073     ht_bin->tcaddr[1] = NULL;
1074   }
1075 }
1076
1077 static void ll_remove_matching_addrs(struct ll_entry **head,
1078   uintptr_t base_offs_s, int shift)
1079 {
1080   struct ll_entry *next;
1081   while(*head) {
1082     uintptr_t o1 = (u_char *)(*head)->addr - ndrc->translation_cache;
1083     uintptr_t o2 = o1 - MAX_OUTPUT_BLOCK_SIZE;
1084     if ((o1 >> shift) == base_offs_s || (o2 >> shift) == base_offs_s)
1085     {
1086       inv_debug("EXP: Remove pointer to %p (%x)\n",(*head)->addr,(*head)->vaddr);
1087       remove_hash((*head)->vaddr);
1088       next=(*head)->next;
1089       free(*head);
1090       *head=next;
1091     }
1092     else
1093     {
1094       head=&((*head)->next);
1095     }
1096   }
1097 }
1098
1099 // Remove all entries from linked list
1100 void ll_clear(struct ll_entry **head)
1101 {
1102   struct ll_entry *cur;
1103   struct ll_entry *next;
1104   if((cur=*head)) {
1105     *head=0;
1106     while(cur) {
1107       next=cur->next;
1108       free(cur);
1109       cur=next;
1110     }
1111   }
1112 }
1113
1114 // Dereference the pointers and remove if it matches
1115 static void ll_kill_pointers(struct ll_entry *head,
1116   uintptr_t base_offs_s, int shift)
1117 {
1118   while(head) {
1119     u_char *ptr = get_pointer(head->addr);
1120     uintptr_t o1 = ptr - ndrc->translation_cache;
1121     uintptr_t o2 = o1 - MAX_OUTPUT_BLOCK_SIZE;
1122     inv_debug("EXP: Lookup pointer to %p at %p (%x)\n",ptr,head->addr,head->vaddr);
1123     if ((o1 >> shift) == base_offs_s || (o2 >> shift) == base_offs_s)
1124     {
1125       inv_debug("EXP: Kill pointer at %p (%x)\n",head->addr,head->vaddr);
1126       void *host_addr=find_extjump_insn(head->addr);
1127       mark_clear_cache(host_addr);
1128       set_jump_target(host_addr, head->addr);
1129     }
1130     head=head->next;
1131   }
1132 }
1133
1134 // This is called when we write to a compiled block (see do_invstub)
1135 static void invalidate_page(u_int page)
1136 {
1137   struct ll_entry *head;
1138   struct ll_entry *next;
1139   head=jump_in[page];
1140   jump_in[page]=0;
1141   while(head!=NULL) {
1142     inv_debug("INVALIDATE: %x\n",head->vaddr);
1143     remove_hash(head->vaddr);
1144     next=head->next;
1145     free(head);
1146     head=next;
1147   }
1148   head=jump_out[page];
1149   jump_out[page]=0;
1150   while(head!=NULL) {
1151     inv_debug("INVALIDATE: kill pointer to %x (%p)\n",head->vaddr,head->addr);
1152     void *host_addr=find_extjump_insn(head->addr);
1153     mark_clear_cache(host_addr);
1154     set_jump_target(host_addr, head->addr); // point back to dyna_linker
1155     next=head->next;
1156     free(head);
1157     head=next;
1158   }
1159 }
1160
1161 static void invalidate_block_range(u_int block, u_int first, u_int last)
1162 {
1163   u_int page=get_page(block<<12);
1164   //printf("first=%d last=%d\n",first,last);
1165   invalidate_page(page);
1166   assert(first+5>page); // NB: this assumes MAXBLOCK<=4096 (4 pages)
1167   assert(last<page+5);
1168   // Invalidate the adjacent pages if a block crosses a 4K boundary
1169   while(first<page) {
1170     invalidate_page(first);
1171     first++;
1172   }
1173   for(first=page+1;first<last;first++) {
1174     invalidate_page(first);
1175   }
1176   do_clear_cache();
1177
1178   // Don't trap writes
1179   invalid_code[block]=1;
1180
1181   #ifdef USE_MINI_HT
1182   memset(mini_ht,-1,sizeof(mini_ht));
1183   #endif
1184 }
1185
1186 void invalidate_block(u_int block)
1187 {
1188   u_int page=get_page(block<<12);
1189   u_int vpage=get_vpage(block<<12);
1190   inv_debug("INVALIDATE: %x (%d)\n",block<<12,page);
1191   //inv_debug("invalid_code[block]=%d\n",invalid_code[block]);
1192   u_int first,last;
1193   first=last=page;
1194   struct ll_entry *head;
1195   head=jump_dirty[vpage];
1196   //printf("page=%d vpage=%d\n",page,vpage);
1197   while(head!=NULL) {
1198     if(vpage>2047||(head->vaddr>>12)==block) { // Ignore vaddr hash collision
1199       u_char *start, *end;
1200       get_bounds(head->addr, &start, &end);
1201       //printf("start: %p end: %p\n", start, end);
1202       if (page < 2048 && start >= rdram && end < rdram+RAM_SIZE) {
1203         if (((start-rdram)>>12) <= page && ((end-1-rdram)>>12) >= page) {
1204           if ((((start-rdram)>>12)&2047) < first) first = ((start-rdram)>>12)&2047;
1205           if ((((end-1-rdram)>>12)&2047) > last)  last = ((end-1-rdram)>>12)&2047;
1206         }
1207       }
1208     }
1209     head=head->next;
1210   }
1211   invalidate_block_range(block,first,last);
1212 }
1213
1214 void invalidate_addr(u_int addr)
1215 {
1216   //static int rhits;
1217   // this check is done by the caller
1218   //if (inv_code_start<=addr&&addr<=inv_code_end) { rhits++; return; }
1219   u_int page=get_vpage(addr);
1220   if(page<2048) { // RAM
1221     struct ll_entry *head;
1222     u_int addr_min=~0, addr_max=0;
1223     u_int mask=RAM_SIZE-1;
1224     u_int addr_main=0x80000000|(addr&mask);
1225     int pg1;
1226     inv_code_start=addr_main&~0xfff;
1227     inv_code_end=addr_main|0xfff;
1228     pg1=page;
1229     if (pg1>0) {
1230       // must check previous page too because of spans..
1231       pg1--;
1232       inv_code_start-=0x1000;
1233     }
1234     for(;pg1<=page;pg1++) {
1235       for(head=jump_dirty[pg1];head!=NULL;head=head->next) {
1236         u_char *start_h, *end_h;
1237         u_int start, end;
1238         get_bounds(head->addr, &start_h, &end_h);
1239         start = (uintptr_t)start_h - ram_offset;
1240         end = (uintptr_t)end_h - ram_offset;
1241         if(start<=addr_main&&addr_main<end) {
1242           if(start<addr_min) addr_min=start;
1243           if(end>addr_max) addr_max=end;
1244         }
1245         else if(addr_main<start) {
1246           if(start<inv_code_end)
1247             inv_code_end=start-1;
1248         }
1249         else {
1250           if(end>inv_code_start)
1251             inv_code_start=end;
1252         }
1253       }
1254     }
1255     if (addr_min!=~0) {
1256       inv_debug("INV ADDR: %08x hit %08x-%08x\n", addr, addr_min, addr_max);
1257       inv_code_start=inv_code_end=~0;
1258       invalidate_block_range(addr>>12,(addr_min&mask)>>12,(addr_max&mask)>>12);
1259       return;
1260     }
1261     else {
1262       inv_code_start=(addr&~mask)|(inv_code_start&mask);
1263       inv_code_end=(addr&~mask)|(inv_code_end&mask);
1264       inv_debug("INV ADDR: %08x miss, inv %08x-%08x, sk %d\n", addr, inv_code_start, inv_code_end, 0);
1265       return;
1266     }
1267   }
1268   invalidate_block(addr>>12);
1269 }
1270
1271 // This is called when loading a save state.
1272 // Anything could have changed, so invalidate everything.
1273 void invalidate_all_pages(void)
1274 {
1275   u_int page;
1276   for(page=0;page<4096;page++)
1277     invalidate_page(page);
1278   for(page=0;page<1048576;page++)
1279     if(!invalid_code[page]) {
1280       restore_candidate[(page&2047)>>3]|=1<<(page&7);
1281       restore_candidate[((page&2047)>>3)+256]|=1<<(page&7);
1282     }
1283   #ifdef USE_MINI_HT
1284   memset(mini_ht,-1,sizeof(mini_ht));
1285   #endif
1286   do_clear_cache();
1287 }
1288
1289 static void do_invstub(int n)
1290 {
1291   literal_pool(20);
1292   u_int reglist=stubs[n].a;
1293   set_jump_target(stubs[n].addr, out);
1294   save_regs(reglist);
1295   if(stubs[n].b!=0) emit_mov(stubs[n].b,0);
1296   emit_far_call(invalidate_addr);
1297   restore_regs(reglist);
1298   emit_jmp(stubs[n].retaddr); // return address
1299 }
1300
1301 // Add an entry to jump_out after making a link
1302 // src should point to code by emit_extjump2()
1303 void add_jump_out(u_int vaddr,void *src)
1304 {
1305   u_int page=get_page(vaddr);
1306   inv_debug("add_jump_out: %p -> %x (%d)\n",src,vaddr,page);
1307   check_extjump2(src);
1308   ll_add(jump_out+page,vaddr,src);
1309   //inv_debug("add_jump_out:  to %p\n",get_pointer(src));
1310 }
1311
1312 // If a code block was found to be unmodified (bit was set in
1313 // restore_candidate) and it remains unmodified (bit is clear
1314 // in invalid_code) then move the entries for that 4K page from
1315 // the dirty list to the clean list.
1316 void clean_blocks(u_int page)
1317 {
1318   struct ll_entry *head;
1319   inv_debug("INV: clean_blocks page=%d\n",page);
1320   head=jump_dirty[page];
1321   while(head!=NULL) {
1322     if(!invalid_code[head->vaddr>>12]) {
1323       // Don't restore blocks which are about to expire from the cache
1324       if (doesnt_expire_soon(head->addr)) {
1325         if(verify_dirty(head->addr)) {
1326           u_char *start, *end;
1327           //printf("Possibly Restore %x (%p)\n",head->vaddr, head->addr);
1328           u_int i;
1329           u_int inv=0;
1330           get_bounds(head->addr, &start, &end);
1331           if (start - rdram < RAM_SIZE) {
1332             for (i = (start-rdram+0x80000000)>>12; i <= (end-1-rdram+0x80000000)>>12; i++) {
1333               inv|=invalid_code[i];
1334             }
1335           }
1336           else if((signed int)head->vaddr>=(signed int)0x80000000+RAM_SIZE) {
1337             inv=1;
1338           }
1339           if(!inv) {
1340             void *clean_addr = get_clean_addr(head->addr);
1341             if (doesnt_expire_soon(clean_addr)) {
1342               u_int ppage=page;
1343               inv_debug("INV: Restored %x (%p/%p)\n",head->vaddr, head->addr, clean_addr);
1344               //printf("page=%x, addr=%x\n",page,head->vaddr);
1345               //assert(head->vaddr>>12==(page|0x80000));
1346               ll_add_flags(jump_in+ppage,head->vaddr,head->reg_sv_flags,clean_addr);
1347               struct ht_entry *ht_bin = hash_table_get(head->vaddr);
1348               if (ht_bin->vaddr[0] == head->vaddr)
1349                 ht_bin->tcaddr[0] = clean_addr; // Replace existing entry
1350               if (ht_bin->vaddr[1] == head->vaddr)
1351                 ht_bin->tcaddr[1] = clean_addr; // Replace existing entry
1352             }
1353           }
1354         }
1355       }
1356     }
1357     head=head->next;
1358   }
1359 }
1360
1361 /* Register allocation */
1362
1363 // Note: registers are allocated clean (unmodified state)
1364 // if you intend to modify the register, you must call dirty_reg().
1365 static void alloc_reg(struct regstat *cur,int i,signed char reg)
1366 {
1367   int r,hr;
1368   int preferred_reg = PREFERRED_REG_FIRST
1369     + reg % (PREFERRED_REG_LAST - PREFERRED_REG_FIRST + 1);
1370   if (reg == CCREG) preferred_reg = HOST_CCREG;
1371   if (reg == PTEMP || reg == FTEMP) preferred_reg = 12;
1372   assert(PREFERRED_REG_FIRST != EXCLUDE_REG && EXCLUDE_REG != HOST_REGS);
1373
1374   // Don't allocate unused registers
1375   if((cur->u>>reg)&1) return;
1376
1377   // see if it's already allocated
1378   for(hr=0;hr<HOST_REGS;hr++)
1379   {
1380     if(cur->regmap[hr]==reg) return;
1381   }
1382
1383   // Keep the same mapping if the register was already allocated in a loop
1384   preferred_reg = loop_reg(i,reg,preferred_reg);
1385
1386   // Try to allocate the preferred register
1387   if(cur->regmap[preferred_reg]==-1) {
1388     cur->regmap[preferred_reg]=reg;
1389     cur->dirty&=~(1<<preferred_reg);
1390     cur->isconst&=~(1<<preferred_reg);
1391     return;
1392   }
1393   r=cur->regmap[preferred_reg];
1394   assert(r < 64);
1395   if((cur->u>>r)&1) {
1396     cur->regmap[preferred_reg]=reg;
1397     cur->dirty&=~(1<<preferred_reg);
1398     cur->isconst&=~(1<<preferred_reg);
1399     return;
1400   }
1401
1402   // Clear any unneeded registers
1403   // We try to keep the mapping consistent, if possible, because it
1404   // makes branches easier (especially loops).  So we try to allocate
1405   // first (see above) before removing old mappings.  If this is not
1406   // possible then go ahead and clear out the registers that are no
1407   // longer needed.
1408   for(hr=0;hr<HOST_REGS;hr++)
1409   {
1410     r=cur->regmap[hr];
1411     if(r>=0) {
1412       assert(r < 64);
1413       if((cur->u>>r)&1) {cur->regmap[hr]=-1;break;}
1414     }
1415   }
1416
1417   // Try to allocate any available register, but prefer
1418   // registers that have not been used recently.
1419   if (i > 0) {
1420     for (hr = PREFERRED_REG_FIRST; ; ) {
1421       if (cur->regmap[hr] < 0) {
1422         int oldreg = regs[i-1].regmap[hr];
1423         if (oldreg < 0 || (oldreg != dops[i-1].rs1 && oldreg != dops[i-1].rs2
1424              && oldreg != dops[i-1].rt1 && oldreg != dops[i-1].rt2))
1425         {
1426           cur->regmap[hr]=reg;
1427           cur->dirty&=~(1<<hr);
1428           cur->isconst&=~(1<<hr);
1429           return;
1430         }
1431       }
1432       hr++;
1433       if (hr == EXCLUDE_REG)
1434         hr++;
1435       if (hr == HOST_REGS)
1436         hr = 0;
1437       if (hr == PREFERRED_REG_FIRST)
1438         break;
1439     }
1440   }
1441
1442   // Try to allocate any available register
1443   for (hr = PREFERRED_REG_FIRST; ; ) {
1444     if (cur->regmap[hr] < 0) {
1445       cur->regmap[hr]=reg;
1446       cur->dirty&=~(1<<hr);
1447       cur->isconst&=~(1<<hr);
1448       return;
1449     }
1450     hr++;
1451     if (hr == EXCLUDE_REG)
1452       hr++;
1453     if (hr == HOST_REGS)
1454       hr = 0;
1455     if (hr == PREFERRED_REG_FIRST)
1456       break;
1457   }
1458
1459   // Ok, now we have to evict someone
1460   // Pick a register we hopefully won't need soon
1461   u_char hsn[MAXREG+1];
1462   memset(hsn,10,sizeof(hsn));
1463   int j;
1464   lsn(hsn,i,&preferred_reg);
1465   //printf("eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",cur->regmap[0],cur->regmap[1],cur->regmap[2],cur->regmap[3],cur->regmap[5],cur->regmap[6],cur->regmap[7]);
1466   //printf("hsn(%x): %d %d %d %d %d %d %d\n",start+i*4,hsn[cur->regmap[0]&63],hsn[cur->regmap[1]&63],hsn[cur->regmap[2]&63],hsn[cur->regmap[3]&63],hsn[cur->regmap[5]&63],hsn[cur->regmap[6]&63],hsn[cur->regmap[7]&63]);
1467   if(i>0) {
1468     // Don't evict the cycle count at entry points, otherwise the entry
1469     // stub will have to write it.
1470     if(dops[i].bt&&hsn[CCREG]>2) hsn[CCREG]=2;
1471     if (i>1 && hsn[CCREG] > 2 && dops[i-2].is_jump) hsn[CCREG]=2;
1472     for(j=10;j>=3;j--)
1473     {
1474       // Alloc preferred register if available
1475       if(hsn[r=cur->regmap[preferred_reg]&63]==j) {
1476         for(hr=0;hr<HOST_REGS;hr++) {
1477           // Evict both parts of a 64-bit register
1478           if((cur->regmap[hr]&63)==r) {
1479             cur->regmap[hr]=-1;
1480             cur->dirty&=~(1<<hr);
1481             cur->isconst&=~(1<<hr);
1482           }
1483         }
1484         cur->regmap[preferred_reg]=reg;
1485         return;
1486       }
1487       for(r=1;r<=MAXREG;r++)
1488       {
1489         if(hsn[r]==j&&r!=dops[i-1].rs1&&r!=dops[i-1].rs2&&r!=dops[i-1].rt1&&r!=dops[i-1].rt2) {
1490           for(hr=0;hr<HOST_REGS;hr++) {
1491             if(hr!=HOST_CCREG||j<hsn[CCREG]) {
1492               if(cur->regmap[hr]==r) {
1493                 cur->regmap[hr]=reg;
1494                 cur->dirty&=~(1<<hr);
1495                 cur->isconst&=~(1<<hr);
1496                 return;
1497               }
1498             }
1499           }
1500         }
1501       }
1502     }
1503   }
1504   for(j=10;j>=0;j--)
1505   {
1506     for(r=1;r<=MAXREG;r++)
1507     {
1508       if(hsn[r]==j) {
1509         for(hr=0;hr<HOST_REGS;hr++) {
1510           if(cur->regmap[hr]==r) {
1511             cur->regmap[hr]=reg;
1512             cur->dirty&=~(1<<hr);
1513             cur->isconst&=~(1<<hr);
1514             return;
1515           }
1516         }
1517       }
1518     }
1519   }
1520   SysPrintf("This shouldn't happen (alloc_reg)");abort();
1521 }
1522
1523 // Allocate a temporary register.  This is done without regard to
1524 // dirty status or whether the register we request is on the unneeded list
1525 // Note: This will only allocate one register, even if called multiple times
1526 static void alloc_reg_temp(struct regstat *cur,int i,signed char reg)
1527 {
1528   int r,hr;
1529   int preferred_reg = -1;
1530
1531   // see if it's already allocated
1532   for(hr=0;hr<HOST_REGS;hr++)
1533   {
1534     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==reg) return;
1535   }
1536
1537   // Try to allocate any available register
1538   for(hr=HOST_REGS-1;hr>=0;hr--) {
1539     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
1540       cur->regmap[hr]=reg;
1541       cur->dirty&=~(1<<hr);
1542       cur->isconst&=~(1<<hr);
1543       return;
1544     }
1545   }
1546
1547   // Find an unneeded register
1548   for(hr=HOST_REGS-1;hr>=0;hr--)
1549   {
1550     r=cur->regmap[hr];
1551     if(r>=0) {
1552       assert(r < 64);
1553       if((cur->u>>r)&1) {
1554         if(i==0||((unneeded_reg[i-1]>>r)&1)) {
1555           cur->regmap[hr]=reg;
1556           cur->dirty&=~(1<<hr);
1557           cur->isconst&=~(1<<hr);
1558           return;
1559         }
1560       }
1561     }
1562   }
1563
1564   // Ok, now we have to evict someone
1565   // Pick a register we hopefully won't need soon
1566   // TODO: we might want to follow unconditional jumps here
1567   // TODO: get rid of dupe code and make this into a function
1568   u_char hsn[MAXREG+1];
1569   memset(hsn,10,sizeof(hsn));
1570   int j;
1571   lsn(hsn,i,&preferred_reg);
1572   //printf("hsn: %d %d %d %d %d %d %d\n",hsn[cur->regmap[0]&63],hsn[cur->regmap[1]&63],hsn[cur->regmap[2]&63],hsn[cur->regmap[3]&63],hsn[cur->regmap[5]&63],hsn[cur->regmap[6]&63],hsn[cur->regmap[7]&63]);
1573   if(i>0) {
1574     // Don't evict the cycle count at entry points, otherwise the entry
1575     // stub will have to write it.
1576     if(dops[i].bt&&hsn[CCREG]>2) hsn[CCREG]=2;
1577     if (i>1 && hsn[CCREG] > 2 && dops[i-2].is_jump) hsn[CCREG]=2;
1578     for(j=10;j>=3;j--)
1579     {
1580       for(r=1;r<=MAXREG;r++)
1581       {
1582         if(hsn[r]==j&&r!=dops[i-1].rs1&&r!=dops[i-1].rs2&&r!=dops[i-1].rt1&&r!=dops[i-1].rt2) {
1583           for(hr=0;hr<HOST_REGS;hr++) {
1584             if(hr!=HOST_CCREG||hsn[CCREG]>2) {
1585               if(cur->regmap[hr]==r) {
1586                 cur->regmap[hr]=reg;
1587                 cur->dirty&=~(1<<hr);
1588                 cur->isconst&=~(1<<hr);
1589                 return;
1590               }
1591             }
1592           }
1593         }
1594       }
1595     }
1596   }
1597   for(j=10;j>=0;j--)
1598   {
1599     for(r=1;r<=MAXREG;r++)
1600     {
1601       if(hsn[r]==j) {
1602         for(hr=0;hr<HOST_REGS;hr++) {
1603           if(cur->regmap[hr]==r) {
1604             cur->regmap[hr]=reg;
1605             cur->dirty&=~(1<<hr);
1606             cur->isconst&=~(1<<hr);
1607             return;
1608           }
1609         }
1610       }
1611     }
1612   }
1613   SysPrintf("This shouldn't happen");abort();
1614 }
1615
1616 static void mov_alloc(struct regstat *current,int i)
1617 {
1618   if (dops[i].rs1 == HIREG || dops[i].rs1 == LOREG) {
1619     // logically this is needed but just won't work, no idea why
1620     //alloc_cc(current,i); // for stalls
1621     //dirty_reg(current,CCREG);
1622   }
1623
1624   // Note: Don't need to actually alloc the source registers
1625   //alloc_reg(current,i,dops[i].rs1);
1626   alloc_reg(current,i,dops[i].rt1);
1627
1628   clear_const(current,dops[i].rs1);
1629   clear_const(current,dops[i].rt1);
1630   dirty_reg(current,dops[i].rt1);
1631 }
1632
1633 static void shiftimm_alloc(struct regstat *current,int i)
1634 {
1635   if(dops[i].opcode2<=0x3) // SLL/SRL/SRA
1636   {
1637     if(dops[i].rt1) {
1638       if(dops[i].rs1&&needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1639       else dops[i].lt1=dops[i].rs1;
1640       alloc_reg(current,i,dops[i].rt1);
1641       dirty_reg(current,dops[i].rt1);
1642       if(is_const(current,dops[i].rs1)) {
1643         int v=get_const(current,dops[i].rs1);
1644         if(dops[i].opcode2==0x00) set_const(current,dops[i].rt1,v<<imm[i]);
1645         if(dops[i].opcode2==0x02) set_const(current,dops[i].rt1,(u_int)v>>imm[i]);
1646         if(dops[i].opcode2==0x03) set_const(current,dops[i].rt1,v>>imm[i]);
1647       }
1648       else clear_const(current,dops[i].rt1);
1649     }
1650   }
1651   else
1652   {
1653     clear_const(current,dops[i].rs1);
1654     clear_const(current,dops[i].rt1);
1655   }
1656
1657   if(dops[i].opcode2>=0x38&&dops[i].opcode2<=0x3b) // DSLL/DSRL/DSRA
1658   {
1659     assert(0);
1660   }
1661   if(dops[i].opcode2==0x3c) // DSLL32
1662   {
1663     assert(0);
1664   }
1665   if(dops[i].opcode2==0x3e) // DSRL32
1666   {
1667     assert(0);
1668   }
1669   if(dops[i].opcode2==0x3f) // DSRA32
1670   {
1671     assert(0);
1672   }
1673 }
1674
1675 static void shift_alloc(struct regstat *current,int i)
1676 {
1677   if(dops[i].rt1) {
1678     if(dops[i].opcode2<=0x07) // SLLV/SRLV/SRAV
1679     {
1680       if(dops[i].rs1) alloc_reg(current,i,dops[i].rs1);
1681       if(dops[i].rs2) alloc_reg(current,i,dops[i].rs2);
1682       alloc_reg(current,i,dops[i].rt1);
1683       if(dops[i].rt1==dops[i].rs2) {
1684         alloc_reg_temp(current,i,-1);
1685         minimum_free_regs[i]=1;
1686       }
1687     } else { // DSLLV/DSRLV/DSRAV
1688       assert(0);
1689     }
1690     clear_const(current,dops[i].rs1);
1691     clear_const(current,dops[i].rs2);
1692     clear_const(current,dops[i].rt1);
1693     dirty_reg(current,dops[i].rt1);
1694   }
1695 }
1696
1697 static void alu_alloc(struct regstat *current,int i)
1698 {
1699   if(dops[i].opcode2>=0x20&&dops[i].opcode2<=0x23) { // ADD/ADDU/SUB/SUBU
1700     if(dops[i].rt1) {
1701       if(dops[i].rs1&&dops[i].rs2) {
1702         alloc_reg(current,i,dops[i].rs1);
1703         alloc_reg(current,i,dops[i].rs2);
1704       }
1705       else {
1706         if(dops[i].rs1&&needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1707         if(dops[i].rs2&&needed_again(dops[i].rs2,i)) alloc_reg(current,i,dops[i].rs2);
1708       }
1709       alloc_reg(current,i,dops[i].rt1);
1710     }
1711   }
1712   if(dops[i].opcode2==0x2a||dops[i].opcode2==0x2b) { // SLT/SLTU
1713     if(dops[i].rt1) {
1714       alloc_reg(current,i,dops[i].rs1);
1715       alloc_reg(current,i,dops[i].rs2);
1716       alloc_reg(current,i,dops[i].rt1);
1717     }
1718   }
1719   if(dops[i].opcode2>=0x24&&dops[i].opcode2<=0x27) { // AND/OR/XOR/NOR
1720     if(dops[i].rt1) {
1721       if(dops[i].rs1&&dops[i].rs2) {
1722         alloc_reg(current,i,dops[i].rs1);
1723         alloc_reg(current,i,dops[i].rs2);
1724       }
1725       else
1726       {
1727         if(dops[i].rs1&&needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1728         if(dops[i].rs2&&needed_again(dops[i].rs2,i)) alloc_reg(current,i,dops[i].rs2);
1729       }
1730       alloc_reg(current,i,dops[i].rt1);
1731     }
1732   }
1733   if(dops[i].opcode2>=0x2c&&dops[i].opcode2<=0x2f) { // DADD/DADDU/DSUB/DSUBU
1734     assert(0);
1735   }
1736   clear_const(current,dops[i].rs1);
1737   clear_const(current,dops[i].rs2);
1738   clear_const(current,dops[i].rt1);
1739   dirty_reg(current,dops[i].rt1);
1740 }
1741
1742 static void imm16_alloc(struct regstat *current,int i)
1743 {
1744   if(dops[i].rs1&&needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1745   else dops[i].lt1=dops[i].rs1;
1746   if(dops[i].rt1) alloc_reg(current,i,dops[i].rt1);
1747   if(dops[i].opcode==0x18||dops[i].opcode==0x19) { // DADDI/DADDIU
1748     assert(0);
1749   }
1750   else if(dops[i].opcode==0x0a||dops[i].opcode==0x0b) { // SLTI/SLTIU
1751     clear_const(current,dops[i].rs1);
1752     clear_const(current,dops[i].rt1);
1753   }
1754   else if(dops[i].opcode>=0x0c&&dops[i].opcode<=0x0e) { // ANDI/ORI/XORI
1755     if(is_const(current,dops[i].rs1)) {
1756       int v=get_const(current,dops[i].rs1);
1757       if(dops[i].opcode==0x0c) set_const(current,dops[i].rt1,v&imm[i]);
1758       if(dops[i].opcode==0x0d) set_const(current,dops[i].rt1,v|imm[i]);
1759       if(dops[i].opcode==0x0e) set_const(current,dops[i].rt1,v^imm[i]);
1760     }
1761     else clear_const(current,dops[i].rt1);
1762   }
1763   else if(dops[i].opcode==0x08||dops[i].opcode==0x09) { // ADDI/ADDIU
1764     if(is_const(current,dops[i].rs1)) {
1765       int v=get_const(current,dops[i].rs1);
1766       set_const(current,dops[i].rt1,v+imm[i]);
1767     }
1768     else clear_const(current,dops[i].rt1);
1769   }
1770   else {
1771     set_const(current,dops[i].rt1,imm[i]<<16); // LUI
1772   }
1773   dirty_reg(current,dops[i].rt1);
1774 }
1775
1776 static void load_alloc(struct regstat *current,int i)
1777 {
1778   clear_const(current,dops[i].rt1);
1779   //if(dops[i].rs1!=dops[i].rt1&&needed_again(dops[i].rs1,i)) clear_const(current,dops[i].rs1); // Does this help or hurt?
1780   if(!dops[i].rs1) current->u&=~1LL; // Allow allocating r0 if it's the source register
1781   if (needed_again(dops[i].rs1, i))
1782     alloc_reg(current, i, dops[i].rs1);
1783   if (ram_offset)
1784     alloc_reg(current, i, ROREG);
1785   if(dops[i].rt1&&!((current->u>>dops[i].rt1)&1)) {
1786     alloc_reg(current,i,dops[i].rt1);
1787     assert(get_reg(current->regmap,dops[i].rt1)>=0);
1788     if(dops[i].opcode==0x27||dops[i].opcode==0x37) // LWU/LD
1789     {
1790       assert(0);
1791     }
1792     else if(dops[i].opcode==0x1A||dops[i].opcode==0x1B) // LDL/LDR
1793     {
1794       assert(0);
1795     }
1796     dirty_reg(current,dops[i].rt1);
1797     // LWL/LWR need a temporary register for the old value
1798     if(dops[i].opcode==0x22||dops[i].opcode==0x26)
1799     {
1800       alloc_reg(current,i,FTEMP);
1801       alloc_reg_temp(current,i,-1);
1802       minimum_free_regs[i]=1;
1803     }
1804   }
1805   else
1806   {
1807     // Load to r0 or unneeded register (dummy load)
1808     // but we still need a register to calculate the address
1809     if(dops[i].opcode==0x22||dops[i].opcode==0x26)
1810     {
1811       alloc_reg(current,i,FTEMP); // LWL/LWR need another temporary
1812     }
1813     alloc_reg_temp(current,i,-1);
1814     minimum_free_regs[i]=1;
1815     if(dops[i].opcode==0x1A||dops[i].opcode==0x1B) // LDL/LDR
1816     {
1817       assert(0);
1818     }
1819   }
1820 }
1821
1822 void store_alloc(struct regstat *current,int i)
1823 {
1824   clear_const(current,dops[i].rs2);
1825   if(!(dops[i].rs2)) current->u&=~1LL; // Allow allocating r0 if necessary
1826   if(needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1827   alloc_reg(current,i,dops[i].rs2);
1828   if(dops[i].opcode==0x2c||dops[i].opcode==0x2d||dops[i].opcode==0x3f) { // 64-bit SDL/SDR/SD
1829     assert(0);
1830   }
1831   if (ram_offset)
1832     alloc_reg(current, i, ROREG);
1833   #if defined(HOST_IMM8)
1834   // On CPUs without 32-bit immediates we need a pointer to invalid_code
1835   alloc_reg(current, i, INVCP);
1836   #endif
1837   if(dops[i].opcode==0x2a||dops[i].opcode==0x2e||dops[i].opcode==0x2c||dops[i].opcode==0x2d) { // SWL/SWL/SDL/SDR
1838     alloc_reg(current,i,FTEMP);
1839   }
1840   // We need a temporary register for address generation
1841   alloc_reg_temp(current,i,-1);
1842   minimum_free_regs[i]=1;
1843 }
1844
1845 void c1ls_alloc(struct regstat *current,int i)
1846 {
1847   clear_const(current,dops[i].rt1);
1848   alloc_reg(current,i,CSREG); // Status
1849 }
1850
1851 void c2ls_alloc(struct regstat *current,int i)
1852 {
1853   clear_const(current,dops[i].rt1);
1854   if(needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1855   alloc_reg(current,i,FTEMP);
1856   if (ram_offset)
1857     alloc_reg(current, i, ROREG);
1858   #if defined(HOST_IMM8)
1859   // On CPUs without 32-bit immediates we need a pointer to invalid_code
1860   if (dops[i].opcode == 0x3a) // SWC2
1861     alloc_reg(current,i,INVCP);
1862   #endif
1863   // We need a temporary register for address generation
1864   alloc_reg_temp(current,i,-1);
1865   minimum_free_regs[i]=1;
1866 }
1867
1868 #ifndef multdiv_alloc
1869 void multdiv_alloc(struct regstat *current,int i)
1870 {
1871   //  case 0x18: MULT
1872   //  case 0x19: MULTU
1873   //  case 0x1A: DIV
1874   //  case 0x1B: DIVU
1875   //  case 0x1C: DMULT
1876   //  case 0x1D: DMULTU
1877   //  case 0x1E: DDIV
1878   //  case 0x1F: DDIVU
1879   clear_const(current,dops[i].rs1);
1880   clear_const(current,dops[i].rs2);
1881   alloc_cc(current,i); // for stalls
1882   if(dops[i].rs1&&dops[i].rs2)
1883   {
1884     if((dops[i].opcode2&4)==0) // 32-bit
1885     {
1886       current->u&=~(1LL<<HIREG);
1887       current->u&=~(1LL<<LOREG);
1888       alloc_reg(current,i,HIREG);
1889       alloc_reg(current,i,LOREG);
1890       alloc_reg(current,i,dops[i].rs1);
1891       alloc_reg(current,i,dops[i].rs2);
1892       dirty_reg(current,HIREG);
1893       dirty_reg(current,LOREG);
1894     }
1895     else // 64-bit
1896     {
1897       assert(0);
1898     }
1899   }
1900   else
1901   {
1902     // Multiply by zero is zero.
1903     // MIPS does not have a divide by zero exception.
1904     // The result is undefined, we return zero.
1905     alloc_reg(current,i,HIREG);
1906     alloc_reg(current,i,LOREG);
1907     dirty_reg(current,HIREG);
1908     dirty_reg(current,LOREG);
1909   }
1910 }
1911 #endif
1912
1913 void cop0_alloc(struct regstat *current,int i)
1914 {
1915   if(dops[i].opcode2==0) // MFC0
1916   {
1917     if(dops[i].rt1) {
1918       clear_const(current,dops[i].rt1);
1919       alloc_all(current,i);
1920       alloc_reg(current,i,dops[i].rt1);
1921       dirty_reg(current,dops[i].rt1);
1922     }
1923   }
1924   else if(dops[i].opcode2==4) // MTC0
1925   {
1926     if(dops[i].rs1){
1927       clear_const(current,dops[i].rs1);
1928       alloc_reg(current,i,dops[i].rs1);
1929       alloc_all(current,i);
1930     }
1931     else {
1932       alloc_all(current,i); // FIXME: Keep r0
1933       current->u&=~1LL;
1934       alloc_reg(current,i,0);
1935     }
1936   }
1937   else
1938   {
1939     // TLBR/TLBWI/TLBWR/TLBP/ERET
1940     assert(dops[i].opcode2==0x10);
1941     alloc_all(current,i);
1942   }
1943   minimum_free_regs[i]=HOST_REGS;
1944 }
1945
1946 static void cop2_alloc(struct regstat *current,int i)
1947 {
1948   if (dops[i].opcode2 < 3) // MFC2/CFC2
1949   {
1950     alloc_cc(current,i); // for stalls
1951     dirty_reg(current,CCREG);
1952     if(dops[i].rt1){
1953       clear_const(current,dops[i].rt1);
1954       alloc_reg(current,i,dops[i].rt1);
1955       dirty_reg(current,dops[i].rt1);
1956     }
1957   }
1958   else if (dops[i].opcode2 > 3) // MTC2/CTC2
1959   {
1960     if(dops[i].rs1){
1961       clear_const(current,dops[i].rs1);
1962       alloc_reg(current,i,dops[i].rs1);
1963     }
1964     else {
1965       current->u&=~1LL;
1966       alloc_reg(current,i,0);
1967     }
1968   }
1969   alloc_reg_temp(current,i,-1);
1970   minimum_free_regs[i]=1;
1971 }
1972
1973 void c2op_alloc(struct regstat *current,int i)
1974 {
1975   alloc_cc(current,i); // for stalls
1976   dirty_reg(current,CCREG);
1977   alloc_reg_temp(current,i,-1);
1978 }
1979
1980 void syscall_alloc(struct regstat *current,int i)
1981 {
1982   alloc_cc(current,i);
1983   dirty_reg(current,CCREG);
1984   alloc_all(current,i);
1985   minimum_free_regs[i]=HOST_REGS;
1986   current->isconst=0;
1987 }
1988
1989 void delayslot_alloc(struct regstat *current,int i)
1990 {
1991   switch(dops[i].itype) {
1992     case UJUMP:
1993     case CJUMP:
1994     case SJUMP:
1995     case RJUMP:
1996     case SYSCALL:
1997     case HLECALL:
1998     case SPAN:
1999       assem_debug("jump in the delay slot.  this shouldn't happen.\n");//abort();
2000       SysPrintf("Disabled speculative precompilation\n");
2001       stop_after_jal=1;
2002       break;
2003     case IMM16:
2004       imm16_alloc(current,i);
2005       break;
2006     case LOAD:
2007     case LOADLR:
2008       load_alloc(current,i);
2009       break;
2010     case STORE:
2011     case STORELR:
2012       store_alloc(current,i);
2013       break;
2014     case ALU:
2015       alu_alloc(current,i);
2016       break;
2017     case SHIFT:
2018       shift_alloc(current,i);
2019       break;
2020     case MULTDIV:
2021       multdiv_alloc(current,i);
2022       break;
2023     case SHIFTIMM:
2024       shiftimm_alloc(current,i);
2025       break;
2026     case MOV:
2027       mov_alloc(current,i);
2028       break;
2029     case COP0:
2030       cop0_alloc(current,i);
2031       break;
2032     case COP1:
2033       break;
2034     case COP2:
2035       cop2_alloc(current,i);
2036       break;
2037     case C1LS:
2038       c1ls_alloc(current,i);
2039       break;
2040     case C2LS:
2041       c2ls_alloc(current,i);
2042       break;
2043     case C2OP:
2044       c2op_alloc(current,i);
2045       break;
2046   }
2047 }
2048
2049 // Special case where a branch and delay slot span two pages in virtual memory
2050 static void pagespan_alloc(struct regstat *current,int i)
2051 {
2052   current->isconst=0;
2053   current->wasconst=0;
2054   regs[i].wasconst=0;
2055   minimum_free_regs[i]=HOST_REGS;
2056   alloc_all(current,i);
2057   alloc_cc(current,i);
2058   dirty_reg(current,CCREG);
2059   if(dops[i].opcode==3) // JAL
2060   {
2061     alloc_reg(current,i,31);
2062     dirty_reg(current,31);
2063   }
2064   if(dops[i].opcode==0&&(dops[i].opcode2&0x3E)==8) // JR/JALR
2065   {
2066     alloc_reg(current,i,dops[i].rs1);
2067     if (dops[i].rt1!=0) {
2068       alloc_reg(current,i,dops[i].rt1);
2069       dirty_reg(current,dops[i].rt1);
2070     }
2071   }
2072   if((dops[i].opcode&0x2E)==4) // BEQ/BNE/BEQL/BNEL
2073   {
2074     if(dops[i].rs1) alloc_reg(current,i,dops[i].rs1);
2075     if(dops[i].rs2) alloc_reg(current,i,dops[i].rs2);
2076   }
2077   else
2078   if((dops[i].opcode&0x2E)==6) // BLEZ/BGTZ/BLEZL/BGTZL
2079   {
2080     if(dops[i].rs1) alloc_reg(current,i,dops[i].rs1);
2081   }
2082   //else ...
2083 }
2084
2085 static void add_stub(enum stub_type type, void *addr, void *retaddr,
2086   u_int a, uintptr_t b, uintptr_t c, u_int d, u_int e)
2087 {
2088   assert(stubcount < ARRAY_SIZE(stubs));
2089   stubs[stubcount].type = type;
2090   stubs[stubcount].addr = addr;
2091   stubs[stubcount].retaddr = retaddr;
2092   stubs[stubcount].a = a;
2093   stubs[stubcount].b = b;
2094   stubs[stubcount].c = c;
2095   stubs[stubcount].d = d;
2096   stubs[stubcount].e = e;
2097   stubcount++;
2098 }
2099
2100 static void add_stub_r(enum stub_type type, void *addr, void *retaddr,
2101   int i, int addr_reg, const struct regstat *i_regs, int ccadj, u_int reglist)
2102 {
2103   add_stub(type, addr, retaddr, i, addr_reg, (uintptr_t)i_regs, ccadj, reglist);
2104 }
2105
2106 // Write out a single register
2107 static void wb_register(signed char r, const signed char regmap[], uint64_t dirty)
2108 {
2109   int hr;
2110   for(hr=0;hr<HOST_REGS;hr++) {
2111     if(hr!=EXCLUDE_REG) {
2112       if((regmap[hr]&63)==r) {
2113         if((dirty>>hr)&1) {
2114           assert(regmap[hr]<64);
2115           emit_storereg(r,hr);
2116         }
2117       }
2118     }
2119   }
2120 }
2121
2122 static void wb_valid(signed char pre[],signed char entry[],u_int dirty_pre,u_int dirty,uint64_t u)
2123 {
2124   //if(dirty_pre==dirty) return;
2125   int hr,reg;
2126   for(hr=0;hr<HOST_REGS;hr++) {
2127     if(hr!=EXCLUDE_REG) {
2128       reg=pre[hr];
2129       if(((~u)>>(reg&63))&1) {
2130         if(reg>0) {
2131           if(((dirty_pre&~dirty)>>hr)&1) {
2132             if(reg>0&&reg<34) {
2133               emit_storereg(reg,hr);
2134             }
2135             else if(reg>=64) {
2136               assert(0);
2137             }
2138           }
2139         }
2140       }
2141     }
2142   }
2143 }
2144
2145 // trashes r2
2146 static void pass_args(int a0, int a1)
2147 {
2148   if(a0==1&&a1==0) {
2149     // must swap
2150     emit_mov(a0,2); emit_mov(a1,1); emit_mov(2,0);
2151   }
2152   else if(a0!=0&&a1==0) {
2153     emit_mov(a1,1);
2154     if (a0>=0) emit_mov(a0,0);
2155   }
2156   else {
2157     if(a0>=0&&a0!=0) emit_mov(a0,0);
2158     if(a1>=0&&a1!=1) emit_mov(a1,1);
2159   }
2160 }
2161
2162 static void alu_assemble(int i, const struct regstat *i_regs)
2163 {
2164   if(dops[i].opcode2>=0x20&&dops[i].opcode2<=0x23) { // ADD/ADDU/SUB/SUBU
2165     if(dops[i].rt1) {
2166       signed char s1,s2,t;
2167       t=get_reg(i_regs->regmap,dops[i].rt1);
2168       if(t>=0) {
2169         s1=get_reg(i_regs->regmap,dops[i].rs1);
2170         s2=get_reg(i_regs->regmap,dops[i].rs2);
2171         if(dops[i].rs1&&dops[i].rs2) {
2172           assert(s1>=0);
2173           assert(s2>=0);
2174           if(dops[i].opcode2&2) emit_sub(s1,s2,t);
2175           else emit_add(s1,s2,t);
2176         }
2177         else if(dops[i].rs1) {
2178           if(s1>=0) emit_mov(s1,t);
2179           else emit_loadreg(dops[i].rs1,t);
2180         }
2181         else if(dops[i].rs2) {
2182           if(s2>=0) {
2183             if(dops[i].opcode2&2) emit_neg(s2,t);
2184             else emit_mov(s2,t);
2185           }
2186           else {
2187             emit_loadreg(dops[i].rs2,t);
2188             if(dops[i].opcode2&2) emit_neg(t,t);
2189           }
2190         }
2191         else emit_zeroreg(t);
2192       }
2193     }
2194   }
2195   if(dops[i].opcode2>=0x2c&&dops[i].opcode2<=0x2f) { // DADD/DADDU/DSUB/DSUBU
2196     assert(0);
2197   }
2198   if(dops[i].opcode2==0x2a||dops[i].opcode2==0x2b) { // SLT/SLTU
2199     if(dops[i].rt1) {
2200       signed char s1l,s2l,t;
2201       {
2202         t=get_reg(i_regs->regmap,dops[i].rt1);
2203         //assert(t>=0);
2204         if(t>=0) {
2205           s1l=get_reg(i_regs->regmap,dops[i].rs1);
2206           s2l=get_reg(i_regs->regmap,dops[i].rs2);
2207           if(dops[i].rs2==0) // rx<r0
2208           {
2209             if(dops[i].opcode2==0x2a&&dops[i].rs1!=0) { // SLT
2210               assert(s1l>=0);
2211               emit_shrimm(s1l,31,t);
2212             }
2213             else // SLTU (unsigned can not be less than zero, 0<0)
2214               emit_zeroreg(t);
2215           }
2216           else if(dops[i].rs1==0) // r0<rx
2217           {
2218             assert(s2l>=0);
2219             if(dops[i].opcode2==0x2a) // SLT
2220               emit_set_gz32(s2l,t);
2221             else // SLTU (set if not zero)
2222               emit_set_nz32(s2l,t);
2223           }
2224           else{
2225             assert(s1l>=0);assert(s2l>=0);
2226             if(dops[i].opcode2==0x2a) // SLT
2227               emit_set_if_less32(s1l,s2l,t);
2228             else // SLTU
2229               emit_set_if_carry32(s1l,s2l,t);
2230           }
2231         }
2232       }
2233     }
2234   }
2235   if(dops[i].opcode2>=0x24&&dops[i].opcode2<=0x27) { // AND/OR/XOR/NOR
2236     if(dops[i].rt1) {
2237       signed char s1l,s2l,tl;
2238       tl=get_reg(i_regs->regmap,dops[i].rt1);
2239       {
2240         if(tl>=0) {
2241           s1l=get_reg(i_regs->regmap,dops[i].rs1);
2242           s2l=get_reg(i_regs->regmap,dops[i].rs2);
2243           if(dops[i].rs1&&dops[i].rs2) {
2244             assert(s1l>=0);
2245             assert(s2l>=0);
2246             if(dops[i].opcode2==0x24) { // AND
2247               emit_and(s1l,s2l,tl);
2248             } else
2249             if(dops[i].opcode2==0x25) { // OR
2250               emit_or(s1l,s2l,tl);
2251             } else
2252             if(dops[i].opcode2==0x26) { // XOR
2253               emit_xor(s1l,s2l,tl);
2254             } else
2255             if(dops[i].opcode2==0x27) { // NOR
2256               emit_or(s1l,s2l,tl);
2257               emit_not(tl,tl);
2258             }
2259           }
2260           else
2261           {
2262             if(dops[i].opcode2==0x24) { // AND
2263               emit_zeroreg(tl);
2264             } else
2265             if(dops[i].opcode2==0x25||dops[i].opcode2==0x26) { // OR/XOR
2266               if(dops[i].rs1){
2267                 if(s1l>=0) emit_mov(s1l,tl);
2268                 else emit_loadreg(dops[i].rs1,tl); // CHECK: regmap_entry?
2269               }
2270               else
2271               if(dops[i].rs2){
2272                 if(s2l>=0) emit_mov(s2l,tl);
2273                 else emit_loadreg(dops[i].rs2,tl); // CHECK: regmap_entry?
2274               }
2275               else emit_zeroreg(tl);
2276             } else
2277             if(dops[i].opcode2==0x27) { // NOR
2278               if(dops[i].rs1){
2279                 if(s1l>=0) emit_not(s1l,tl);
2280                 else {
2281                   emit_loadreg(dops[i].rs1,tl);
2282                   emit_not(tl,tl);
2283                 }
2284               }
2285               else
2286               if(dops[i].rs2){
2287                 if(s2l>=0) emit_not(s2l,tl);
2288                 else {
2289                   emit_loadreg(dops[i].rs2,tl);
2290                   emit_not(tl,tl);
2291                 }
2292               }
2293               else emit_movimm(-1,tl);
2294             }
2295           }
2296         }
2297       }
2298     }
2299   }
2300 }
2301
2302 static void imm16_assemble(int i, const struct regstat *i_regs)
2303 {
2304   if (dops[i].opcode==0x0f) { // LUI
2305     if(dops[i].rt1) {
2306       signed char t;
2307       t=get_reg(i_regs->regmap,dops[i].rt1);
2308       //assert(t>=0);
2309       if(t>=0) {
2310         if(!((i_regs->isconst>>t)&1))
2311           emit_movimm(imm[i]<<16,t);
2312       }
2313     }
2314   }
2315   if(dops[i].opcode==0x08||dops[i].opcode==0x09) { // ADDI/ADDIU
2316     if(dops[i].rt1) {
2317       signed char s,t;
2318       t=get_reg(i_regs->regmap,dops[i].rt1);
2319       s=get_reg(i_regs->regmap,dops[i].rs1);
2320       if(dops[i].rs1) {
2321         //assert(t>=0);
2322         //assert(s>=0);
2323         if(t>=0) {
2324           if(!((i_regs->isconst>>t)&1)) {
2325             if(s<0) {
2326               if(i_regs->regmap_entry[t]!=dops[i].rs1) emit_loadreg(dops[i].rs1,t);
2327               emit_addimm(t,imm[i],t);
2328             }else{
2329               if(!((i_regs->wasconst>>s)&1))
2330                 emit_addimm(s,imm[i],t);
2331               else
2332                 emit_movimm(constmap[i][s]+imm[i],t);
2333             }
2334           }
2335         }
2336       } else {
2337         if(t>=0) {
2338           if(!((i_regs->isconst>>t)&1))
2339             emit_movimm(imm[i],t);
2340         }
2341       }
2342     }
2343   }
2344   if(dops[i].opcode==0x18||dops[i].opcode==0x19) { // DADDI/DADDIU
2345     if(dops[i].rt1) {
2346       signed char sl,tl;
2347       tl=get_reg(i_regs->regmap,dops[i].rt1);
2348       sl=get_reg(i_regs->regmap,dops[i].rs1);
2349       if(tl>=0) {
2350         if(dops[i].rs1) {
2351           assert(sl>=0);
2352           emit_addimm(sl,imm[i],tl);
2353         } else {
2354           emit_movimm(imm[i],tl);
2355         }
2356       }
2357     }
2358   }
2359   else if(dops[i].opcode==0x0a||dops[i].opcode==0x0b) { // SLTI/SLTIU
2360     if(dops[i].rt1) {
2361       //assert(dops[i].rs1!=0); // r0 might be valid, but it's probably a bug
2362       signed char sl,t;
2363       t=get_reg(i_regs->regmap,dops[i].rt1);
2364       sl=get_reg(i_regs->regmap,dops[i].rs1);
2365       //assert(t>=0);
2366       if(t>=0) {
2367         if(dops[i].rs1>0) {
2368             if(dops[i].opcode==0x0a) { // SLTI
2369               if(sl<0) {
2370                 if(i_regs->regmap_entry[t]!=dops[i].rs1) emit_loadreg(dops[i].rs1,t);
2371                 emit_slti32(t,imm[i],t);
2372               }else{
2373                 emit_slti32(sl,imm[i],t);
2374               }
2375             }
2376             else { // SLTIU
2377               if(sl<0) {
2378                 if(i_regs->regmap_entry[t]!=dops[i].rs1) emit_loadreg(dops[i].rs1,t);
2379                 emit_sltiu32(t,imm[i],t);
2380               }else{
2381                 emit_sltiu32(sl,imm[i],t);
2382               }
2383             }
2384         }else{
2385           // SLTI(U) with r0 is just stupid,
2386           // nonetheless examples can be found
2387           if(dops[i].opcode==0x0a) // SLTI
2388             if(0<imm[i]) emit_movimm(1,t);
2389             else emit_zeroreg(t);
2390           else // SLTIU
2391           {
2392             if(imm[i]) emit_movimm(1,t);
2393             else emit_zeroreg(t);
2394           }
2395         }
2396       }
2397     }
2398   }
2399   else if(dops[i].opcode>=0x0c&&dops[i].opcode<=0x0e) { // ANDI/ORI/XORI
2400     if(dops[i].rt1) {
2401       signed char sl,tl;
2402       tl=get_reg(i_regs->regmap,dops[i].rt1);
2403       sl=get_reg(i_regs->regmap,dops[i].rs1);
2404       if(tl>=0 && !((i_regs->isconst>>tl)&1)) {
2405         if(dops[i].opcode==0x0c) //ANDI
2406         {
2407           if(dops[i].rs1) {
2408             if(sl<0) {
2409               if(i_regs->regmap_entry[tl]!=dops[i].rs1) emit_loadreg(dops[i].rs1,tl);
2410               emit_andimm(tl,imm[i],tl);
2411             }else{
2412               if(!((i_regs->wasconst>>sl)&1))
2413                 emit_andimm(sl,imm[i],tl);
2414               else
2415                 emit_movimm(constmap[i][sl]&imm[i],tl);
2416             }
2417           }
2418           else
2419             emit_zeroreg(tl);
2420         }
2421         else
2422         {
2423           if(dops[i].rs1) {
2424             if(sl<0) {
2425               if(i_regs->regmap_entry[tl]!=dops[i].rs1) emit_loadreg(dops[i].rs1,tl);
2426             }
2427             if(dops[i].opcode==0x0d) { // ORI
2428               if(sl<0) {
2429                 emit_orimm(tl,imm[i],tl);
2430               }else{
2431                 if(!((i_regs->wasconst>>sl)&1))
2432                   emit_orimm(sl,imm[i],tl);
2433                 else
2434                   emit_movimm(constmap[i][sl]|imm[i],tl);
2435               }
2436             }
2437             if(dops[i].opcode==0x0e) { // XORI
2438               if(sl<0) {
2439                 emit_xorimm(tl,imm[i],tl);
2440               }else{
2441                 if(!((i_regs->wasconst>>sl)&1))
2442                   emit_xorimm(sl,imm[i],tl);
2443                 else
2444                   emit_movimm(constmap[i][sl]^imm[i],tl);
2445               }
2446             }
2447           }
2448           else {
2449             emit_movimm(imm[i],tl);
2450           }
2451         }
2452       }
2453     }
2454   }
2455 }
2456
2457 static void shiftimm_assemble(int i, const struct regstat *i_regs)
2458 {
2459   if(dops[i].opcode2<=0x3) // SLL/SRL/SRA
2460   {
2461     if(dops[i].rt1) {
2462       signed char s,t;
2463       t=get_reg(i_regs->regmap,dops[i].rt1);
2464       s=get_reg(i_regs->regmap,dops[i].rs1);
2465       //assert(t>=0);
2466       if(t>=0&&!((i_regs->isconst>>t)&1)){
2467         if(dops[i].rs1==0)
2468         {
2469           emit_zeroreg(t);
2470         }
2471         else
2472         {
2473           if(s<0&&i_regs->regmap_entry[t]!=dops[i].rs1) emit_loadreg(dops[i].rs1,t);
2474           if(imm[i]) {
2475             if(dops[i].opcode2==0) // SLL
2476             {
2477               emit_shlimm(s<0?t:s,imm[i],t);
2478             }
2479             if(dops[i].opcode2==2) // SRL
2480             {
2481               emit_shrimm(s<0?t:s,imm[i],t);
2482             }
2483             if(dops[i].opcode2==3) // SRA
2484             {
2485               emit_sarimm(s<0?t:s,imm[i],t);
2486             }
2487           }else{
2488             // Shift by zero
2489             if(s>=0 && s!=t) emit_mov(s,t);
2490           }
2491         }
2492       }
2493       //emit_storereg(dops[i].rt1,t); //DEBUG
2494     }
2495   }
2496   if(dops[i].opcode2>=0x38&&dops[i].opcode2<=0x3b) // DSLL/DSRL/DSRA
2497   {
2498     assert(0);
2499   }
2500   if(dops[i].opcode2==0x3c) // DSLL32
2501   {
2502     assert(0);
2503   }
2504   if(dops[i].opcode2==0x3e) // DSRL32
2505   {
2506     assert(0);
2507   }
2508   if(dops[i].opcode2==0x3f) // DSRA32
2509   {
2510     assert(0);
2511   }
2512 }
2513
2514 #ifndef shift_assemble
2515 static void shift_assemble(int i, const struct regstat *i_regs)
2516 {
2517   signed char s,t,shift;
2518   if (dops[i].rt1 == 0)
2519     return;
2520   assert(dops[i].opcode2<=0x07); // SLLV/SRLV/SRAV
2521   t = get_reg(i_regs->regmap, dops[i].rt1);
2522   s = get_reg(i_regs->regmap, dops[i].rs1);
2523   shift = get_reg(i_regs->regmap, dops[i].rs2);
2524   if (t < 0)
2525     return;
2526
2527   if(dops[i].rs1==0)
2528     emit_zeroreg(t);
2529   else if(dops[i].rs2==0) {
2530     assert(s>=0);
2531     if(s!=t) emit_mov(s,t);
2532   }
2533   else {
2534     host_tempreg_acquire();
2535     emit_andimm(shift,31,HOST_TEMPREG);
2536     switch(dops[i].opcode2) {
2537     case 4: // SLLV
2538       emit_shl(s,HOST_TEMPREG,t);
2539       break;
2540     case 6: // SRLV
2541       emit_shr(s,HOST_TEMPREG,t);
2542       break;
2543     case 7: // SRAV
2544       emit_sar(s,HOST_TEMPREG,t);
2545       break;
2546     default:
2547       assert(0);
2548     }
2549     host_tempreg_release();
2550   }
2551 }
2552
2553 #endif
2554
2555 enum {
2556   MTYPE_8000 = 0,
2557   MTYPE_8020,
2558   MTYPE_0000,
2559   MTYPE_A000,
2560   MTYPE_1F80,
2561 };
2562
2563 static int get_ptr_mem_type(u_int a)
2564 {
2565   if(a < 0x00200000) {
2566     if(a<0x1000&&((start>>20)==0xbfc||(start>>24)==0xa0))
2567       // return wrong, must use memhandler for BIOS self-test to pass
2568       // 007 does similar stuff from a00 mirror, weird stuff
2569       return MTYPE_8000;
2570     return MTYPE_0000;
2571   }
2572   if(0x1f800000 <= a && a < 0x1f801000)
2573     return MTYPE_1F80;
2574   if(0x80200000 <= a && a < 0x80800000)
2575     return MTYPE_8020;
2576   if(0xa0000000 <= a && a < 0xa0200000)
2577     return MTYPE_A000;
2578   return MTYPE_8000;
2579 }
2580
2581 static int get_ro_reg(const struct regstat *i_regs, int host_tempreg_free)
2582 {
2583   int r = get_reg(i_regs->regmap, ROREG);
2584   if (r < 0 && host_tempreg_free) {
2585     host_tempreg_acquire();
2586     emit_loadreg(ROREG, r = HOST_TEMPREG);
2587   }
2588   if (r < 0)
2589     abort();
2590   return r;
2591 }
2592
2593 static void *emit_fastpath_cmp_jump(int i, const struct regstat *i_regs,
2594   int addr, int *offset_reg, int *addr_reg_override)
2595 {
2596   void *jaddr = NULL;
2597   int type = 0;
2598   int mr = dops[i].rs1;
2599   *offset_reg = -1;
2600   if(((smrv_strong|smrv_weak)>>mr)&1) {
2601     type=get_ptr_mem_type(smrv[mr]);
2602     //printf("set %08x @%08x r%d %d\n", smrv[mr], start+i*4, mr, type);
2603   }
2604   else {
2605     // use the mirror we are running on
2606     type=get_ptr_mem_type(start);
2607     //printf("set nospec   @%08x r%d %d\n", start+i*4, mr, type);
2608   }
2609
2610   if(type==MTYPE_8020) { // RAM 80200000+ mirror
2611     host_tempreg_acquire();
2612     emit_andimm(addr,~0x00e00000,HOST_TEMPREG);
2613     addr=*addr_reg_override=HOST_TEMPREG;
2614     type=0;
2615   }
2616   else if(type==MTYPE_0000) { // RAM 0 mirror
2617     host_tempreg_acquire();
2618     emit_orimm(addr,0x80000000,HOST_TEMPREG);
2619     addr=*addr_reg_override=HOST_TEMPREG;
2620     type=0;
2621   }
2622   else if(type==MTYPE_A000) { // RAM A mirror
2623     host_tempreg_acquire();
2624     emit_andimm(addr,~0x20000000,HOST_TEMPREG);
2625     addr=*addr_reg_override=HOST_TEMPREG;
2626     type=0;
2627   }
2628   else if(type==MTYPE_1F80) { // scratchpad
2629     if (psxH == (void *)0x1f800000) {
2630       host_tempreg_acquire();
2631       emit_xorimm(addr,0x1f800000,HOST_TEMPREG);
2632       emit_cmpimm(HOST_TEMPREG,0x1000);
2633       host_tempreg_release();
2634       jaddr=out;
2635       emit_jc(0);
2636     }
2637     else {
2638       // do the usual RAM check, jump will go to the right handler
2639       type=0;
2640     }
2641   }
2642
2643   if (type == 0) // need ram check
2644   {
2645     emit_cmpimm(addr,RAM_SIZE);
2646     jaddr = out;
2647     #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
2648     // Hint to branch predictor that the branch is unlikely to be taken
2649     if (dops[i].rs1 >= 28)
2650       emit_jno_unlikely(0);
2651     else
2652     #endif
2653       emit_jno(0);
2654     if (ram_offset != 0)
2655       *offset_reg = get_ro_reg(i_regs, 0);
2656   }
2657
2658   return jaddr;
2659 }
2660
2661 // return memhandler, or get directly accessable address and return 0
2662 static void *get_direct_memhandler(void *table, u_int addr,
2663   enum stub_type type, uintptr_t *addr_host)
2664 {
2665   uintptr_t msb = 1ull << (sizeof(uintptr_t)*8 - 1);
2666   uintptr_t l1, l2 = 0;
2667   l1 = ((uintptr_t *)table)[addr>>12];
2668   if (!(l1 & msb)) {
2669     uintptr_t v = l1 << 1;
2670     *addr_host = v + addr;
2671     return NULL;
2672   }
2673   else {
2674     l1 <<= 1;
2675     if (type == LOADB_STUB || type == LOADBU_STUB || type == STOREB_STUB)
2676       l2 = ((uintptr_t *)l1)[0x1000/4 + 0x1000/2 + (addr&0xfff)];
2677     else if (type == LOADH_STUB || type == LOADHU_STUB || type == STOREH_STUB)
2678       l2 = ((uintptr_t *)l1)[0x1000/4 + (addr&0xfff)/2];
2679     else
2680       l2 = ((uintptr_t *)l1)[(addr&0xfff)/4];
2681     if (!(l2 & msb)) {
2682       uintptr_t v = l2 << 1;
2683       *addr_host = v + (addr&0xfff);
2684       return NULL;
2685     }
2686     return (void *)(l2 << 1);
2687   }
2688 }
2689
2690 static u_int get_host_reglist(const signed char *regmap)
2691 {
2692   u_int reglist = 0, hr;
2693   for (hr = 0; hr < HOST_REGS; hr++) {
2694     if (hr != EXCLUDE_REG && regmap[hr] >= 0)
2695       reglist |= 1 << hr;
2696   }
2697   return reglist;
2698 }
2699
2700 static u_int reglist_exclude(u_int reglist, int r1, int r2)
2701 {
2702   if (r1 >= 0)
2703     reglist &= ~(1u << r1);
2704   if (r2 >= 0)
2705     reglist &= ~(1u << r2);
2706   return reglist;
2707 }
2708
2709 // find a temp caller-saved register not in reglist (so assumed to be free)
2710 static int reglist_find_free(u_int reglist)
2711 {
2712   u_int free_regs = ~reglist & CALLER_SAVE_REGS;
2713   if (free_regs == 0)
2714     return -1;
2715   return __builtin_ctz(free_regs);
2716 }
2717
2718 static void do_load_word(int a, int rt, int offset_reg)
2719 {
2720   if (offset_reg >= 0)
2721     emit_ldr_dualindexed(offset_reg, a, rt);
2722   else
2723     emit_readword_indexed(0, a, rt);
2724 }
2725
2726 static void do_store_word(int a, int ofs, int rt, int offset_reg, int preseve_a)
2727 {
2728   if (offset_reg < 0) {
2729     emit_writeword_indexed(rt, ofs, a);
2730     return;
2731   }
2732   if (ofs != 0)
2733     emit_addimm(a, ofs, a);
2734   emit_str_dualindexed(offset_reg, a, rt);
2735   if (ofs != 0 && preseve_a)
2736     emit_addimm(a, -ofs, a);
2737 }
2738
2739 static void do_store_hword(int a, int ofs, int rt, int offset_reg, int preseve_a)
2740 {
2741   if (offset_reg < 0) {
2742     emit_writehword_indexed(rt, ofs, a);
2743     return;
2744   }
2745   if (ofs != 0)
2746     emit_addimm(a, ofs, a);
2747   emit_strh_dualindexed(offset_reg, a, rt);
2748   if (ofs != 0 && preseve_a)
2749     emit_addimm(a, -ofs, a);
2750 }
2751
2752 static void do_store_byte(int a, int rt, int offset_reg)
2753 {
2754   if (offset_reg >= 0)
2755     emit_strb_dualindexed(offset_reg, a, rt);
2756   else
2757     emit_writebyte_indexed(rt, 0, a);
2758 }
2759
2760 static void load_assemble(int i, const struct regstat *i_regs, int ccadj_)
2761 {
2762   int s,tl,addr;
2763   int offset;
2764   void *jaddr=0;
2765   int memtarget=0,c=0;
2766   int offset_reg = -1;
2767   int fastio_reg_override = -1;
2768   u_int reglist=get_host_reglist(i_regs->regmap);
2769   tl=get_reg(i_regs->regmap,dops[i].rt1);
2770   s=get_reg(i_regs->regmap,dops[i].rs1);
2771   offset=imm[i];
2772   if(i_regs->regmap[HOST_CCREG]==CCREG) reglist&=~(1<<HOST_CCREG);
2773   if(s>=0) {
2774     c=(i_regs->wasconst>>s)&1;
2775     if (c) {
2776       memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
2777     }
2778   }
2779   //printf("load_assemble: c=%d\n",c);
2780   //if(c) printf("load_assemble: const=%lx\n",(long)constmap[i][s]+offset);
2781   // FIXME: Even if the load is a NOP, we should check for pagefaults...
2782   if((tl<0&&(!c||(((u_int)constmap[i][s]+offset)>>16)==0x1f80))
2783     ||dops[i].rt1==0) {
2784       // could be FIFO, must perform the read
2785       // ||dummy read
2786       assem_debug("(forced read)\n");
2787       tl=get_reg(i_regs->regmap,-1);
2788       assert(tl>=0);
2789   }
2790   if(offset||s<0||c) addr=tl;
2791   else addr=s;
2792   //if(tl<0) tl=get_reg(i_regs->regmap,-1);
2793  if(tl>=0) {
2794   //printf("load_assemble: c=%d\n",c);
2795   //if(c) printf("load_assemble: const=%lx\n",(long)constmap[i][s]+offset);
2796   assert(tl>=0); // Even if the load is a NOP, we must check for pagefaults and I/O
2797   reglist&=~(1<<tl);
2798   if(!c) {
2799     #ifdef R29_HACK
2800     // Strmnnrmn's speed hack
2801     if(dops[i].rs1!=29||start<0x80001000||start>=0x80000000+RAM_SIZE)
2802     #endif
2803     {
2804       jaddr = emit_fastpath_cmp_jump(i, i_regs, addr,
2805                 &offset_reg, &fastio_reg_override);
2806     }
2807   }
2808   else if (ram_offset && memtarget) {
2809     offset_reg = get_ro_reg(i_regs, 0);
2810   }
2811   int dummy=(dops[i].rt1==0)||(tl!=get_reg(i_regs->regmap,dops[i].rt1)); // ignore loads to r0 and unneeded reg
2812   switch (dops[i].opcode) {
2813   case 0x20: // LB
2814     if(!c||memtarget) {
2815       if(!dummy) {
2816         int a = tl;
2817         if (!c) a = addr;
2818         if (fastio_reg_override >= 0)
2819           a = fastio_reg_override;
2820
2821         if (offset_reg >= 0)
2822           emit_ldrsb_dualindexed(offset_reg, a, tl);
2823         else
2824           emit_movsbl_indexed(0, a, tl);
2825       }
2826       if(jaddr)
2827         add_stub_r(LOADB_STUB,jaddr,out,i,addr,i_regs,ccadj_,reglist);
2828     }
2829     else
2830       inline_readstub(LOADB_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj_,reglist);
2831     break;
2832   case 0x21: // LH
2833     if(!c||memtarget) {
2834       if(!dummy) {
2835         int a = tl;
2836         if (!c) a = addr;
2837         if (fastio_reg_override >= 0)
2838           a = fastio_reg_override;
2839         if (offset_reg >= 0)
2840           emit_ldrsh_dualindexed(offset_reg, a, tl);
2841         else
2842           emit_movswl_indexed(0, a, tl);
2843       }
2844       if(jaddr)
2845         add_stub_r(LOADH_STUB,jaddr,out,i,addr,i_regs,ccadj_,reglist);
2846     }
2847     else
2848       inline_readstub(LOADH_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj_,reglist);
2849     break;
2850   case 0x23: // LW
2851     if(!c||memtarget) {
2852       if(!dummy) {
2853         int a = addr;
2854         if (fastio_reg_override >= 0)
2855           a = fastio_reg_override;
2856         do_load_word(a, tl, offset_reg);
2857       }
2858       if(jaddr)
2859         add_stub_r(LOADW_STUB,jaddr,out,i,addr,i_regs,ccadj_,reglist);
2860     }
2861     else
2862       inline_readstub(LOADW_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj_,reglist);
2863     break;
2864   case 0x24: // LBU
2865     if(!c||memtarget) {
2866       if(!dummy) {
2867         int a = tl;
2868         if (!c) a = addr;
2869         if (fastio_reg_override >= 0)
2870           a = fastio_reg_override;
2871
2872         if (offset_reg >= 0)
2873           emit_ldrb_dualindexed(offset_reg, a, tl);
2874         else
2875           emit_movzbl_indexed(0, a, tl);
2876       }
2877       if(jaddr)
2878         add_stub_r(LOADBU_STUB,jaddr,out,i,addr,i_regs,ccadj_,reglist);
2879     }
2880     else
2881       inline_readstub(LOADBU_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj_,reglist);
2882     break;
2883   case 0x25: // LHU
2884     if(!c||memtarget) {
2885       if(!dummy) {
2886         int a = tl;
2887         if(!c) a = addr;
2888         if (fastio_reg_override >= 0)
2889           a = fastio_reg_override;
2890         if (offset_reg >= 0)
2891           emit_ldrh_dualindexed(offset_reg, a, tl);
2892         else
2893           emit_movzwl_indexed(0, a, tl);
2894       }
2895       if(jaddr)
2896         add_stub_r(LOADHU_STUB,jaddr,out,i,addr,i_regs,ccadj_,reglist);
2897     }
2898     else
2899       inline_readstub(LOADHU_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj_,reglist);
2900     break;
2901   case 0x27: // LWU
2902   case 0x37: // LD
2903   default:
2904     assert(0);
2905   }
2906  }
2907  if (fastio_reg_override == HOST_TEMPREG || offset_reg == HOST_TEMPREG)
2908    host_tempreg_release();
2909 }
2910
2911 #ifndef loadlr_assemble
2912 static void loadlr_assemble(int i, const struct regstat *i_regs, int ccadj_)
2913 {
2914   int s,tl,temp,temp2,addr;
2915   int offset;
2916   void *jaddr=0;
2917   int memtarget=0,c=0;
2918   int offset_reg = -1;
2919   int fastio_reg_override = -1;
2920   u_int reglist=get_host_reglist(i_regs->regmap);
2921   tl=get_reg(i_regs->regmap,dops[i].rt1);
2922   s=get_reg(i_regs->regmap,dops[i].rs1);
2923   temp=get_reg(i_regs->regmap,-1);
2924   temp2=get_reg(i_regs->regmap,FTEMP);
2925   addr=get_reg(i_regs->regmap,AGEN1+(i&1));
2926   assert(addr<0);
2927   offset=imm[i];
2928   reglist|=1<<temp;
2929   if(offset||s<0||c) addr=temp2;
2930   else addr=s;
2931   if(s>=0) {
2932     c=(i_regs->wasconst>>s)&1;
2933     if(c) {
2934       memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
2935     }
2936   }
2937   if(!c) {
2938     emit_shlimm(addr,3,temp);
2939     if (dops[i].opcode==0x22||dops[i].opcode==0x26) {
2940       emit_andimm(addr,0xFFFFFFFC,temp2); // LWL/LWR
2941     }else{
2942       emit_andimm(addr,0xFFFFFFF8,temp2); // LDL/LDR
2943     }
2944     jaddr = emit_fastpath_cmp_jump(i, i_regs, temp2,
2945               &offset_reg, &fastio_reg_override);
2946   }
2947   else {
2948     if (ram_offset && memtarget) {
2949       offset_reg = get_ro_reg(i_regs, 0);
2950     }
2951     if (dops[i].opcode==0x22||dops[i].opcode==0x26) {
2952       emit_movimm(((constmap[i][s]+offset)<<3)&24,temp); // LWL/LWR
2953     }else{
2954       emit_movimm(((constmap[i][s]+offset)<<3)&56,temp); // LDL/LDR
2955     }
2956   }
2957   if (dops[i].opcode==0x22||dops[i].opcode==0x26) { // LWL/LWR
2958     if(!c||memtarget) {
2959       int a = temp2;
2960       if (fastio_reg_override >= 0)
2961         a = fastio_reg_override;
2962       do_load_word(a, temp2, offset_reg);
2963       if (fastio_reg_override == HOST_TEMPREG || offset_reg == HOST_TEMPREG)
2964         host_tempreg_release();
2965       if(jaddr) add_stub_r(LOADW_STUB,jaddr,out,i,temp2,i_regs,ccadj_,reglist);
2966     }
2967     else
2968       inline_readstub(LOADW_STUB,i,(constmap[i][s]+offset)&0xFFFFFFFC,i_regs->regmap,FTEMP,ccadj_,reglist);
2969     if(dops[i].rt1) {
2970       assert(tl>=0);
2971       emit_andimm(temp,24,temp);
2972       if (dops[i].opcode==0x22) // LWL
2973         emit_xorimm(temp,24,temp);
2974       host_tempreg_acquire();
2975       emit_movimm(-1,HOST_TEMPREG);
2976       if (dops[i].opcode==0x26) {
2977         emit_shr(temp2,temp,temp2);
2978         emit_bic_lsr(tl,HOST_TEMPREG,temp,tl);
2979       }else{
2980         emit_shl(temp2,temp,temp2);
2981         emit_bic_lsl(tl,HOST_TEMPREG,temp,tl);
2982       }
2983       host_tempreg_release();
2984       emit_or(temp2,tl,tl);
2985     }
2986     //emit_storereg(dops[i].rt1,tl); // DEBUG
2987   }
2988   if (dops[i].opcode==0x1A||dops[i].opcode==0x1B) { // LDL/LDR
2989     assert(0);
2990   }
2991 }
2992 #endif
2993
2994 static void store_assemble(int i, const struct regstat *i_regs, int ccadj_)
2995 {
2996   int s,tl;
2997   int addr,temp;
2998   int offset;
2999   void *jaddr=0;
3000   enum stub_type type=0;
3001   int memtarget=0,c=0;
3002   int agr=AGEN1+(i&1);
3003   int offset_reg = -1;
3004   int fastio_reg_override = -1;
3005   u_int reglist=get_host_reglist(i_regs->regmap);
3006   tl=get_reg(i_regs->regmap,dops[i].rs2);
3007   s=get_reg(i_regs->regmap,dops[i].rs1);
3008   temp=get_reg(i_regs->regmap,agr);
3009   if(temp<0) temp=get_reg(i_regs->regmap,-1);
3010   offset=imm[i];
3011   if(s>=0) {
3012     c=(i_regs->wasconst>>s)&1;
3013     if(c) {
3014       memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
3015     }
3016   }
3017   assert(tl>=0);
3018   assert(temp>=0);
3019   if(i_regs->regmap[HOST_CCREG]==CCREG) reglist&=~(1<<HOST_CCREG);
3020   if(offset||s<0||c) addr=temp;
3021   else addr=s;
3022   if (!c) {
3023     jaddr = emit_fastpath_cmp_jump(i, i_regs, addr,
3024               &offset_reg, &fastio_reg_override);
3025   }
3026   else if (ram_offset && memtarget) {
3027     offset_reg = get_ro_reg(i_regs, 0);
3028   }
3029
3030   switch (dops[i].opcode) {
3031   case 0x28: // SB
3032     if(!c||memtarget) {
3033       int a = temp;
3034       if (!c) a = addr;
3035       if (fastio_reg_override >= 0)
3036         a = fastio_reg_override;
3037       do_store_byte(a, tl, offset_reg);
3038     }
3039     type = STOREB_STUB;
3040     break;
3041   case 0x29: // SH
3042     if(!c||memtarget) {
3043       int a = temp;
3044       if (!c) a = addr;
3045       if (fastio_reg_override >= 0)
3046         a = fastio_reg_override;
3047       do_store_hword(a, 0, tl, offset_reg, 1);
3048     }
3049     type = STOREH_STUB;
3050     break;
3051   case 0x2B: // SW
3052     if(!c||memtarget) {
3053       int a = addr;
3054       if (fastio_reg_override >= 0)
3055         a = fastio_reg_override;
3056       do_store_word(a, 0, tl, offset_reg, 1);
3057     }
3058     type = STOREW_STUB;
3059     break;
3060   case 0x3F: // SD
3061   default:
3062     assert(0);
3063   }
3064   if (fastio_reg_override == HOST_TEMPREG || offset_reg == HOST_TEMPREG)
3065     host_tempreg_release();
3066   if(jaddr) {
3067     // PCSX store handlers don't check invcode again
3068     reglist|=1<<addr;
3069     add_stub_r(type,jaddr,out,i,addr,i_regs,ccadj_,reglist);
3070     jaddr=0;
3071   }
3072   if(!(i_regs->waswritten&(1<<dops[i].rs1)) && !HACK_ENABLED(NDHACK_NO_SMC_CHECK)) {
3073     if(!c||memtarget) {
3074       #ifdef DESTRUCTIVE_SHIFT
3075       // The x86 shift operation is 'destructive'; it overwrites the
3076       // source register, so we need to make a copy first and use that.
3077       addr=temp;
3078       #endif
3079       #if defined(HOST_IMM8)
3080       int ir=get_reg(i_regs->regmap,INVCP);
3081       assert(ir>=0);
3082       emit_cmpmem_indexedsr12_reg(ir,addr,1);
3083       #else
3084       emit_cmpmem_indexedsr12_imm(invalid_code,addr,1);
3085       #endif
3086       #if defined(HAVE_CONDITIONAL_CALL) && !defined(DESTRUCTIVE_SHIFT)
3087       emit_callne(invalidate_addr_reg[addr]);
3088       #else
3089       void *jaddr2 = out;
3090       emit_jne(0);
3091       add_stub(INVCODE_STUB,jaddr2,out,reglist|(1<<HOST_CCREG),addr,0,0,0);
3092       #endif
3093     }
3094   }
3095   u_int addr_val=constmap[i][s]+offset;
3096   if(jaddr) {
3097     add_stub_r(type,jaddr,out,i,addr,i_regs,ccadj_,reglist);
3098   } else if(c&&!memtarget) {
3099     inline_writestub(type,i,addr_val,i_regs->regmap,dops[i].rs2,ccadj_,reglist);
3100   }
3101   // basic current block modification detection..
3102   // not looking back as that should be in mips cache already
3103   // (see Spyro2 title->attract mode)
3104   if(c&&start+i*4<addr_val&&addr_val<start+slen*4) {
3105     SysPrintf("write to %08x hits block %08x, pc=%08x\n",addr_val,start,start+i*4);
3106     assert(i_regs->regmap==regs[i].regmap); // not delay slot
3107     if(i_regs->regmap==regs[i].regmap) {
3108       load_all_consts(regs[i].regmap_entry,regs[i].wasdirty,i);
3109       wb_dirtys(regs[i].regmap_entry,regs[i].wasdirty);
3110       emit_movimm(start+i*4+4,0);
3111       emit_writeword(0,&pcaddr);
3112       emit_addimm(HOST_CCREG,2,HOST_CCREG);
3113       emit_far_call(get_addr_ht);
3114       emit_jmpreg(0);
3115     }
3116   }
3117 }
3118
3119 static void storelr_assemble(int i, const struct regstat *i_regs, int ccadj_)
3120 {
3121   int s,tl;
3122   int temp;
3123   int offset;
3124   void *jaddr=0;
3125   void *case1, *case23, *case3;
3126   void *done0, *done1, *done2;
3127   int memtarget=0,c=0;
3128   int agr=AGEN1+(i&1);
3129   int offset_reg = -1;
3130   u_int reglist=get_host_reglist(i_regs->regmap);
3131   tl=get_reg(i_regs->regmap,dops[i].rs2);
3132   s=get_reg(i_regs->regmap,dops[i].rs1);
3133   temp=get_reg(i_regs->regmap,agr);
3134   if(temp<0) temp=get_reg(i_regs->regmap,-1);
3135   offset=imm[i];
3136   if(s>=0) {
3137     c=(i_regs->isconst>>s)&1;
3138     if(c) {
3139       memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
3140     }
3141   }
3142   assert(tl>=0);
3143   assert(temp>=0);
3144   if(!c) {
3145     emit_cmpimm(s<0||offset?temp:s,RAM_SIZE);
3146     if(!offset&&s!=temp) emit_mov(s,temp);
3147     jaddr=out;
3148     emit_jno(0);
3149   }
3150   else
3151   {
3152     if(!memtarget||!dops[i].rs1) {
3153       jaddr=out;
3154       emit_jmp(0);
3155     }
3156   }
3157   if (ram_offset)
3158     offset_reg = get_ro_reg(i_regs, 0);
3159
3160   if (dops[i].opcode==0x2C||dops[i].opcode==0x2D) { // SDL/SDR
3161     assert(0);
3162   }
3163
3164   emit_testimm(temp,2);
3165   case23=out;
3166   emit_jne(0);
3167   emit_testimm(temp,1);
3168   case1=out;
3169   emit_jne(0);
3170   // 0
3171   if (dops[i].opcode == 0x2A) { // SWL
3172     // Write msb into least significant byte
3173     if (dops[i].rs2) emit_rorimm(tl, 24, tl);
3174     do_store_byte(temp, tl, offset_reg);
3175     if (dops[i].rs2) emit_rorimm(tl, 8, tl);
3176   }
3177   else if (dops[i].opcode == 0x2E) { // SWR
3178     // Write entire word
3179     do_store_word(temp, 0, tl, offset_reg, 1);
3180   }
3181   done0 = out;
3182   emit_jmp(0);
3183   // 1
3184   set_jump_target(case1, out);
3185   if (dops[i].opcode == 0x2A) { // SWL
3186     // Write two msb into two least significant bytes
3187     if (dops[i].rs2) emit_rorimm(tl, 16, tl);
3188     do_store_hword(temp, -1, tl, offset_reg, 0);
3189     if (dops[i].rs2) emit_rorimm(tl, 16, tl);
3190   }
3191   else if (dops[i].opcode == 0x2E) { // SWR
3192     // Write 3 lsb into three most significant bytes
3193     do_store_byte(temp, tl, offset_reg);
3194     if (dops[i].rs2) emit_rorimm(tl, 8, tl);
3195     do_store_hword(temp, 1, tl, offset_reg, 0);
3196     if (dops[i].rs2) emit_rorimm(tl, 24, tl);
3197   }
3198   done1=out;
3199   emit_jmp(0);
3200   // 2,3
3201   set_jump_target(case23, out);
3202   emit_testimm(temp,1);
3203   case3 = out;
3204   emit_jne(0);
3205   // 2
3206   if (dops[i].opcode==0x2A) { // SWL
3207     // Write 3 msb into three least significant bytes
3208     if (dops[i].rs2) emit_rorimm(tl, 8, tl);
3209     do_store_hword(temp, -2, tl, offset_reg, 1);
3210     if (dops[i].rs2) emit_rorimm(tl, 16, tl);
3211     do_store_byte(temp, tl, offset_reg);
3212     if (dops[i].rs2) emit_rorimm(tl, 8, tl);
3213   }
3214   else if (dops[i].opcode == 0x2E) { // SWR
3215     // Write two lsb into two most significant bytes
3216     do_store_hword(temp, 0, tl, offset_reg, 1);
3217   }
3218   done2 = out;
3219   emit_jmp(0);
3220   // 3
3221   set_jump_target(case3, out);
3222   if (dops[i].opcode == 0x2A) { // SWL
3223     do_store_word(temp, -3, tl, offset_reg, 0);
3224   }
3225   else if (dops[i].opcode == 0x2E) { // SWR
3226     do_store_byte(temp, tl, offset_reg);
3227   }
3228   set_jump_target(done0, out);
3229   set_jump_target(done1, out);
3230   set_jump_target(done2, out);
3231   if (offset_reg == HOST_TEMPREG)
3232     host_tempreg_release();
3233   if(!c||!memtarget)
3234     add_stub_r(STORELR_STUB,jaddr,out,i,temp,i_regs,ccadj_,reglist);
3235   if(!(i_regs->waswritten&(1<<dops[i].rs1)) && !HACK_ENABLED(NDHACK_NO_SMC_CHECK)) {
3236     #if defined(HOST_IMM8)
3237     int ir=get_reg(i_regs->regmap,INVCP);
3238     assert(ir>=0);
3239     emit_cmpmem_indexedsr12_reg(ir,temp,1);
3240     #else
3241     emit_cmpmem_indexedsr12_imm(invalid_code,temp,1);
3242     #endif
3243     #if defined(HAVE_CONDITIONAL_CALL) && !defined(DESTRUCTIVE_SHIFT)
3244     emit_callne(invalidate_addr_reg[temp]);
3245     #else
3246     void *jaddr2 = out;
3247     emit_jne(0);
3248     add_stub(INVCODE_STUB,jaddr2,out,reglist|(1<<HOST_CCREG),temp,0,0,0);
3249     #endif
3250   }
3251 }
3252
3253 static void cop0_assemble(int i, const struct regstat *i_regs, int ccadj_)
3254 {
3255   if(dops[i].opcode2==0) // MFC0
3256   {
3257     signed char t=get_reg(i_regs->regmap,dops[i].rt1);
3258     u_int copr=(source[i]>>11)&0x1f;
3259     //assert(t>=0); // Why does this happen?  OOT is weird
3260     if(t>=0&&dops[i].rt1!=0) {
3261       emit_readword(&reg_cop0[copr],t);
3262     }
3263   }
3264   else if(dops[i].opcode2==4) // MTC0
3265   {
3266     signed char s=get_reg(i_regs->regmap,dops[i].rs1);
3267     char copr=(source[i]>>11)&0x1f;
3268     assert(s>=0);
3269     wb_register(dops[i].rs1,i_regs->regmap,i_regs->dirty);
3270     if(copr==9||copr==11||copr==12||copr==13) {
3271       emit_readword(&last_count,HOST_TEMPREG);
3272       emit_loadreg(CCREG,HOST_CCREG); // TODO: do proper reg alloc
3273       emit_add(HOST_CCREG,HOST_TEMPREG,HOST_CCREG);
3274       emit_addimm(HOST_CCREG,ccadj_,HOST_CCREG);
3275       emit_writeword(HOST_CCREG,&Count);
3276     }
3277     // What a mess.  The status register (12) can enable interrupts,
3278     // so needs a special case to handle a pending interrupt.
3279     // The interrupt must be taken immediately, because a subsequent
3280     // instruction might disable interrupts again.
3281     if(copr==12||copr==13) {
3282       if (is_delayslot) {
3283         // burn cycles to cause cc_interrupt, which will
3284         // reschedule next_interupt. Relies on CCREG from above.
3285         assem_debug("MTC0 DS %d\n", copr);
3286         emit_writeword(HOST_CCREG,&last_count);
3287         emit_movimm(0,HOST_CCREG);
3288         emit_storereg(CCREG,HOST_CCREG);
3289         emit_loadreg(dops[i].rs1,1);
3290         emit_movimm(copr,0);
3291         emit_far_call(pcsx_mtc0_ds);
3292         emit_loadreg(dops[i].rs1,s);
3293         return;
3294       }
3295       emit_movimm(start+i*4+4,HOST_TEMPREG);
3296       emit_writeword(HOST_TEMPREG,&pcaddr);
3297       emit_movimm(0,HOST_TEMPREG);
3298       emit_writeword(HOST_TEMPREG,&pending_exception);
3299     }
3300     if(s==HOST_CCREG)
3301       emit_loadreg(dops[i].rs1,1);
3302     else if(s!=1)
3303       emit_mov(s,1);
3304     emit_movimm(copr,0);
3305     emit_far_call(pcsx_mtc0);
3306     if(copr==9||copr==11||copr==12||copr==13) {
3307       emit_readword(&Count,HOST_CCREG);
3308       emit_readword(&next_interupt,HOST_TEMPREG);
3309       emit_addimm(HOST_CCREG,-ccadj_,HOST_CCREG);
3310       emit_sub(HOST_CCREG,HOST_TEMPREG,HOST_CCREG);
3311       emit_writeword(HOST_TEMPREG,&last_count);
3312       emit_storereg(CCREG,HOST_CCREG);
3313     }
3314     if(copr==12||copr==13) {
3315       assert(!is_delayslot);
3316       emit_readword(&pending_exception,14);
3317       emit_test(14,14);
3318       void *jaddr = out;
3319       emit_jeq(0);
3320       emit_readword(&pcaddr, 0);
3321       emit_addimm(HOST_CCREG,2,HOST_CCREG);
3322       emit_far_call(get_addr_ht);
3323       emit_jmpreg(0);
3324       set_jump_target(jaddr, out);
3325     }
3326     emit_loadreg(dops[i].rs1,s);
3327   }
3328   else
3329   {
3330     assert(dops[i].opcode2==0x10);
3331     //if((source[i]&0x3f)==0x10) // RFE
3332     {
3333       emit_readword(&Status,0);
3334       emit_andimm(0,0x3c,1);
3335       emit_andimm(0,~0xf,0);
3336       emit_orrshr_imm(1,2,0);
3337       emit_writeword(0,&Status);
3338     }
3339   }
3340 }
3341
3342 static void cop1_unusable(int i, const struct regstat *i_regs)
3343 {
3344   // XXX: should just just do the exception instead
3345   //if(!cop1_usable)
3346   {
3347     void *jaddr=out;
3348     emit_jmp(0);
3349     add_stub_r(FP_STUB,jaddr,out,i,0,i_regs,is_delayslot,0);
3350   }
3351 }
3352
3353 static void cop1_assemble(int i, const struct regstat *i_regs)
3354 {
3355   cop1_unusable(i, i_regs);
3356 }
3357
3358 static void c1ls_assemble(int i, const struct regstat *i_regs)
3359 {
3360   cop1_unusable(i, i_regs);
3361 }
3362
3363 // FP_STUB
3364 static void do_cop1stub(int n)
3365 {
3366   literal_pool(256);
3367   assem_debug("do_cop1stub %x\n",start+stubs[n].a*4);
3368   set_jump_target(stubs[n].addr, out);
3369   int i=stubs[n].a;
3370 //  int rs=stubs[n].b;
3371   struct regstat *i_regs=(struct regstat *)stubs[n].c;
3372   int ds=stubs[n].d;
3373   if(!ds) {
3374     load_all_consts(regs[i].regmap_entry,regs[i].wasdirty,i);
3375     //if(i_regs!=&regs[i]) printf("oops: regs[i]=%x i_regs=%x",(int)&regs[i],(int)i_regs);
3376   }
3377   //else {printf("fp exception in delay slot\n");}
3378   wb_dirtys(i_regs->regmap_entry,i_regs->wasdirty);
3379   if(regs[i].regmap_entry[HOST_CCREG]!=CCREG) emit_loadreg(CCREG,HOST_CCREG);
3380   emit_movimm(start+(i-ds)*4,EAX); // Get PC
3381   emit_addimm(HOST_CCREG,ccadj[i],HOST_CCREG); // CHECK: is this right?  There should probably be an extra cycle...
3382   emit_far_jump(ds?fp_exception_ds:fp_exception);
3383 }
3384
3385 static int cop2_is_stalling_op(int i, int *cycles)
3386 {
3387   if (dops[i].opcode == 0x3a) { // SWC2
3388     *cycles = 0;
3389     return 1;
3390   }
3391   if (dops[i].itype == COP2 && (dops[i].opcode2 == 0 || dops[i].opcode2 == 2)) { // MFC2/CFC2
3392     *cycles = 0;
3393     return 1;
3394   }
3395   if (dops[i].itype == C2OP) {
3396     *cycles = gte_cycletab[source[i] & 0x3f];
3397     return 1;
3398   }
3399   // ... what about MTC2/CTC2/LWC2?
3400   return 0;
3401 }
3402
3403 #if 0
3404 static void log_gte_stall(int stall, u_int cycle)
3405 {
3406   if ((u_int)stall <= 44)
3407     printf("x    stall %2d %u\n", stall, cycle + last_count);
3408 }
3409
3410 static void emit_log_gte_stall(int i, int stall, u_int reglist)
3411 {
3412   save_regs(reglist);
3413   if (stall > 0)
3414     emit_movimm(stall, 0);
3415   else
3416     emit_mov(HOST_TEMPREG, 0);
3417   emit_addimm(HOST_CCREG, ccadj[i], 1);
3418   emit_far_call(log_gte_stall);
3419   restore_regs(reglist);
3420 }
3421 #endif
3422
3423 static void cop2_do_stall_check(u_int op, int i, const struct regstat *i_regs, u_int reglist)
3424 {
3425   int j = i, other_gte_op_cycles = -1, stall = -MAXBLOCK, cycles_passed;
3426   int rtmp = reglist_find_free(reglist);
3427
3428   if (HACK_ENABLED(NDHACK_NO_STALLS))
3429     return;
3430   if (get_reg(i_regs->regmap, CCREG) != HOST_CCREG) {
3431     // happens occasionally... cc evicted? Don't bother then
3432     //printf("no cc %08x\n", start + i*4);
3433     return;
3434   }
3435   if (!dops[i].bt) {
3436     for (j = i - 1; j >= 0; j--) {
3437       //if (dops[j].is_ds) break;
3438       if (cop2_is_stalling_op(j, &other_gte_op_cycles) || dops[j].bt)
3439         break;
3440       if (j > 0 && ccadj[j - 1] > ccadj[j])
3441         break;
3442     }
3443     j = max(j, 0);
3444   }
3445   cycles_passed = ccadj[i] - ccadj[j];
3446   if (other_gte_op_cycles >= 0)
3447     stall = other_gte_op_cycles - cycles_passed;
3448   else if (cycles_passed >= 44)
3449     stall = 0; // can't stall
3450   if (stall == -MAXBLOCK && rtmp >= 0) {
3451     // unknown stall, do the expensive runtime check
3452     assem_debug("; cop2_do_stall_check\n");
3453 #if 0 // too slow
3454     save_regs(reglist);
3455     emit_movimm(gte_cycletab[op], 0);
3456     emit_addimm(HOST_CCREG, ccadj[i], 1);
3457     emit_far_call(call_gteStall);
3458     restore_regs(reglist);
3459 #else
3460     host_tempreg_acquire();
3461     emit_readword(&psxRegs.gteBusyCycle, rtmp);
3462     emit_addimm(rtmp, -ccadj[i], rtmp);
3463     emit_sub(rtmp, HOST_CCREG, HOST_TEMPREG);
3464     emit_cmpimm(HOST_TEMPREG, 44);
3465     emit_cmovb_reg(rtmp, HOST_CCREG);
3466     //emit_log_gte_stall(i, 0, reglist);
3467     host_tempreg_release();
3468 #endif
3469   }
3470   else if (stall > 0) {
3471     //emit_log_gte_stall(i, stall, reglist);
3472     emit_addimm(HOST_CCREG, stall, HOST_CCREG);
3473   }
3474
3475   // save gteBusyCycle, if needed
3476   if (gte_cycletab[op] == 0)
3477     return;
3478   other_gte_op_cycles = -1;
3479   for (j = i + 1; j < slen; j++) {
3480     if (cop2_is_stalling_op(j, &other_gte_op_cycles))
3481       break;
3482     if (dops[j].is_jump) {
3483       // check ds
3484       if (j + 1 < slen && cop2_is_stalling_op(j + 1, &other_gte_op_cycles))
3485         j++;
3486       break;
3487     }
3488   }
3489   if (other_gte_op_cycles >= 0)
3490     // will handle stall when assembling that op
3491     return;
3492   cycles_passed = ccadj[min(j, slen -1)] - ccadj[i];
3493   if (cycles_passed >= 44)
3494     return;
3495   assem_debug("; save gteBusyCycle\n");
3496   host_tempreg_acquire();
3497 #if 0
3498   emit_readword(&last_count, HOST_TEMPREG);
3499   emit_add(HOST_TEMPREG, HOST_CCREG, HOST_TEMPREG);
3500   emit_addimm(HOST_TEMPREG, ccadj[i], HOST_TEMPREG);
3501   emit_addimm(HOST_TEMPREG, gte_cycletab[op]), HOST_TEMPREG);
3502   emit_writeword(HOST_TEMPREG, &psxRegs.gteBusyCycle);
3503 #else
3504   emit_addimm(HOST_CCREG, ccadj[i] + gte_cycletab[op], HOST_TEMPREG);
3505   emit_writeword(HOST_TEMPREG, &psxRegs.gteBusyCycle);
3506 #endif
3507   host_tempreg_release();
3508 }
3509
3510 static int is_mflohi(int i)
3511 {
3512   return (dops[i].itype == MOV && (dops[i].rs1 == HIREG || dops[i].rs1 == LOREG));
3513 }
3514
3515 static int check_multdiv(int i, int *cycles)
3516 {
3517   if (dops[i].itype != MULTDIV)
3518     return 0;
3519   if (dops[i].opcode2 == 0x18 || dops[i].opcode2 == 0x19) // MULT(U)
3520     *cycles = 11; // approx from 7 11 14
3521   else
3522     *cycles = 37;
3523   return 1;
3524 }
3525
3526 static void multdiv_prepare_stall(int i, const struct regstat *i_regs, int ccadj_)
3527 {
3528   int j, found = 0, c = 0;
3529   if (HACK_ENABLED(NDHACK_NO_STALLS))
3530     return;
3531   if (get_reg(i_regs->regmap, CCREG) != HOST_CCREG) {
3532     // happens occasionally... cc evicted? Don't bother then
3533     return;
3534   }
3535   for (j = i + 1; j < slen; j++) {
3536     if (dops[j].bt)
3537       break;
3538     if ((found = is_mflohi(j)))
3539       break;
3540     if (dops[j].is_jump) {
3541       // check ds
3542       if (j + 1 < slen && (found = is_mflohi(j + 1)))
3543         j++;
3544       break;
3545     }
3546   }
3547   if (found)
3548     // handle all in multdiv_do_stall()
3549     return;
3550   check_multdiv(i, &c);
3551   assert(c > 0);
3552   assem_debug("; muldiv prepare stall %d\n", c);
3553   host_tempreg_acquire();
3554   emit_addimm(HOST_CCREG, ccadj_ + c, HOST_TEMPREG);
3555   emit_writeword(HOST_TEMPREG, &psxRegs.muldivBusyCycle);
3556   host_tempreg_release();
3557 }
3558
3559 static void multdiv_do_stall(int i, const struct regstat *i_regs)
3560 {
3561   int j, known_cycles = 0;
3562   u_int reglist = get_host_reglist(i_regs->regmap);
3563   int rtmp = get_reg(i_regs->regmap, -1);
3564   if (rtmp < 0)
3565     rtmp = reglist_find_free(reglist);
3566   if (HACK_ENABLED(NDHACK_NO_STALLS))
3567     return;
3568   if (get_reg(i_regs->regmap, CCREG) != HOST_CCREG || rtmp < 0) {
3569     // happens occasionally... cc evicted? Don't bother then
3570     //printf("no cc/rtmp %08x\n", start + i*4);
3571     return;
3572   }
3573   if (!dops[i].bt) {
3574     for (j = i - 1; j >= 0; j--) {
3575       if (dops[j].is_ds) break;
3576       if (check_multdiv(j, &known_cycles))
3577         break;
3578       if (is_mflohi(j))
3579         // already handled by this op
3580         return;
3581       if (dops[j].bt || (j > 0 && ccadj[j - 1] > ccadj[j]))
3582         break;
3583     }
3584     j = max(j, 0);
3585   }
3586   if (known_cycles > 0) {
3587     known_cycles -= ccadj[i] - ccadj[j];
3588     assem_debug("; muldiv stall resolved %d\n", known_cycles);
3589     if (known_cycles > 0)
3590       emit_addimm(HOST_CCREG, known_cycles, HOST_CCREG);
3591     return;
3592   }
3593   assem_debug("; muldiv stall unresolved\n");
3594   host_tempreg_acquire();
3595   emit_readword(&psxRegs.muldivBusyCycle, rtmp);
3596   emit_addimm(rtmp, -ccadj[i], rtmp);
3597   emit_sub(rtmp, HOST_CCREG, HOST_TEMPREG);
3598   emit_cmpimm(HOST_TEMPREG, 37);
3599   emit_cmovb_reg(rtmp, HOST_CCREG);
3600   //emit_log_gte_stall(i, 0, reglist);
3601   host_tempreg_release();
3602 }
3603
3604 static void cop2_get_dreg(u_int copr,signed char tl,signed char temp)
3605 {
3606   switch (copr) {
3607     case 1:
3608     case 3:
3609     case 5:
3610     case 8:
3611     case 9:
3612     case 10:
3613     case 11:
3614       emit_readword(&reg_cop2d[copr],tl);
3615       emit_signextend16(tl,tl);
3616       emit_writeword(tl,&reg_cop2d[copr]); // hmh
3617       break;
3618     case 7:
3619     case 16:
3620     case 17:
3621     case 18:
3622     case 19:
3623       emit_readword(&reg_cop2d[copr],tl);
3624       emit_andimm(tl,0xffff,tl);
3625       emit_writeword(tl,&reg_cop2d[copr]);
3626       break;
3627     case 15:
3628       emit_readword(&reg_cop2d[14],tl); // SXY2
3629       emit_writeword(tl,&reg_cop2d[copr]);
3630       break;
3631     case 28:
3632     case 29:
3633       c2op_mfc2_29_assemble(tl,temp);
3634       break;
3635     default:
3636       emit_readword(&reg_cop2d[copr],tl);
3637       break;
3638   }
3639 }
3640
3641 static void cop2_put_dreg(u_int copr,signed char sl,signed char temp)
3642 {
3643   switch (copr) {
3644     case 15:
3645       emit_readword(&reg_cop2d[13],temp);  // SXY1
3646       emit_writeword(sl,&reg_cop2d[copr]);
3647       emit_writeword(temp,&reg_cop2d[12]); // SXY0
3648       emit_readword(&reg_cop2d[14],temp);  // SXY2
3649       emit_writeword(sl,&reg_cop2d[14]);
3650       emit_writeword(temp,&reg_cop2d[13]); // SXY1
3651       break;
3652     case 28:
3653       emit_andimm(sl,0x001f,temp);
3654       emit_shlimm(temp,7,temp);
3655       emit_writeword(temp,&reg_cop2d[9]);
3656       emit_andimm(sl,0x03e0,temp);
3657       emit_shlimm(temp,2,temp);
3658       emit_writeword(temp,&reg_cop2d[10]);
3659       emit_andimm(sl,0x7c00,temp);
3660       emit_shrimm(temp,3,temp);
3661       emit_writeword(temp,&reg_cop2d[11]);
3662       emit_writeword(sl,&reg_cop2d[28]);
3663       break;
3664     case 30:
3665       emit_xorsar_imm(sl,sl,31,temp);
3666 #if defined(HAVE_ARMV5) || defined(__aarch64__)
3667       emit_clz(temp,temp);
3668 #else
3669       emit_movs(temp,HOST_TEMPREG);
3670       emit_movimm(0,temp);
3671       emit_jeq((int)out+4*4);
3672       emit_addpl_imm(temp,1,temp);
3673       emit_lslpls_imm(HOST_TEMPREG,1,HOST_TEMPREG);
3674       emit_jns((int)out-2*4);
3675 #endif
3676       emit_writeword(sl,&reg_cop2d[30]);
3677       emit_writeword(temp,&reg_cop2d[31]);
3678       break;
3679     case 31:
3680       break;
3681     default:
3682       emit_writeword(sl,&reg_cop2d[copr]);
3683       break;
3684   }
3685 }
3686
3687 static void c2ls_assemble(int i, const struct regstat *i_regs, int ccadj_)
3688 {
3689   int s,tl;
3690   int ar;
3691   int offset;
3692   int memtarget=0,c=0;
3693   void *jaddr2=NULL;
3694   enum stub_type type;
3695   int agr=AGEN1+(i&1);
3696   int offset_reg = -1;
3697   int fastio_reg_override = -1;
3698   u_int reglist=get_host_reglist(i_regs->regmap);
3699   u_int copr=(source[i]>>16)&0x1f;
3700   s=get_reg(i_regs->regmap,dops[i].rs1);
3701   tl=get_reg(i_regs->regmap,FTEMP);
3702   offset=imm[i];
3703   assert(dops[i].rs1>0);
3704   assert(tl>=0);
3705
3706   if(i_regs->regmap[HOST_CCREG]==CCREG)
3707     reglist&=~(1<<HOST_CCREG);
3708
3709   // get the address
3710   if (dops[i].opcode==0x3a) { // SWC2
3711     ar=get_reg(i_regs->regmap,agr);
3712     if(ar<0) ar=get_reg(i_regs->regmap,-1);
3713     reglist|=1<<ar;
3714   } else { // LWC2
3715     ar=tl;
3716   }
3717   if(s>=0) c=(i_regs->wasconst>>s)&1;
3718   memtarget=c&&(((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE);
3719   if (!offset&&!c&&s>=0) ar=s;
3720   assert(ar>=0);
3721
3722   cop2_do_stall_check(0, i, i_regs, reglist);
3723
3724   if (dops[i].opcode==0x3a) { // SWC2
3725     cop2_get_dreg(copr,tl,-1);
3726     type=STOREW_STUB;
3727   }
3728   else
3729     type=LOADW_STUB;
3730
3731   if(c&&!memtarget) {
3732     jaddr2=out;
3733     emit_jmp(0); // inline_readstub/inline_writestub?
3734   }
3735   else {
3736     if(!c) {
3737       jaddr2 = emit_fastpath_cmp_jump(i, i_regs, ar,
3738                 &offset_reg, &fastio_reg_override);
3739     }
3740     else if (ram_offset && memtarget) {
3741       offset_reg = get_ro_reg(i_regs, 0);
3742     }
3743     switch (dops[i].opcode) {
3744     case 0x32: { // LWC2
3745       int a = ar;
3746       if (fastio_reg_override >= 0)
3747         a = fastio_reg_override;
3748       do_load_word(a, tl, offset_reg);
3749       break;
3750     }
3751     case 0x3a: { // SWC2
3752       #ifdef DESTRUCTIVE_SHIFT
3753       if(!offset&&!c&&s>=0) emit_mov(s,ar);
3754       #endif
3755       int a = ar;
3756       if (fastio_reg_override >= 0)
3757         a = fastio_reg_override;
3758       do_store_word(a, 0, tl, offset_reg, 1);
3759       break;
3760     }
3761     default:
3762       assert(0);
3763     }
3764   }
3765   if (fastio_reg_override == HOST_TEMPREG || offset_reg == HOST_TEMPREG)
3766     host_tempreg_release();
3767   if(jaddr2)
3768     add_stub_r(type,jaddr2,out,i,ar,i_regs,ccadj_,reglist);
3769   if(dops[i].opcode==0x3a) // SWC2
3770   if(!(i_regs->waswritten&(1<<dops[i].rs1)) && !HACK_ENABLED(NDHACK_NO_SMC_CHECK)) {
3771 #if defined(HOST_IMM8)
3772     int ir=get_reg(i_regs->regmap,INVCP);
3773     assert(ir>=0);
3774     emit_cmpmem_indexedsr12_reg(ir,ar,1);
3775 #else
3776     emit_cmpmem_indexedsr12_imm(invalid_code,ar,1);
3777 #endif
3778     #if defined(HAVE_CONDITIONAL_CALL) && !defined(DESTRUCTIVE_SHIFT)
3779     emit_callne(invalidate_addr_reg[ar]);
3780     #else
3781     void *jaddr3 = out;
3782     emit_jne(0);
3783     add_stub(INVCODE_STUB,jaddr3,out,reglist|(1<<HOST_CCREG),ar,0,0,0);
3784     #endif
3785   }
3786   if (dops[i].opcode==0x32) { // LWC2
3787     host_tempreg_acquire();
3788     cop2_put_dreg(copr,tl,HOST_TEMPREG);
3789     host_tempreg_release();
3790   }
3791 }
3792
3793 static void cop2_assemble(int i, const struct regstat *i_regs)
3794 {
3795   u_int copr = (source[i]>>11) & 0x1f;
3796   signed char temp = get_reg(i_regs->regmap, -1);
3797
3798   if (!HACK_ENABLED(NDHACK_NO_STALLS)) {
3799     u_int reglist = reglist_exclude(get_host_reglist(i_regs->regmap), temp, -1);
3800     if (dops[i].opcode2 == 0 || dops[i].opcode2 == 2) { // MFC2/CFC2
3801       signed char tl = get_reg(i_regs->regmap, dops[i].rt1);
3802       reglist = reglist_exclude(reglist, tl, -1);
3803     }
3804     cop2_do_stall_check(0, i, i_regs, reglist);
3805   }
3806   if (dops[i].opcode2==0) { // MFC2
3807     signed char tl=get_reg(i_regs->regmap,dops[i].rt1);
3808     if(tl>=0&&dops[i].rt1!=0)
3809       cop2_get_dreg(copr,tl,temp);
3810   }
3811   else if (dops[i].opcode2==4) { // MTC2
3812     signed char sl=get_reg(i_regs->regmap,dops[i].rs1);
3813     cop2_put_dreg(copr,sl,temp);
3814   }
3815   else if (dops[i].opcode2==2) // CFC2
3816   {
3817     signed char tl=get_reg(i_regs->regmap,dops[i].rt1);
3818     if(tl>=0&&dops[i].rt1!=0)
3819       emit_readword(&reg_cop2c[copr],tl);
3820   }
3821   else if (dops[i].opcode2==6) // CTC2
3822   {
3823     signed char sl=get_reg(i_regs->regmap,dops[i].rs1);
3824     switch(copr) {
3825       case 4:
3826       case 12:
3827       case 20:
3828       case 26:
3829       case 27:
3830       case 29:
3831       case 30:
3832         emit_signextend16(sl,temp);
3833         break;
3834       case 31:
3835         c2op_ctc2_31_assemble(sl,temp);
3836         break;
3837       default:
3838         temp=sl;
3839         break;
3840     }
3841     emit_writeword(temp,&reg_cop2c[copr]);
3842     assert(sl>=0);
3843   }
3844 }
3845
3846 static void do_unalignedwritestub(int n)
3847 {
3848   assem_debug("do_unalignedwritestub %x\n",start+stubs[n].a*4);
3849   literal_pool(256);
3850   set_jump_target(stubs[n].addr, out);
3851
3852   int i=stubs[n].a;
3853   struct regstat *i_regs=(struct regstat *)stubs[n].c;
3854   int addr=stubs[n].b;
3855   u_int reglist=stubs[n].e;
3856   signed char *i_regmap=i_regs->regmap;
3857   int temp2=get_reg(i_regmap,FTEMP);
3858   int rt;
3859   rt=get_reg(i_regmap,dops[i].rs2);
3860   assert(rt>=0);
3861   assert(addr>=0);
3862   assert(dops[i].opcode==0x2a||dops[i].opcode==0x2e); // SWL/SWR only implemented
3863   reglist|=(1<<addr);
3864   reglist&=~(1<<temp2);
3865
3866   // don't bother with it and call write handler
3867   save_regs(reglist);
3868   pass_args(addr,rt);
3869   int cc=get_reg(i_regmap,CCREG);
3870   if(cc<0)
3871     emit_loadreg(CCREG,2);
3872   emit_addimm(cc<0?2:cc,(int)stubs[n].d+1,2);
3873   emit_far_call((dops[i].opcode==0x2a?jump_handle_swl:jump_handle_swr));
3874   emit_addimm(0,-((int)stubs[n].d+1),cc<0?2:cc);
3875   if(cc<0)
3876     emit_storereg(CCREG,2);
3877   restore_regs(reglist);
3878   emit_jmp(stubs[n].retaddr); // return address
3879 }
3880
3881 #ifndef multdiv_assemble
3882 void multdiv_assemble(int i,struct regstat *i_regs)
3883 {
3884   printf("Need multdiv_assemble for this architecture.\n");
3885   abort();
3886 }
3887 #endif
3888
3889 static void mov_assemble(int i, const struct regstat *i_regs)
3890 {
3891   //if(dops[i].opcode2==0x10||dops[i].opcode2==0x12) { // MFHI/MFLO
3892   //if(dops[i].opcode2==0x11||dops[i].opcode2==0x13) { // MTHI/MTLO
3893   if(dops[i].rt1) {
3894     signed char sl,tl;
3895     tl=get_reg(i_regs->regmap,dops[i].rt1);
3896     //assert(tl>=0);
3897     if(tl>=0) {
3898       sl=get_reg(i_regs->regmap,dops[i].rs1);
3899       if(sl>=0) emit_mov(sl,tl);
3900       else emit_loadreg(dops[i].rs1,tl);
3901     }
3902   }
3903   if (dops[i].rs1 == HIREG || dops[i].rs1 == LOREG) // MFHI/MFLO
3904     multdiv_do_stall(i, i_regs);
3905 }
3906
3907 // call interpreter, exception handler, things that change pc/regs/cycles ...
3908 static void call_c_cpu_handler(int i, const struct regstat *i_regs, int ccadj_, u_int pc, void *func)
3909 {
3910   signed char ccreg=get_reg(i_regs->regmap,CCREG);
3911   assert(ccreg==HOST_CCREG);
3912   assert(!is_delayslot);
3913   (void)ccreg;
3914
3915   emit_movimm(pc,3); // Get PC
3916   emit_readword(&last_count,2);
3917   emit_writeword(3,&psxRegs.pc);
3918   emit_addimm(HOST_CCREG,ccadj_,HOST_CCREG);
3919   emit_add(2,HOST_CCREG,2);
3920   emit_writeword(2,&psxRegs.cycle);
3921   emit_far_call(func);
3922   emit_far_jump(jump_to_new_pc);
3923 }
3924
3925 static void syscall_assemble(int i, const struct regstat *i_regs, int ccadj_)
3926 {
3927   emit_movimm(0x20,0); // cause code
3928   emit_movimm(0,1);    // not in delay slot
3929   call_c_cpu_handler(i, i_regs, ccadj_, start+i*4, psxException);
3930 }
3931
3932 static void hlecall_assemble(int i, const struct regstat *i_regs, int ccadj_)
3933 {
3934   void *hlefunc = psxNULL;
3935   uint32_t hleCode = source[i] & 0x03ffffff;
3936   if (hleCode < ARRAY_SIZE(psxHLEt))
3937     hlefunc = psxHLEt[hleCode];
3938
3939   call_c_cpu_handler(i, i_regs, ccadj_, start + i*4+4, hlefunc);
3940 }
3941
3942 static void intcall_assemble(int i, const struct regstat *i_regs, int ccadj_)
3943 {
3944   call_c_cpu_handler(i, i_regs, ccadj_, start + i*4, execI);
3945 }
3946
3947 static void speculate_mov(int rs,int rt)
3948 {
3949   if(rt!=0) {
3950     smrv_strong_next|=1<<rt;
3951     smrv[rt]=smrv[rs];
3952   }
3953 }
3954
3955 static void speculate_mov_weak(int rs,int rt)
3956 {
3957   if(rt!=0) {
3958     smrv_weak_next|=1<<rt;
3959     smrv[rt]=smrv[rs];
3960   }
3961 }
3962
3963 static void speculate_register_values(int i)
3964 {
3965   if(i==0) {
3966     memcpy(smrv,psxRegs.GPR.r,sizeof(smrv));
3967     // gp,sp are likely to stay the same throughout the block
3968     smrv_strong_next=(1<<28)|(1<<29)|(1<<30);
3969     smrv_weak_next=~smrv_strong_next;
3970     //printf(" llr %08x\n", smrv[4]);
3971   }
3972   smrv_strong=smrv_strong_next;
3973   smrv_weak=smrv_weak_next;
3974   switch(dops[i].itype) {
3975     case ALU:
3976       if     ((smrv_strong>>dops[i].rs1)&1) speculate_mov(dops[i].rs1,dops[i].rt1);
3977       else if((smrv_strong>>dops[i].rs2)&1) speculate_mov(dops[i].rs2,dops[i].rt1);
3978       else if((smrv_weak>>dops[i].rs1)&1) speculate_mov_weak(dops[i].rs1,dops[i].rt1);
3979       else if((smrv_weak>>dops[i].rs2)&1) speculate_mov_weak(dops[i].rs2,dops[i].rt1);
3980       else {
3981         smrv_strong_next&=~(1<<dops[i].rt1);
3982         smrv_weak_next&=~(1<<dops[i].rt1);
3983       }
3984       break;
3985     case SHIFTIMM:
3986       smrv_strong_next&=~(1<<dops[i].rt1);
3987       smrv_weak_next&=~(1<<dops[i].rt1);
3988       // fallthrough
3989     case IMM16:
3990       if(dops[i].rt1&&is_const(&regs[i],dops[i].rt1)) {
3991         int value,hr=get_reg(regs[i].regmap,dops[i].rt1);
3992         if(hr>=0) {
3993           if(get_final_value(hr,i,&value))
3994                smrv[dops[i].rt1]=value;
3995           else smrv[dops[i].rt1]=constmap[i][hr];
3996           smrv_strong_next|=1<<dops[i].rt1;
3997         }
3998       }
3999       else {
4000         if     ((smrv_strong>>dops[i].rs1)&1) speculate_mov(dops[i].rs1,dops[i].rt1);
4001         else if((smrv_weak>>dops[i].rs1)&1) speculate_mov_weak(dops[i].rs1,dops[i].rt1);
4002       }
4003       break;
4004     case LOAD:
4005       if(start<0x2000&&(dops[i].rt1==26||(smrv[dops[i].rt1]>>24)==0xa0)) {
4006         // special case for BIOS
4007         smrv[dops[i].rt1]=0xa0000000;
4008         smrv_strong_next|=1<<dops[i].rt1;
4009         break;
4010       }
4011       // fallthrough
4012     case SHIFT:
4013     case LOADLR:
4014     case MOV:
4015       smrv_strong_next&=~(1<<dops[i].rt1);
4016       smrv_weak_next&=~(1<<dops[i].rt1);
4017       break;
4018     case COP0:
4019     case COP2:
4020       if(dops[i].opcode2==0||dops[i].opcode2==2) { // MFC/CFC
4021         smrv_strong_next&=~(1<<dops[i].rt1);
4022         smrv_weak_next&=~(1<<dops[i].rt1);
4023       }
4024       break;
4025     case C2LS:
4026       if (dops[i].opcode==0x32) { // LWC2
4027         smrv_strong_next&=~(1<<dops[i].rt1);
4028         smrv_weak_next&=~(1<<dops[i].rt1);
4029       }
4030       break;
4031   }
4032 #if 0
4033   int r=4;
4034   printf("x %08x %08x %d %d c %08x %08x\n",smrv[r],start+i*4,
4035     ((smrv_strong>>r)&1),(smrv_weak>>r)&1,regs[i].isconst,regs[i].wasconst);
4036 #endif
4037 }
4038
4039 static void ujump_assemble(int i, const struct regstat *i_regs);
4040 static void rjump_assemble(int i, const struct regstat *i_regs);
4041 static void cjump_assemble(int i, const struct regstat *i_regs);
4042 static void sjump_assemble(int i, const struct regstat *i_regs);
4043 static void pagespan_assemble(int i, const struct regstat *i_regs);
4044
4045 static int assemble(int i, const struct regstat *i_regs, int ccadj_)
4046 {
4047   int ds = 0;
4048   switch (dops[i].itype) {
4049     case ALU:
4050       alu_assemble(i, i_regs);
4051       break;
4052     case IMM16:
4053       imm16_assemble(i, i_regs);
4054       break;
4055     case SHIFT:
4056       shift_assemble(i, i_regs);
4057       break;
4058     case SHIFTIMM:
4059       shiftimm_assemble(i, i_regs);
4060       break;
4061     case LOAD:
4062       load_assemble(i, i_regs, ccadj_);
4063       break;
4064     case LOADLR:
4065       loadlr_assemble(i, i_regs, ccadj_);
4066       break;
4067     case STORE:
4068       store_assemble(i, i_regs, ccadj_);
4069       break;
4070     case STORELR:
4071       storelr_assemble(i, i_regs, ccadj_);
4072       break;
4073     case COP0:
4074       cop0_assemble(i, i_regs, ccadj_);
4075       break;
4076     case COP1:
4077       cop1_assemble(i, i_regs);
4078       break;
4079     case C1LS:
4080       c1ls_assemble(i, i_regs);
4081       break;
4082     case COP2:
4083       cop2_assemble(i, i_regs);
4084       break;
4085     case C2LS:
4086       c2ls_assemble(i, i_regs, ccadj_);
4087       break;
4088     case C2OP:
4089       c2op_assemble(i, i_regs);
4090       break;
4091     case MULTDIV:
4092       multdiv_assemble(i, i_regs);
4093       multdiv_prepare_stall(i, i_regs, ccadj_);
4094       break;
4095     case MOV:
4096       mov_assemble(i, i_regs);
4097       break;
4098     case SYSCALL:
4099       syscall_assemble(i, i_regs, ccadj_);
4100       break;
4101     case HLECALL:
4102       hlecall_assemble(i, i_regs, ccadj_);
4103       break;
4104     case INTCALL:
4105       intcall_assemble(i, i_regs, ccadj_);
4106       break;
4107     case UJUMP:
4108       ujump_assemble(i, i_regs);
4109       ds = 1;
4110       break;
4111     case RJUMP:
4112       rjump_assemble(i, i_regs);
4113       ds = 1;
4114       break;
4115     case CJUMP:
4116       cjump_assemble(i, i_regs);
4117       ds = 1;
4118       break;
4119     case SJUMP:
4120       sjump_assemble(i, i_regs);
4121       ds = 1;
4122       break;
4123     case SPAN:
4124       pagespan_assemble(i, i_regs);
4125       break;
4126     case OTHER:
4127     case NI:
4128       // not handled, just skip
4129       break;
4130     default:
4131       assert(0);
4132   }
4133   return ds;
4134 }
4135
4136 static void ds_assemble(int i, const struct regstat *i_regs)
4137 {
4138   speculate_register_values(i);
4139   is_delayslot = 1;
4140   switch (dops[i].itype) {
4141     case SYSCALL:
4142     case HLECALL:
4143     case INTCALL:
4144     case SPAN:
4145     case UJUMP:
4146     case RJUMP:
4147     case CJUMP:
4148     case SJUMP:
4149       SysPrintf("Jump in the delay slot.  This is probably a bug.\n");
4150       break;
4151     default:
4152       assemble(i, i_regs, ccadj[i]);
4153   }
4154   is_delayslot = 0;
4155 }
4156
4157 // Is the branch target a valid internal jump?
4158 static int internal_branch(int addr)
4159 {
4160   if(addr&1) return 0; // Indirect (register) jump
4161   if(addr>=start && addr<start+slen*4-4)
4162   {
4163     return 1;
4164   }
4165   return 0;
4166 }
4167
4168 static void wb_invalidate(signed char pre[],signed char entry[],uint64_t dirty,uint64_t u)
4169 {
4170   int hr;
4171   for(hr=0;hr<HOST_REGS;hr++) {
4172     if(hr!=EXCLUDE_REG) {
4173       if(pre[hr]!=entry[hr]) {
4174         if(pre[hr]>=0) {
4175           if((dirty>>hr)&1) {
4176             if(get_reg(entry,pre[hr])<0) {
4177               assert(pre[hr]<64);
4178               if(!((u>>pre[hr])&1))
4179                 emit_storereg(pre[hr],hr);
4180             }
4181           }
4182         }
4183       }
4184     }
4185   }
4186   // Move from one register to another (no writeback)
4187   for(hr=0;hr<HOST_REGS;hr++) {
4188     if(hr!=EXCLUDE_REG) {
4189       if(pre[hr]!=entry[hr]) {
4190         if(pre[hr]>=0&&(pre[hr]&63)<TEMPREG) {
4191           int nr;
4192           if((nr=get_reg(entry,pre[hr]))>=0) {
4193             emit_mov(hr,nr);
4194           }
4195         }
4196       }
4197     }
4198   }
4199 }
4200
4201 // Load the specified registers
4202 // This only loads the registers given as arguments because
4203 // we don't want to load things that will be overwritten
4204 static void load_regs(signed char entry[],signed char regmap[],int rs1,int rs2)
4205 {
4206   int hr;
4207   // Load 32-bit regs
4208   for(hr=0;hr<HOST_REGS;hr++) {
4209     if(hr!=EXCLUDE_REG&&regmap[hr]>=0) {
4210       if(entry[hr]!=regmap[hr]) {
4211         if(regmap[hr]==rs1||regmap[hr]==rs2)
4212         {
4213           if(regmap[hr]==0) {
4214             emit_zeroreg(hr);
4215           }
4216           else
4217           {
4218             emit_loadreg(regmap[hr],hr);
4219           }
4220         }
4221       }
4222     }
4223   }
4224 }
4225
4226 // Load registers prior to the start of a loop
4227 // so that they are not loaded within the loop
4228 static void loop_preload(signed char pre[],signed char entry[])
4229 {
4230   int hr;
4231   for(hr=0;hr<HOST_REGS;hr++) {
4232     if(hr!=EXCLUDE_REG) {
4233       if(pre[hr]!=entry[hr]) {
4234         if(entry[hr]>=0) {
4235           if(get_reg(pre,entry[hr])<0) {
4236             assem_debug("loop preload:\n");
4237             //printf("loop preload: %d\n",hr);
4238             if(entry[hr]==0) {
4239               emit_zeroreg(hr);
4240             }
4241             else if(entry[hr]<TEMPREG)
4242             {
4243               emit_loadreg(entry[hr],hr);
4244             }
4245             else if(entry[hr]-64<TEMPREG)
4246             {
4247               emit_loadreg(entry[hr],hr);
4248             }
4249           }
4250         }
4251       }
4252     }
4253   }
4254 }
4255
4256 // Generate address for load/store instruction
4257 // goes to AGEN for writes, FTEMP for LOADLR and cop1/2 loads
4258 void address_generation(int i, const struct regstat *i_regs, signed char entry[])
4259 {
4260   if (dops[i].is_load || dops[i].is_store) {
4261     int ra=-1;
4262     int agr=AGEN1+(i&1);
4263     if(dops[i].itype==LOAD) {
4264       ra=get_reg(i_regs->regmap,dops[i].rt1);
4265       if(ra<0) ra=get_reg(i_regs->regmap,-1);
4266       assert(ra>=0);
4267     }
4268     if(dops[i].itype==LOADLR) {
4269       ra=get_reg(i_regs->regmap,FTEMP);
4270     }
4271     if(dops[i].itype==STORE||dops[i].itype==STORELR) {
4272       ra=get_reg(i_regs->regmap,agr);
4273       if(ra<0) ra=get_reg(i_regs->regmap,-1);
4274     }
4275     if(dops[i].itype==C2LS) {
4276       if ((dops[i].opcode&0x3b)==0x31||(dops[i].opcode&0x3b)==0x32) // LWC1/LDC1/LWC2/LDC2
4277         ra=get_reg(i_regs->regmap,FTEMP);
4278       else { // SWC1/SDC1/SWC2/SDC2
4279         ra=get_reg(i_regs->regmap,agr);
4280         if(ra<0) ra=get_reg(i_regs->regmap,-1);
4281       }
4282     }
4283     int rs=get_reg(i_regs->regmap,dops[i].rs1);
4284     if(ra>=0) {
4285       int offset=imm[i];
4286       int c=(i_regs->wasconst>>rs)&1;
4287       if(dops[i].rs1==0) {
4288         // Using r0 as a base address
4289         if(!entry||entry[ra]!=agr) {
4290           if (dops[i].opcode==0x22||dops[i].opcode==0x26) {
4291             emit_movimm(offset&0xFFFFFFFC,ra); // LWL/LWR
4292           }else if (dops[i].opcode==0x1a||dops[i].opcode==0x1b) {
4293             emit_movimm(offset&0xFFFFFFF8,ra); // LDL/LDR
4294           }else{
4295             emit_movimm(offset,ra);
4296           }
4297         } // else did it in the previous cycle
4298       }
4299       else if(rs<0) {
4300         if(!entry||entry[ra]!=dops[i].rs1)
4301           emit_loadreg(dops[i].rs1,ra);
4302         //if(!entry||entry[ra]!=dops[i].rs1)
4303         //  printf("poor load scheduling!\n");
4304       }
4305       else if(c) {
4306         if(dops[i].rs1!=dops[i].rt1||dops[i].itype!=LOAD) {
4307           if(!entry||entry[ra]!=agr) {
4308             if (dops[i].opcode==0x22||dops[i].opcode==0x26) {
4309               emit_movimm((constmap[i][rs]+offset)&0xFFFFFFFC,ra); // LWL/LWR
4310             }else if (dops[i].opcode==0x1a||dops[i].opcode==0x1b) {
4311               emit_movimm((constmap[i][rs]+offset)&0xFFFFFFF8,ra); // LDL/LDR
4312             }else{
4313               emit_movimm(constmap[i][rs]+offset,ra);
4314               regs[i].loadedconst|=1<<ra;
4315             }
4316           } // else did it in the previous cycle
4317         } // else load_consts already did it
4318       }
4319       if(offset&&!c&&dops[i].rs1) {
4320         if(rs>=0) {
4321           emit_addimm(rs,offset,ra);
4322         }else{
4323           emit_addimm(ra,offset,ra);
4324         }
4325       }
4326     }
4327   }
4328   // Preload constants for next instruction
4329   if (dops[i+1].is_load || dops[i+1].is_store) {
4330     int agr,ra;
4331     // Actual address
4332     agr=AGEN1+((i+1)&1);
4333     ra=get_reg(i_regs->regmap,agr);
4334     if(ra>=0) {
4335       int rs=get_reg(regs[i+1].regmap,dops[i+1].rs1);
4336       int offset=imm[i+1];
4337       int c=(regs[i+1].wasconst>>rs)&1;
4338       if(c&&(dops[i+1].rs1!=dops[i+1].rt1||dops[i+1].itype!=LOAD)) {
4339         if (dops[i+1].opcode==0x22||dops[i+1].opcode==0x26) {
4340           emit_movimm((constmap[i+1][rs]+offset)&0xFFFFFFFC,ra); // LWL/LWR
4341         }else if (dops[i+1].opcode==0x1a||dops[i+1].opcode==0x1b) {
4342           emit_movimm((constmap[i+1][rs]+offset)&0xFFFFFFF8,ra); // LDL/LDR
4343         }else{
4344           emit_movimm(constmap[i+1][rs]+offset,ra);
4345           regs[i+1].loadedconst|=1<<ra;
4346         }
4347       }
4348       else if(dops[i+1].rs1==0) {
4349         // Using r0 as a base address
4350         if (dops[i+1].opcode==0x22||dops[i+1].opcode==0x26) {
4351           emit_movimm(offset&0xFFFFFFFC,ra); // LWL/LWR
4352         }else if (dops[i+1].opcode==0x1a||dops[i+1].opcode==0x1b) {
4353           emit_movimm(offset&0xFFFFFFF8,ra); // LDL/LDR
4354         }else{
4355           emit_movimm(offset,ra);
4356         }
4357       }
4358     }
4359   }
4360 }
4361
4362 static int get_final_value(int hr, int i, int *value)
4363 {
4364   int reg=regs[i].regmap[hr];
4365   while(i<slen-1) {
4366     if(regs[i+1].regmap[hr]!=reg) break;
4367     if(!((regs[i+1].isconst>>hr)&1)) break;
4368     if(dops[i+1].bt) break;
4369     i++;
4370   }
4371   if(i<slen-1) {
4372     if (dops[i].is_jump) {
4373       *value=constmap[i][hr];
4374       return 1;
4375     }
4376     if(!dops[i+1].bt) {
4377       if (dops[i+1].is_jump) {
4378         // Load in delay slot, out-of-order execution
4379         if(dops[i+2].itype==LOAD&&dops[i+2].rs1==reg&&dops[i+2].rt1==reg&&((regs[i+1].wasconst>>hr)&1))
4380         {
4381           // Precompute load address
4382           *value=constmap[i][hr]+imm[i+2];
4383           return 1;
4384         }
4385       }
4386       if(dops[i+1].itype==LOAD&&dops[i+1].rs1==reg&&dops[i+1].rt1==reg)
4387       {
4388         // Precompute load address
4389         *value=constmap[i][hr]+imm[i+1];
4390         //printf("c=%x imm=%lx\n",(long)constmap[i][hr],imm[i+1]);
4391         return 1;
4392       }
4393     }
4394   }
4395   *value=constmap[i][hr];
4396   //printf("c=%lx\n",(long)constmap[i][hr]);
4397   if(i==slen-1) return 1;
4398   assert(reg < 64);
4399   return !((unneeded_reg[i+1]>>reg)&1);
4400 }
4401
4402 // Load registers with known constants
4403 static void load_consts(signed char pre[],signed char regmap[],int i)
4404 {
4405   int hr,hr2;
4406   // propagate loaded constant flags
4407   if(i==0||dops[i].bt)
4408     regs[i].loadedconst=0;
4409   else {
4410     for(hr=0;hr<HOST_REGS;hr++) {
4411       if(hr!=EXCLUDE_REG&&regmap[hr]>=0&&((regs[i-1].isconst>>hr)&1)&&pre[hr]==regmap[hr]
4412          &&regmap[hr]==regs[i-1].regmap[hr]&&((regs[i-1].loadedconst>>hr)&1))
4413       {
4414         regs[i].loadedconst|=1<<hr;
4415       }
4416     }
4417   }
4418   // Load 32-bit regs
4419   for(hr=0;hr<HOST_REGS;hr++) {
4420     if(hr!=EXCLUDE_REG&&regmap[hr]>=0) {
4421       //if(entry[hr]!=regmap[hr]) {
4422       if(!((regs[i].loadedconst>>hr)&1)) {
4423         assert(regmap[hr]<64);
4424         if(((regs[i].isconst>>hr)&1)&&regmap[hr]>0) {
4425           int value,similar=0;
4426           if(get_final_value(hr,i,&value)) {
4427             // see if some other register has similar value
4428             for(hr2=0;hr2<HOST_REGS;hr2++) {
4429               if(hr2!=EXCLUDE_REG&&((regs[i].loadedconst>>hr2)&1)) {
4430                 if(is_similar_value(value,constmap[i][hr2])) {
4431                   similar=1;
4432                   break;
4433                 }
4434               }
4435             }
4436             if(similar) {
4437               int value2;
4438               if(get_final_value(hr2,i,&value2)) // is this needed?
4439                 emit_movimm_from(value2,hr2,value,hr);
4440               else
4441                 emit_movimm(value,hr);
4442             }
4443             else if(value==0) {
4444               emit_zeroreg(hr);
4445             }
4446             else {
4447               emit_movimm(value,hr);
4448             }
4449           }
4450           regs[i].loadedconst|=1<<hr;
4451         }
4452       }
4453     }
4454   }
4455 }
4456
4457 static void load_all_consts(const signed char regmap[], u_int dirty, int i)
4458 {
4459   int hr;
4460   // Load 32-bit regs
4461   for(hr=0;hr<HOST_REGS;hr++) {
4462     if(hr!=EXCLUDE_REG&&regmap[hr]>=0&&((dirty>>hr)&1)) {
4463       assert(regmap[hr] < 64);
4464       if(((regs[i].isconst>>hr)&1)&&regmap[hr]>0) {
4465         int value=constmap[i][hr];
4466         if(value==0) {
4467           emit_zeroreg(hr);
4468         }
4469         else {
4470           emit_movimm(value,hr);
4471         }
4472       }
4473     }
4474   }
4475 }
4476
4477 // Write out all dirty registers (except cycle count)
4478 static void wb_dirtys(const signed char i_regmap[], uint64_t i_dirty)
4479 {
4480   int hr;
4481   for(hr=0;hr<HOST_REGS;hr++) {
4482     if(hr!=EXCLUDE_REG) {
4483       if(i_regmap[hr]>0) {
4484         if(i_regmap[hr]!=CCREG) {
4485           if((i_dirty>>hr)&1) {
4486             assert(i_regmap[hr]<64);
4487             emit_storereg(i_regmap[hr],hr);
4488           }
4489         }
4490       }
4491     }
4492   }
4493 }
4494
4495 // Write out dirty registers that we need to reload (pair with load_needed_regs)
4496 // This writes the registers not written by store_regs_bt
4497 static void wb_needed_dirtys(const signed char i_regmap[], uint64_t i_dirty, int addr)
4498 {
4499   int hr;
4500   int t=(addr-start)>>2;
4501   for(hr=0;hr<HOST_REGS;hr++) {
4502     if(hr!=EXCLUDE_REG) {
4503       if(i_regmap[hr]>0) {
4504         if(i_regmap[hr]!=CCREG) {
4505           if(i_regmap[hr]==regs[t].regmap_entry[hr] && ((regs[t].dirty>>hr)&1)) {
4506             if((i_dirty>>hr)&1) {
4507               assert(i_regmap[hr]<64);
4508               emit_storereg(i_regmap[hr],hr);
4509             }
4510           }
4511         }
4512       }
4513     }
4514   }
4515 }
4516
4517 // Load all registers (except cycle count)
4518 static void load_all_regs(const signed char i_regmap[])
4519 {
4520   int hr;
4521   for(hr=0;hr<HOST_REGS;hr++) {
4522     if(hr!=EXCLUDE_REG) {
4523       if(i_regmap[hr]==0) {
4524         emit_zeroreg(hr);
4525       }
4526       else
4527       if(i_regmap[hr]>0 && (i_regmap[hr]&63)<TEMPREG && i_regmap[hr]!=CCREG)
4528       {
4529         emit_loadreg(i_regmap[hr],hr);
4530       }
4531     }
4532   }
4533 }
4534
4535 // Load all current registers also needed by next instruction
4536 static void load_needed_regs(const signed char i_regmap[], const signed char next_regmap[])
4537 {
4538   int hr;
4539   for(hr=0;hr<HOST_REGS;hr++) {
4540     if(hr!=EXCLUDE_REG) {
4541       if(get_reg(next_regmap,i_regmap[hr])>=0) {
4542         if(i_regmap[hr]==0) {
4543           emit_zeroreg(hr);
4544         }
4545         else
4546         if(i_regmap[hr]>0 && (i_regmap[hr]&63)<TEMPREG && i_regmap[hr]!=CCREG)
4547         {
4548           emit_loadreg(i_regmap[hr],hr);
4549         }
4550       }
4551     }
4552   }
4553 }
4554
4555 // Load all regs, storing cycle count if necessary
4556 static void load_regs_entry(int t)
4557 {
4558   int hr;
4559   if(dops[t].is_ds) emit_addimm(HOST_CCREG,CLOCK_ADJUST(1),HOST_CCREG);
4560   else if(ccadj[t]) emit_addimm(HOST_CCREG,-ccadj[t],HOST_CCREG);
4561   if(regs[t].regmap_entry[HOST_CCREG]!=CCREG) {
4562     emit_storereg(CCREG,HOST_CCREG);
4563   }
4564   // Load 32-bit regs
4565   for(hr=0;hr<HOST_REGS;hr++) {
4566     if(regs[t].regmap_entry[hr]>=0&&regs[t].regmap_entry[hr]<TEMPREG) {
4567       if(regs[t].regmap_entry[hr]==0) {
4568         emit_zeroreg(hr);
4569       }
4570       else if(regs[t].regmap_entry[hr]!=CCREG)
4571       {
4572         emit_loadreg(regs[t].regmap_entry[hr],hr);
4573       }
4574     }
4575   }
4576 }
4577
4578 // Store dirty registers prior to branch
4579 void store_regs_bt(signed char i_regmap[],uint64_t i_dirty,int addr)
4580 {
4581   if(internal_branch(addr))
4582   {
4583     int t=(addr-start)>>2;
4584     int hr;
4585     for(hr=0;hr<HOST_REGS;hr++) {
4586       if(hr!=EXCLUDE_REG) {
4587         if(i_regmap[hr]>0 && i_regmap[hr]!=CCREG) {
4588           if(i_regmap[hr]!=regs[t].regmap_entry[hr] || !((regs[t].dirty>>hr)&1)) {
4589             if((i_dirty>>hr)&1) {
4590               assert(i_regmap[hr]<64);
4591               if(!((unneeded_reg[t]>>i_regmap[hr])&1))
4592                 emit_storereg(i_regmap[hr],hr);
4593             }
4594           }
4595         }
4596       }
4597     }
4598   }
4599   else
4600   {
4601     // Branch out of this block, write out all dirty regs
4602     wb_dirtys(i_regmap,i_dirty);
4603   }
4604 }
4605
4606 // Load all needed registers for branch target
4607 static void load_regs_bt(signed char i_regmap[],uint64_t i_dirty,int addr)
4608 {
4609   //if(addr>=start && addr<(start+slen*4))
4610   if(internal_branch(addr))
4611   {
4612     int t=(addr-start)>>2;
4613     int hr;
4614     // Store the cycle count before loading something else
4615     if(i_regmap[HOST_CCREG]!=CCREG) {
4616       assert(i_regmap[HOST_CCREG]==-1);
4617     }
4618     if(regs[t].regmap_entry[HOST_CCREG]!=CCREG) {
4619       emit_storereg(CCREG,HOST_CCREG);
4620     }
4621     // Load 32-bit regs
4622     for(hr=0;hr<HOST_REGS;hr++) {
4623       if(hr!=EXCLUDE_REG&&regs[t].regmap_entry[hr]>=0&&regs[t].regmap_entry[hr]<TEMPREG) {
4624         if(i_regmap[hr]!=regs[t].regmap_entry[hr]) {
4625           if(regs[t].regmap_entry[hr]==0) {
4626             emit_zeroreg(hr);
4627           }
4628           else if(regs[t].regmap_entry[hr]!=CCREG)
4629           {
4630             emit_loadreg(regs[t].regmap_entry[hr],hr);
4631           }
4632         }
4633       }
4634     }
4635   }
4636 }
4637
4638 static int match_bt(signed char i_regmap[],uint64_t i_dirty,int addr)
4639 {
4640   if(addr>=start && addr<start+slen*4-4)
4641   {
4642     int t=(addr-start)>>2;
4643     int hr;
4644     if(regs[t].regmap_entry[HOST_CCREG]!=CCREG) return 0;
4645     for(hr=0;hr<HOST_REGS;hr++)
4646     {
4647       if(hr!=EXCLUDE_REG)
4648       {
4649         if(i_regmap[hr]!=regs[t].regmap_entry[hr])
4650         {
4651           if(regs[t].regmap_entry[hr]>=0&&(regs[t].regmap_entry[hr]|64)<TEMPREG+64)
4652           {
4653             return 0;
4654           }
4655           else
4656           if((i_dirty>>hr)&1)
4657           {
4658             if(i_regmap[hr]<TEMPREG)
4659             {
4660               if(!((unneeded_reg[t]>>i_regmap[hr])&1))
4661                 return 0;
4662             }
4663             else if(i_regmap[hr]>=64&&i_regmap[hr]<TEMPREG+64)
4664             {
4665               assert(0);
4666             }
4667           }
4668         }
4669         else // Same register but is it 32-bit or dirty?
4670         if(i_regmap[hr]>=0)
4671         {
4672           if(!((regs[t].dirty>>hr)&1))
4673           {
4674             if((i_dirty>>hr)&1)
4675             {
4676               if(!((unneeded_reg[t]>>i_regmap[hr])&1))
4677               {
4678                 //printf("%x: dirty no match\n",addr);
4679                 return 0;
4680               }
4681             }
4682           }
4683         }
4684       }
4685     }
4686     // Delay slots are not valid branch targets
4687     //if(t>0&&(dops[t-1].is_jump) return 0;
4688     // Delay slots require additional processing, so do not match
4689     if(dops[t].is_ds) return 0;
4690   }
4691   else
4692   {
4693     int hr;
4694     for(hr=0;hr<HOST_REGS;hr++)
4695     {
4696       if(hr!=EXCLUDE_REG)
4697       {
4698         if(i_regmap[hr]>=0)
4699         {
4700           if(hr!=HOST_CCREG||i_regmap[hr]!=CCREG)
4701           {
4702             if((i_dirty>>hr)&1)
4703             {
4704               return 0;
4705             }
4706           }
4707         }
4708       }
4709     }
4710   }
4711   return 1;
4712 }
4713
4714 #ifdef DRC_DBG
4715 static void drc_dbg_emit_do_cmp(int i, int ccadj_)
4716 {
4717   extern void do_insn_cmp();
4718   //extern int cycle;
4719   u_int hr, reglist = get_host_reglist(regs[i].regmap);
4720
4721   assem_debug("//do_insn_cmp %08x\n", start+i*4);
4722   save_regs(reglist);
4723   // write out changed consts to match the interpreter
4724   if (i > 0 && !dops[i].bt) {
4725     for (hr = 0; hr < HOST_REGS; hr++) {
4726       int reg = regs[i].regmap_entry[hr]; // regs[i-1].regmap[hr];
4727       if (hr == EXCLUDE_REG || reg < 0)
4728         continue;
4729       if (!((regs[i-1].isconst >> hr) & 1))
4730         continue;
4731       if (i > 1 && reg == regs[i-2].regmap[hr] && constmap[i-1][hr] == constmap[i-2][hr])
4732         continue;
4733       emit_movimm(constmap[i-1][hr],0);
4734       emit_storereg(reg, 0);
4735     }
4736   }
4737   emit_movimm(start+i*4,0);
4738   emit_writeword(0,&pcaddr);
4739   int cc = get_reg(regs[i].regmap_entry, CCREG);
4740   if (cc < 0)
4741     emit_loadreg(CCREG, cc = 0);
4742   emit_addimm(cc, ccadj_, 0);
4743   emit_writeword(0, &psxRegs.cycle);
4744   emit_far_call(do_insn_cmp);
4745   //emit_readword(&cycle,0);
4746   //emit_addimm(0,2,0);
4747   //emit_writeword(0,&cycle);
4748   (void)get_reg2;
4749   restore_regs(reglist);
4750   assem_debug("\\\\do_insn_cmp\n");
4751 }
4752 #else
4753 #define drc_dbg_emit_do_cmp(x,y)
4754 #endif
4755
4756 // Used when a branch jumps into the delay slot of another branch
4757 static void ds_assemble_entry(int i)
4758 {
4759   int t = (ba[i] - start) >> 2;
4760   int ccadj_ = -CLOCK_ADJUST(1);
4761   if (!instr_addr[t])
4762     instr_addr[t] = out;
4763   assem_debug("Assemble delay slot at %x\n",ba[i]);
4764   assem_debug("<->\n");
4765   drc_dbg_emit_do_cmp(t, ccadj_);
4766   if(regs[t].regmap_entry[HOST_CCREG]==CCREG&&regs[t].regmap[HOST_CCREG]!=CCREG)
4767     wb_register(CCREG,regs[t].regmap_entry,regs[t].wasdirty);
4768   load_regs(regs[t].regmap_entry,regs[t].regmap,dops[t].rs1,dops[t].rs2);
4769   address_generation(t,&regs[t],regs[t].regmap_entry);
4770   if (ram_offset && (dops[t].is_load || dops[t].is_store))
4771     load_regs(regs[t].regmap_entry,regs[t].regmap,ROREG,ROREG);
4772   if (dops[t].is_store)
4773     load_regs(regs[t].regmap_entry,regs[t].regmap,INVCP,INVCP);
4774   is_delayslot=0;
4775   switch (dops[t].itype) {
4776     case SYSCALL:
4777     case HLECALL:
4778     case INTCALL:
4779     case SPAN:
4780     case UJUMP:
4781     case RJUMP:
4782     case CJUMP:
4783     case SJUMP:
4784       SysPrintf("Jump in the delay slot.  This is probably a bug.\n");
4785       break;
4786     default:
4787       assemble(t, &regs[t], ccadj_);
4788   }
4789   store_regs_bt(regs[t].regmap,regs[t].dirty,ba[i]+4);
4790   load_regs_bt(regs[t].regmap,regs[t].dirty,ba[i]+4);
4791   if(internal_branch(ba[i]+4))
4792     assem_debug("branch: internal\n");
4793   else
4794     assem_debug("branch: external\n");
4795   assert(internal_branch(ba[i]+4));
4796   add_to_linker(out,ba[i]+4,internal_branch(ba[i]+4));
4797   emit_jmp(0);
4798 }
4799
4800 static void emit_extjump(void *addr, u_int target)
4801 {
4802   emit_extjump2(addr, target, dyna_linker);
4803 }
4804
4805 static void emit_extjump_ds(void *addr, u_int target)
4806 {
4807   emit_extjump2(addr, target, dyna_linker_ds);
4808 }
4809
4810 // Load 2 immediates optimizing for small code size
4811 static void emit_mov2imm_compact(int imm1,u_int rt1,int imm2,u_int rt2)
4812 {
4813   emit_movimm(imm1,rt1);
4814   emit_movimm_from(imm1,rt1,imm2,rt2);
4815 }
4816
4817 static void do_cc(int i, const signed char i_regmap[], int *adj,
4818   int addr, int taken, int invert)
4819 {
4820   int count, count_plus2;
4821   void *jaddr;
4822   void *idle=NULL;
4823   int t=0;
4824   if(dops[i].itype==RJUMP)
4825   {
4826     *adj=0;
4827   }
4828   //if(ba[i]>=start && ba[i]<(start+slen*4))
4829   if(internal_branch(ba[i]))
4830   {
4831     t=(ba[i]-start)>>2;
4832     if(dops[t].is_ds) *adj=-CLOCK_ADJUST(1); // Branch into delay slot adds an extra cycle
4833     else *adj=ccadj[t];
4834   }
4835   else
4836   {
4837     *adj=0;
4838   }
4839   count = ccadj[i];
4840   count_plus2 = count + CLOCK_ADJUST(2);
4841   if(taken==TAKEN && i==(ba[i]-start)>>2 && source[i+1]==0) {
4842     // Idle loop
4843     if(count&1) emit_addimm_and_set_flags(2*(count+2),HOST_CCREG);
4844     idle=out;
4845     //emit_subfrommem(&idlecount,HOST_CCREG); // Count idle cycles
4846     emit_andimm(HOST_CCREG,3,HOST_CCREG);
4847     jaddr=out;
4848     emit_jmp(0);
4849   }
4850   else if(*adj==0||invert) {
4851     int cycles = count_plus2;
4852     // faster loop HACK
4853 #if 0
4854     if (t&&*adj) {
4855       int rel=t-i;
4856       if(-NO_CYCLE_PENALTY_THR<rel&&rel<0)
4857         cycles=*adj+count+2-*adj;
4858     }
4859 #endif
4860     emit_addimm_and_set_flags(cycles, HOST_CCREG);
4861     jaddr = out;
4862     emit_jns(0);
4863   }
4864   else
4865   {
4866     emit_cmpimm(HOST_CCREG, -count_plus2);
4867     jaddr = out;
4868     emit_jns(0);
4869   }
4870   add_stub(CC_STUB,jaddr,idle?idle:out,(*adj==0||invert||idle)?0:count_plus2,i,addr,taken,0);
4871 }
4872
4873 static void do_ccstub(int n)
4874 {
4875   literal_pool(256);
4876   assem_debug("do_ccstub %x\n",start+(u_int)stubs[n].b*4);
4877   set_jump_target(stubs[n].addr, out);
4878   int i=stubs[n].b;
4879   if(stubs[n].d==NULLDS) {
4880     // Delay slot instruction is nullified ("likely" branch)
4881     wb_dirtys(regs[i].regmap,regs[i].dirty);
4882   }
4883   else if(stubs[n].d!=TAKEN) {
4884     wb_dirtys(branch_regs[i].regmap,branch_regs[i].dirty);
4885   }
4886   else {
4887     if(internal_branch(ba[i]))
4888       wb_needed_dirtys(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
4889   }
4890   if(stubs[n].c!=-1)
4891   {
4892     // Save PC as return address
4893     emit_movimm(stubs[n].c,EAX);
4894     emit_writeword(EAX,&pcaddr);
4895   }
4896   else
4897   {
4898     // Return address depends on which way the branch goes
4899     if(dops[i].itype==CJUMP||dops[i].itype==SJUMP)
4900     {
4901       int s1l=get_reg(branch_regs[i].regmap,dops[i].rs1);
4902       int s2l=get_reg(branch_regs[i].regmap,dops[i].rs2);
4903       if(dops[i].rs1==0)
4904       {
4905         s1l=s2l;
4906         s2l=-1;
4907       }
4908       else if(dops[i].rs2==0)
4909       {
4910         s2l=-1;
4911       }
4912       assert(s1l>=0);
4913       #ifdef DESTRUCTIVE_WRITEBACK
4914       if(dops[i].rs1) {
4915         if((branch_regs[i].dirty>>s1l)&&1)
4916           emit_loadreg(dops[i].rs1,s1l);
4917       }
4918       else {
4919         if((branch_regs[i].dirty>>s1l)&1)
4920           emit_loadreg(dops[i].rs2,s1l);
4921       }
4922       if(s2l>=0)
4923         if((branch_regs[i].dirty>>s2l)&1)
4924           emit_loadreg(dops[i].rs2,s2l);
4925       #endif
4926       int hr=0;
4927       int addr=-1,alt=-1,ntaddr=-1;
4928       while(hr<HOST_REGS)
4929       {
4930         if(hr!=EXCLUDE_REG && hr!=HOST_CCREG &&
4931            (branch_regs[i].regmap[hr]&63)!=dops[i].rs1 &&
4932            (branch_regs[i].regmap[hr]&63)!=dops[i].rs2 )
4933         {
4934           addr=hr++;break;
4935         }
4936         hr++;
4937       }
4938       while(hr<HOST_REGS)
4939       {
4940         if(hr!=EXCLUDE_REG && hr!=HOST_CCREG &&
4941            (branch_regs[i].regmap[hr]&63)!=dops[i].rs1 &&
4942            (branch_regs[i].regmap[hr]&63)!=dops[i].rs2 )
4943         {
4944           alt=hr++;break;
4945         }
4946         hr++;
4947       }
4948       if((dops[i].opcode&0x2E)==6) // BLEZ/BGTZ needs another register
4949       {
4950         while(hr<HOST_REGS)
4951         {
4952           if(hr!=EXCLUDE_REG && hr!=HOST_CCREG &&
4953              (branch_regs[i].regmap[hr]&63)!=dops[i].rs1 &&
4954              (branch_regs[i].regmap[hr]&63)!=dops[i].rs2 )
4955           {
4956             ntaddr=hr;break;
4957           }
4958           hr++;
4959         }
4960         assert(hr<HOST_REGS);
4961       }
4962       if((dops[i].opcode&0x2f)==4) // BEQ
4963       {
4964         #ifdef HAVE_CMOV_IMM
4965         if(s2l>=0) emit_cmp(s1l,s2l);
4966         else emit_test(s1l,s1l);
4967         emit_cmov2imm_e_ne_compact(ba[i],start+i*4+8,addr);
4968         #else
4969         emit_mov2imm_compact(ba[i],addr,start+i*4+8,alt);
4970         if(s2l>=0) emit_cmp(s1l,s2l);
4971         else emit_test(s1l,s1l);
4972         emit_cmovne_reg(alt,addr);
4973         #endif
4974       }
4975       if((dops[i].opcode&0x2f)==5) // BNE
4976       {
4977         #ifdef HAVE_CMOV_IMM
4978         if(s2l>=0) emit_cmp(s1l,s2l);
4979         else emit_test(s1l,s1l);
4980         emit_cmov2imm_e_ne_compact(start+i*4+8,ba[i],addr);
4981         #else
4982         emit_mov2imm_compact(start+i*4+8,addr,ba[i],alt);
4983         if(s2l>=0) emit_cmp(s1l,s2l);
4984         else emit_test(s1l,s1l);
4985         emit_cmovne_reg(alt,addr);
4986         #endif
4987       }
4988       if((dops[i].opcode&0x2f)==6) // BLEZ
4989       {
4990         //emit_movimm(ba[i],alt);
4991         //emit_movimm(start+i*4+8,addr);
4992         emit_mov2imm_compact(ba[i],alt,start+i*4+8,addr);
4993         emit_cmpimm(s1l,1);
4994         emit_cmovl_reg(alt,addr);
4995       }
4996       if((dops[i].opcode&0x2f)==7) // BGTZ
4997       {
4998         //emit_movimm(ba[i],addr);
4999         //emit_movimm(start+i*4+8,ntaddr);
5000         emit_mov2imm_compact(ba[i],addr,start+i*4+8,ntaddr);
5001         emit_cmpimm(s1l,1);
5002         emit_cmovl_reg(ntaddr,addr);
5003       }
5004       if((dops[i].opcode==1)&&(dops[i].opcode2&0x2D)==0) // BLTZ
5005       {
5006         //emit_movimm(ba[i],alt);
5007         //emit_movimm(start+i*4+8,addr);
5008         emit_mov2imm_compact(ba[i],alt,start+i*4+8,addr);
5009         emit_test(s1l,s1l);
5010         emit_cmovs_reg(alt,addr);
5011       }
5012       if((dops[i].opcode==1)&&(dops[i].opcode2&0x2D)==1) // BGEZ
5013       {
5014         //emit_movimm(ba[i],addr);
5015         //emit_movimm(start+i*4+8,alt);
5016         emit_mov2imm_compact(ba[i],addr,start+i*4+8,alt);
5017         emit_test(s1l,s1l);
5018         emit_cmovs_reg(alt,addr);
5019       }
5020       if(dops[i].opcode==0x11 && dops[i].opcode2==0x08 ) {
5021         if(source[i]&0x10000) // BC1T
5022         {
5023           //emit_movimm(ba[i],alt);
5024           //emit_movimm(start+i*4+8,addr);
5025           emit_mov2imm_compact(ba[i],alt,start+i*4+8,addr);
5026           emit_testimm(s1l,0x800000);
5027           emit_cmovne_reg(alt,addr);
5028         }
5029         else // BC1F
5030         {
5031           //emit_movimm(ba[i],addr);
5032           //emit_movimm(start+i*4+8,alt);
5033           emit_mov2imm_compact(ba[i],addr,start+i*4+8,alt);
5034           emit_testimm(s1l,0x800000);
5035           emit_cmovne_reg(alt,addr);
5036         }
5037       }
5038       emit_writeword(addr,&pcaddr);
5039     }
5040     else
5041     if(dops[i].itype==RJUMP)
5042     {
5043       int r=get_reg(branch_regs[i].regmap,dops[i].rs1);
5044       if (ds_writes_rjump_rs(i)) {
5045         r=get_reg(branch_regs[i].regmap,RTEMP);
5046       }
5047       emit_writeword(r,&pcaddr);
5048     }
5049     else {SysPrintf("Unknown branch type in do_ccstub\n");abort();}
5050   }
5051   // Update cycle count
5052   assert(branch_regs[i].regmap[HOST_CCREG]==CCREG||branch_regs[i].regmap[HOST_CCREG]==-1);
5053   if(stubs[n].a) emit_addimm(HOST_CCREG,(int)stubs[n].a,HOST_CCREG);
5054   emit_far_call(cc_interrupt);
5055   if(stubs[n].a) emit_addimm(HOST_CCREG,-(int)stubs[n].a,HOST_CCREG);
5056   if(stubs[n].d==TAKEN) {
5057     if(internal_branch(ba[i]))
5058       load_needed_regs(branch_regs[i].regmap,regs[(ba[i]-start)>>2].regmap_entry);
5059     else if(dops[i].itype==RJUMP) {
5060       if(get_reg(branch_regs[i].regmap,RTEMP)>=0)
5061         emit_readword(&pcaddr,get_reg(branch_regs[i].regmap,RTEMP));
5062       else
5063         emit_loadreg(dops[i].rs1,get_reg(branch_regs[i].regmap,dops[i].rs1));
5064     }
5065   }else if(stubs[n].d==NOTTAKEN) {
5066     if(i<slen-2) load_needed_regs(branch_regs[i].regmap,regmap_pre[i+2]);
5067     else load_all_regs(branch_regs[i].regmap);
5068   }else if(stubs[n].d==NULLDS) {
5069     // Delay slot instruction is nullified ("likely" branch)
5070     if(i<slen-2) load_needed_regs(regs[i].regmap,regmap_pre[i+2]);
5071     else load_all_regs(regs[i].regmap);
5072   }else{
5073     load_all_regs(branch_regs[i].regmap);
5074   }
5075   if (stubs[n].retaddr)
5076     emit_jmp(stubs[n].retaddr);
5077   else
5078     do_jump_vaddr(stubs[n].e);
5079 }
5080
5081 static void add_to_linker(void *addr, u_int target, int ext)
5082 {
5083   assert(linkcount < ARRAY_SIZE(link_addr));
5084   link_addr[linkcount].addr = addr;
5085   link_addr[linkcount].target = target;
5086   link_addr[linkcount].ext = ext;
5087   linkcount++;
5088 }
5089
5090 static void ujump_assemble_write_ra(int i)
5091 {
5092   int rt;
5093   unsigned int return_address;
5094   rt=get_reg(branch_regs[i].regmap,31);
5095   assem_debug("branch(%d): eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",i,branch_regs[i].regmap[0],branch_regs[i].regmap[1],branch_regs[i].regmap[2],branch_regs[i].regmap[3],branch_regs[i].regmap[5],branch_regs[i].regmap[6],branch_regs[i].regmap[7]);
5096   //assert(rt>=0);
5097   return_address=start+i*4+8;
5098   if(rt>=0) {
5099     #ifdef USE_MINI_HT
5100     if(internal_branch(return_address)&&dops[i+1].rt1!=31) {
5101       int temp=-1; // note: must be ds-safe
5102       #ifdef HOST_TEMPREG
5103       temp=HOST_TEMPREG;
5104       #endif
5105       if(temp>=0) do_miniht_insert(return_address,rt,temp);
5106       else emit_movimm(return_address,rt);
5107     }
5108     else
5109     #endif
5110     {
5111       #ifdef REG_PREFETCH
5112       if(temp>=0)
5113       {
5114         if(i_regmap[temp]!=PTEMP) emit_movimm((uintptr_t)hash_table_get(return_address),temp);
5115       }
5116       #endif
5117       emit_movimm(return_address,rt); // PC into link register
5118       #ifdef IMM_PREFETCH
5119       emit_prefetch(hash_table_get(return_address));
5120       #endif
5121     }
5122   }
5123 }
5124
5125 static void ujump_assemble(int i, const struct regstat *i_regs)
5126 {
5127   int ra_done=0;
5128   if(i==(ba[i]-start)>>2) assem_debug("idle loop\n");
5129   address_generation(i+1,i_regs,regs[i].regmap_entry);
5130   #ifdef REG_PREFETCH
5131   int temp=get_reg(branch_regs[i].regmap,PTEMP);
5132   if(dops[i].rt1==31&&temp>=0)
5133   {
5134     signed char *i_regmap=i_regs->regmap;
5135     int return_address=start+i*4+8;
5136     if(get_reg(branch_regs[i].regmap,31)>0)
5137     if(i_regmap[temp]==PTEMP) emit_movimm((uintptr_t)hash_table_get(return_address),temp);
5138   }
5139   #endif
5140   if(dops[i].rt1==31&&(dops[i].rt1==dops[i+1].rs1||dops[i].rt1==dops[i+1].rs2)) {
5141     ujump_assemble_write_ra(i); // writeback ra for DS
5142     ra_done=1;
5143   }
5144   ds_assemble(i+1,i_regs);
5145   uint64_t bc_unneeded=branch_regs[i].u;
5146   bc_unneeded|=1|(1LL<<dops[i].rt1);
5147   wb_invalidate(regs[i].regmap,branch_regs[i].regmap,regs[i].dirty,bc_unneeded);
5148   load_regs(regs[i].regmap,branch_regs[i].regmap,CCREG,CCREG);
5149   if(!ra_done&&dops[i].rt1==31)
5150     ujump_assemble_write_ra(i);
5151   int cc,adj;
5152   cc=get_reg(branch_regs[i].regmap,CCREG);
5153   assert(cc==HOST_CCREG);
5154   store_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5155   #ifdef REG_PREFETCH
5156   if(dops[i].rt1==31&&temp>=0) emit_prefetchreg(temp);
5157   #endif
5158   do_cc(i,branch_regs[i].regmap,&adj,ba[i],TAKEN,0);
5159   if(adj) emit_addimm(cc, ccadj[i] + CLOCK_ADJUST(2) - adj, cc);
5160   load_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5161   if(internal_branch(ba[i]))
5162     assem_debug("branch: internal\n");
5163   else
5164     assem_debug("branch: external\n");
5165   if (internal_branch(ba[i]) && dops[(ba[i]-start)>>2].is_ds) {
5166     ds_assemble_entry(i);
5167   }
5168   else {
5169     add_to_linker(out,ba[i],internal_branch(ba[i]));
5170     emit_jmp(0);
5171   }
5172 }
5173
5174 static void rjump_assemble_write_ra(int i)
5175 {
5176   int rt,return_address;
5177   assert(dops[i+1].rt1!=dops[i].rt1);
5178   assert(dops[i+1].rt2!=dops[i].rt1);
5179   rt=get_reg(branch_regs[i].regmap,dops[i].rt1);
5180   assem_debug("branch(%d): eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",i,branch_regs[i].regmap[0],branch_regs[i].regmap[1],branch_regs[i].regmap[2],branch_regs[i].regmap[3],branch_regs[i].regmap[5],branch_regs[i].regmap[6],branch_regs[i].regmap[7]);
5181   assert(rt>=0);
5182   return_address=start+i*4+8;
5183   #ifdef REG_PREFETCH
5184   if(temp>=0)
5185   {
5186     if(i_regmap[temp]!=PTEMP) emit_movimm((uintptr_t)hash_table_get(return_address),temp);
5187   }
5188   #endif
5189   emit_movimm(return_address,rt); // PC into link register
5190   #ifdef IMM_PREFETCH
5191   emit_prefetch(hash_table_get(return_address));
5192   #endif
5193 }
5194
5195 static void rjump_assemble(int i, const struct regstat *i_regs)
5196 {
5197   int temp;
5198   int rs,cc;
5199   int ra_done=0;
5200   rs=get_reg(branch_regs[i].regmap,dops[i].rs1);
5201   assert(rs>=0);
5202   if (ds_writes_rjump_rs(i)) {
5203     // Delay slot abuse, make a copy of the branch address register
5204     temp=get_reg(branch_regs[i].regmap,RTEMP);
5205     assert(temp>=0);
5206     assert(regs[i].regmap[temp]==RTEMP);
5207     emit_mov(rs,temp);
5208     rs=temp;
5209   }
5210   address_generation(i+1,i_regs,regs[i].regmap_entry);
5211   #ifdef REG_PREFETCH
5212   if(dops[i].rt1==31)
5213   {
5214     if((temp=get_reg(branch_regs[i].regmap,PTEMP))>=0) {
5215       signed char *i_regmap=i_regs->regmap;
5216       int return_address=start+i*4+8;
5217       if(i_regmap[temp]==PTEMP) emit_movimm((uintptr_t)hash_table_get(return_address),temp);
5218     }
5219   }
5220   #endif
5221   #ifdef USE_MINI_HT
5222   if(dops[i].rs1==31) {
5223     int rh=get_reg(regs[i].regmap,RHASH);
5224     if(rh>=0) do_preload_rhash(rh);
5225   }
5226   #endif
5227   if(dops[i].rt1!=0&&(dops[i].rt1==dops[i+1].rs1||dops[i].rt1==dops[i+1].rs2)) {
5228     rjump_assemble_write_ra(i);
5229     ra_done=1;
5230   }
5231   ds_assemble(i+1,i_regs);
5232   uint64_t bc_unneeded=branch_regs[i].u;
5233   bc_unneeded|=1|(1LL<<dops[i].rt1);
5234   bc_unneeded&=~(1LL<<dops[i].rs1);
5235   wb_invalidate(regs[i].regmap,branch_regs[i].regmap,regs[i].dirty,bc_unneeded);
5236   load_regs(regs[i].regmap,branch_regs[i].regmap,dops[i].rs1,CCREG);
5237   if(!ra_done&&dops[i].rt1!=0)
5238     rjump_assemble_write_ra(i);
5239   cc=get_reg(branch_regs[i].regmap,CCREG);
5240   assert(cc==HOST_CCREG);
5241   (void)cc;
5242   #ifdef USE_MINI_HT
5243   int rh=get_reg(branch_regs[i].regmap,RHASH);
5244   int ht=get_reg(branch_regs[i].regmap,RHTBL);
5245   if(dops[i].rs1==31) {
5246     if(regs[i].regmap[rh]!=RHASH) do_preload_rhash(rh);
5247     do_preload_rhtbl(ht);
5248     do_rhash(rs,rh);
5249   }
5250   #endif
5251   store_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,-1);
5252   #ifdef DESTRUCTIVE_WRITEBACK
5253   if((branch_regs[i].dirty>>rs)&1) {
5254     if(dops[i].rs1!=dops[i+1].rt1&&dops[i].rs1!=dops[i+1].rt2) {
5255       emit_loadreg(dops[i].rs1,rs);
5256     }
5257   }
5258   #endif
5259   #ifdef REG_PREFETCH
5260   if(dops[i].rt1==31&&temp>=0) emit_prefetchreg(temp);
5261   #endif
5262   #ifdef USE_MINI_HT
5263   if(dops[i].rs1==31) {
5264     do_miniht_load(ht,rh);
5265   }
5266   #endif
5267   //do_cc(i,branch_regs[i].regmap,&adj,-1,TAKEN);
5268   //if(adj) emit_addimm(cc,2*(ccadj[i]+2-adj),cc); // ??? - Shouldn't happen
5269   //assert(adj==0);
5270   emit_addimm_and_set_flags(ccadj[i] + CLOCK_ADJUST(2), HOST_CCREG);
5271   add_stub(CC_STUB,out,NULL,0,i,-1,TAKEN,rs);
5272   if(dops[i+1].itype==COP0&&(source[i+1]&0x3f)==0x10)
5273     // special case for RFE
5274     emit_jmp(0);
5275   else
5276     emit_jns(0);
5277   //load_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,-1);
5278   #ifdef USE_MINI_HT
5279   if(dops[i].rs1==31) {
5280     do_miniht_jump(rs,rh,ht);
5281   }
5282   else
5283   #endif
5284   {
5285     do_jump_vaddr(rs);
5286   }
5287   #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
5288   if(dops[i].rt1!=31&&i<slen-2&&(((u_int)out)&7)) emit_mov(13,13);
5289   #endif
5290 }
5291
5292 static void cjump_assemble(int i, const struct regstat *i_regs)
5293 {
5294   const signed char *i_regmap = i_regs->regmap;
5295   int cc;
5296   int match;
5297   match=match_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5298   assem_debug("match=%d\n",match);
5299   int s1l,s2l;
5300   int unconditional=0,nop=0;
5301   int invert=0;
5302   int internal=internal_branch(ba[i]);
5303   if(i==(ba[i]-start)>>2) assem_debug("idle loop\n");
5304   if(!match) invert=1;
5305   #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
5306   if(i>(ba[i]-start)>>2) invert=1;
5307   #endif
5308   #ifdef __aarch64__
5309   invert=1; // because of near cond. branches
5310   #endif
5311
5312   if(dops[i].ooo) {
5313     s1l=get_reg(branch_regs[i].regmap,dops[i].rs1);
5314     s2l=get_reg(branch_regs[i].regmap,dops[i].rs2);
5315   }
5316   else {
5317     s1l=get_reg(i_regmap,dops[i].rs1);
5318     s2l=get_reg(i_regmap,dops[i].rs2);
5319   }
5320   if(dops[i].rs1==0&&dops[i].rs2==0)
5321   {
5322     if(dops[i].opcode&1) nop=1;
5323     else unconditional=1;
5324     //assert(dops[i].opcode!=5);
5325     //assert(dops[i].opcode!=7);
5326     //assert(dops[i].opcode!=0x15);
5327     //assert(dops[i].opcode!=0x17);
5328   }
5329   else if(dops[i].rs1==0)
5330   {
5331     s1l=s2l;
5332     s2l=-1;
5333   }
5334   else if(dops[i].rs2==0)
5335   {
5336     s2l=-1;
5337   }
5338
5339   if(dops[i].ooo) {
5340     // Out of order execution (delay slot first)
5341     //printf("OOOE\n");
5342     address_generation(i+1,i_regs,regs[i].regmap_entry);
5343     ds_assemble(i+1,i_regs);
5344     int adj;
5345     uint64_t bc_unneeded=branch_regs[i].u;
5346     bc_unneeded&=~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
5347     bc_unneeded|=1;
5348     wb_invalidate(regs[i].regmap,branch_regs[i].regmap,regs[i].dirty,bc_unneeded);
5349     load_regs(regs[i].regmap,branch_regs[i].regmap,dops[i].rs1,dops[i].rs2);
5350     load_regs(regs[i].regmap,branch_regs[i].regmap,CCREG,CCREG);
5351     cc=get_reg(branch_regs[i].regmap,CCREG);
5352     assert(cc==HOST_CCREG);
5353     if(unconditional)
5354       store_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5355     //do_cc(i,branch_regs[i].regmap,&adj,unconditional?ba[i]:-1,unconditional);
5356     //assem_debug("cycle count (adj)\n");
5357     if(unconditional) {
5358       do_cc(i,branch_regs[i].regmap,&adj,ba[i],TAKEN,0);
5359       if(i!=(ba[i]-start)>>2 || source[i+1]!=0) {
5360         if(adj) emit_addimm(cc, ccadj[i] + CLOCK_ADJUST(2) - adj, cc);
5361         load_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5362         if(internal)
5363           assem_debug("branch: internal\n");
5364         else
5365           assem_debug("branch: external\n");
5366         if (internal && dops[(ba[i]-start)>>2].is_ds) {
5367           ds_assemble_entry(i);
5368         }
5369         else {
5370           add_to_linker(out,ba[i],internal);
5371           emit_jmp(0);
5372         }
5373         #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
5374         if(((u_int)out)&7) emit_addnop(0);
5375         #endif
5376       }
5377     }
5378     else if(nop) {
5379       emit_addimm_and_set_flags(ccadj[i] + CLOCK_ADJUST(2), cc);
5380       void *jaddr=out;
5381       emit_jns(0);
5382       add_stub(CC_STUB,jaddr,out,0,i,start+i*4+8,NOTTAKEN,0);
5383     }
5384     else {
5385       void *taken = NULL, *nottaken = NULL, *nottaken1 = NULL;
5386       do_cc(i,branch_regs[i].regmap,&adj,-1,0,invert);
5387       if(adj&&!invert) emit_addimm(cc, ccadj[i] + CLOCK_ADJUST(2) - adj, cc);
5388
5389       //printf("branch(%d): eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",i,branch_regs[i].regmap[0],branch_regs[i].regmap[1],branch_regs[i].regmap[2],branch_regs[i].regmap[3],branch_regs[i].regmap[5],branch_regs[i].regmap[6],branch_regs[i].regmap[7]);
5390       assert(s1l>=0);
5391       if(dops[i].opcode==4) // BEQ
5392       {
5393         if(s2l>=0) emit_cmp(s1l,s2l);
5394         else emit_test(s1l,s1l);
5395         if(invert){
5396           nottaken=out;
5397           emit_jne(DJT_1);
5398         }else{
5399           add_to_linker(out,ba[i],internal);
5400           emit_jeq(0);
5401         }
5402       }
5403       if(dops[i].opcode==5) // BNE
5404       {
5405         if(s2l>=0) emit_cmp(s1l,s2l);
5406         else emit_test(s1l,s1l);
5407         if(invert){
5408           nottaken=out;
5409           emit_jeq(DJT_1);
5410         }else{
5411           add_to_linker(out,ba[i],internal);
5412           emit_jne(0);
5413         }
5414       }
5415       if(dops[i].opcode==6) // BLEZ
5416       {
5417         emit_cmpimm(s1l,1);
5418         if(invert){
5419           nottaken=out;
5420           emit_jge(DJT_1);
5421         }else{
5422           add_to_linker(out,ba[i],internal);
5423           emit_jl(0);
5424         }
5425       }
5426       if(dops[i].opcode==7) // BGTZ
5427       {
5428         emit_cmpimm(s1l,1);
5429         if(invert){
5430           nottaken=out;
5431           emit_jl(DJT_1);
5432         }else{
5433           add_to_linker(out,ba[i],internal);
5434           emit_jge(0);
5435         }
5436       }
5437       if(invert) {
5438         if(taken) set_jump_target(taken, out);
5439         #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
5440         if (match && (!internal || !dops[(ba[i]-start)>>2].is_ds)) {
5441           if(adj) {
5442             emit_addimm(cc,-adj,cc);
5443             add_to_linker(out,ba[i],internal);
5444           }else{
5445             emit_addnop(13);
5446             add_to_linker(out,ba[i],internal*2);
5447           }
5448           emit_jmp(0);
5449         }else
5450         #endif
5451         {
5452           if(adj) emit_addimm(cc,-adj,cc);
5453           store_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5454           load_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5455           if(internal)
5456             assem_debug("branch: internal\n");
5457           else
5458             assem_debug("branch: external\n");
5459           if (internal && dops[(ba[i] - start) >> 2].is_ds) {
5460             ds_assemble_entry(i);
5461           }
5462           else {
5463             add_to_linker(out,ba[i],internal);
5464             emit_jmp(0);
5465           }
5466         }
5467         set_jump_target(nottaken, out);
5468       }
5469
5470       if(nottaken1) set_jump_target(nottaken1, out);
5471       if(adj) {
5472         if(!invert) emit_addimm(cc,adj,cc);
5473       }
5474     } // (!unconditional)
5475   } // if(ooo)
5476   else
5477   {
5478     // In-order execution (branch first)
5479     void *taken = NULL, *nottaken = NULL, *nottaken1 = NULL;
5480     if(!unconditional&&!nop) {
5481       //printf("branch(%d): eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",i,branch_regs[i].regmap[0],branch_regs[i].regmap[1],branch_regs[i].regmap[2],branch_regs[i].regmap[3],branch_regs[i].regmap[5],branch_regs[i].regmap[6],branch_regs[i].regmap[7]);
5482       assert(s1l>=0);
5483       if((dops[i].opcode&0x2f)==4) // BEQ
5484       {
5485         if(s2l>=0) emit_cmp(s1l,s2l);
5486         else emit_test(s1l,s1l);
5487         nottaken=out;
5488         emit_jne(DJT_2);
5489       }
5490       if((dops[i].opcode&0x2f)==5) // BNE
5491       {
5492         if(s2l>=0) emit_cmp(s1l,s2l);
5493         else emit_test(s1l,s1l);
5494         nottaken=out;
5495         emit_jeq(DJT_2);
5496       }
5497       if((dops[i].opcode&0x2f)==6) // BLEZ
5498       {
5499         emit_cmpimm(s1l,1);
5500         nottaken=out;
5501         emit_jge(DJT_2);
5502       }
5503       if((dops[i].opcode&0x2f)==7) // BGTZ
5504       {
5505         emit_cmpimm(s1l,1);
5506         nottaken=out;
5507         emit_jl(DJT_2);
5508       }
5509     } // if(!unconditional)
5510     int adj;
5511     uint64_t ds_unneeded=branch_regs[i].u;
5512     ds_unneeded&=~((1LL<<dops[i+1].rs1)|(1LL<<dops[i+1].rs2));
5513     ds_unneeded|=1;
5514     // branch taken
5515     if(!nop) {
5516       if(taken) set_jump_target(taken, out);
5517       assem_debug("1:\n");
5518       wb_invalidate(regs[i].regmap,branch_regs[i].regmap,regs[i].dirty,ds_unneeded);
5519       // load regs
5520       load_regs(regs[i].regmap,branch_regs[i].regmap,dops[i+1].rs1,dops[i+1].rs2);
5521       address_generation(i+1,&branch_regs[i],0);
5522       if (ram_offset)
5523         load_regs(regs[i].regmap,branch_regs[i].regmap,ROREG,ROREG);
5524       load_regs(regs[i].regmap,branch_regs[i].regmap,CCREG,INVCP);
5525       ds_assemble(i+1,&branch_regs[i]);
5526       cc=get_reg(branch_regs[i].regmap,CCREG);
5527       if(cc==-1) {
5528         emit_loadreg(CCREG,cc=HOST_CCREG);
5529         // CHECK: Is the following instruction (fall thru) allocated ok?
5530       }
5531       assert(cc==HOST_CCREG);
5532       store_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5533       do_cc(i,i_regmap,&adj,ba[i],TAKEN,0);
5534       assem_debug("cycle count (adj)\n");
5535       if(adj) emit_addimm(cc, ccadj[i] + CLOCK_ADJUST(2) - adj, cc);
5536       load_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5537       if(internal)
5538         assem_debug("branch: internal\n");
5539       else
5540         assem_debug("branch: external\n");
5541       if (internal && dops[(ba[i] - start) >> 2].is_ds) {
5542         ds_assemble_entry(i);
5543       }
5544       else {
5545         add_to_linker(out,ba[i],internal);
5546         emit_jmp(0);
5547       }
5548     }
5549     // branch not taken
5550     if(!unconditional) {
5551       if(nottaken1) set_jump_target(nottaken1, out);
5552       set_jump_target(nottaken, out);
5553       assem_debug("2:\n");
5554       wb_invalidate(regs[i].regmap,branch_regs[i].regmap,regs[i].dirty,ds_unneeded);
5555       // load regs
5556       load_regs(regs[i].regmap,branch_regs[i].regmap,dops[i+1].rs1,dops[i+1].rs2);
5557       address_generation(i+1,&branch_regs[i],0);
5558       if (ram_offset)
5559         load_regs(regs[i].regmap,branch_regs[i].regmap,ROREG,ROREG);
5560       load_regs(regs[i].regmap,branch_regs[i].regmap,CCREG,INVCP);
5561       ds_assemble(i+1,&branch_regs[i]);
5562       cc=get_reg(branch_regs[i].regmap,CCREG);
5563       if (cc == -1) {
5564         // Cycle count isn't in a register, temporarily load it then write it out
5565         emit_loadreg(CCREG,HOST_CCREG);
5566         emit_addimm_and_set_flags(ccadj[i] + CLOCK_ADJUST(2), HOST_CCREG);
5567         void *jaddr=out;
5568         emit_jns(0);
5569         add_stub(CC_STUB,jaddr,out,0,i,start+i*4+8,NOTTAKEN,0);
5570         emit_storereg(CCREG,HOST_CCREG);
5571       }
5572       else{
5573         cc=get_reg(i_regmap,CCREG);
5574         assert(cc==HOST_CCREG);
5575         emit_addimm_and_set_flags(ccadj[i] + CLOCK_ADJUST(2), cc);
5576         void *jaddr=out;
5577         emit_jns(0);
5578         add_stub(CC_STUB,jaddr,out,0,i,start+i*4+8,NOTTAKEN,0);
5579       }
5580     }
5581   }
5582 }
5583
5584 static void sjump_assemble(int i, const struct regstat *i_regs)
5585 {
5586   const signed char *i_regmap = i_regs->regmap;
5587   int cc;
5588   int match;
5589   match=match_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5590   assem_debug("smatch=%d\n",match);
5591   int s1l;
5592   int unconditional=0,nevertaken=0;
5593   int invert=0;
5594   int internal=internal_branch(ba[i]);
5595   if(i==(ba[i]-start)>>2) assem_debug("idle loop\n");
5596   if(!match) invert=1;
5597   #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
5598   if(i>(ba[i]-start)>>2) invert=1;
5599   #endif
5600   #ifdef __aarch64__
5601   invert=1; // because of near cond. branches
5602   #endif
5603
5604   //if(dops[i].opcode2>=0x10) return; // FIXME (BxxZAL)
5605   //assert(dops[i].opcode2<0x10||dops[i].rs1==0); // FIXME (BxxZAL)
5606
5607   if(dops[i].ooo) {
5608     s1l=get_reg(branch_regs[i].regmap,dops[i].rs1);
5609   }
5610   else {
5611     s1l=get_reg(i_regmap,dops[i].rs1);
5612   }
5613   if(dops[i].rs1==0)
5614   {
5615     if(dops[i].opcode2&1) unconditional=1;
5616     else nevertaken=1;
5617     // These are never taken (r0 is never less than zero)
5618     //assert(dops[i].opcode2!=0);
5619     //assert(dops[i].opcode2!=2);
5620     //assert(dops[i].opcode2!=0x10);
5621     //assert(dops[i].opcode2!=0x12);
5622   }
5623
5624   if(dops[i].ooo) {
5625     // Out of order execution (delay slot first)
5626     //printf("OOOE\n");
5627     address_generation(i+1,i_regs,regs[i].regmap_entry);
5628     ds_assemble(i+1,i_regs);
5629     int adj;
5630     uint64_t bc_unneeded=branch_regs[i].u;
5631     bc_unneeded&=~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
5632     bc_unneeded|=1;
5633     wb_invalidate(regs[i].regmap,branch_regs[i].regmap,regs[i].dirty,bc_unneeded);
5634     load_regs(regs[i].regmap,branch_regs[i].regmap,dops[i].rs1,dops[i].rs1);
5635     load_regs(regs[i].regmap,branch_regs[i].regmap,CCREG,CCREG);
5636     if(dops[i].rt1==31) {
5637       int rt,return_address;
5638       rt=get_reg(branch_regs[i].regmap,31);
5639       assem_debug("branch(%d): eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",i,branch_regs[i].regmap[0],branch_regs[i].regmap[1],branch_regs[i].regmap[2],branch_regs[i].regmap[3],branch_regs[i].regmap[5],branch_regs[i].regmap[6],branch_regs[i].regmap[7]);
5640       if(rt>=0) {
5641         // Save the PC even if the branch is not taken
5642         return_address=start+i*4+8;
5643         emit_movimm(return_address,rt); // PC into link register
5644         #ifdef IMM_PREFETCH
5645         if(!nevertaken) emit_prefetch(hash_table_get(return_address));
5646         #endif
5647       }
5648     }
5649     cc=get_reg(branch_regs[i].regmap,CCREG);
5650     assert(cc==HOST_CCREG);
5651     if(unconditional)
5652       store_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5653     //do_cc(i,branch_regs[i].regmap,&adj,unconditional?ba[i]:-1,unconditional);
5654     assem_debug("cycle count (adj)\n");
5655     if(unconditional) {
5656       do_cc(i,branch_regs[i].regmap,&adj,ba[i],TAKEN,0);
5657       if(i!=(ba[i]-start)>>2 || source[i+1]!=0) {
5658         if(adj) emit_addimm(cc, ccadj[i] + CLOCK_ADJUST(2) - adj, cc);
5659         load_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5660         if(internal)
5661           assem_debug("branch: internal\n");
5662         else
5663           assem_debug("branch: external\n");
5664         if (internal && dops[(ba[i] - start) >> 2].is_ds) {
5665           ds_assemble_entry(i);
5666         }
5667         else {
5668           add_to_linker(out,ba[i],internal);
5669           emit_jmp(0);
5670         }
5671         #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
5672         if(((u_int)out)&7) emit_addnop(0);
5673         #endif
5674       }
5675     }
5676     else if(nevertaken) {
5677       emit_addimm_and_set_flags(ccadj[i] + CLOCK_ADJUST(2), cc);
5678       void *jaddr=out;
5679       emit_jns(0);
5680       add_stub(CC_STUB,jaddr,out,0,i,start+i*4+8,NOTTAKEN,0);
5681     }
5682     else {
5683       void *nottaken = NULL;
5684       do_cc(i,branch_regs[i].regmap,&adj,-1,0,invert);
5685       if(adj&&!invert) emit_addimm(cc, ccadj[i] + CLOCK_ADJUST(2) - adj, cc);
5686       {
5687         assert(s1l>=0);
5688         if((dops[i].opcode2&0xf)==0) // BLTZ/BLTZAL
5689         {
5690           emit_test(s1l,s1l);
5691           if(invert){
5692             nottaken=out;
5693             emit_jns(DJT_1);
5694           }else{
5695             add_to_linker(out,ba[i],internal);
5696             emit_js(0);
5697           }
5698         }
5699         if((dops[i].opcode2&0xf)==1) // BGEZ/BLTZAL
5700         {
5701           emit_test(s1l,s1l);
5702           if(invert){
5703             nottaken=out;
5704             emit_js(DJT_1);
5705           }else{
5706             add_to_linker(out,ba[i],internal);
5707             emit_jns(0);
5708           }
5709         }
5710       }
5711
5712       if(invert) {
5713         #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
5714         if (match && (!internal || !dops[(ba[i] - start) >> 2].is_ds)) {
5715           if(adj) {
5716             emit_addimm(cc,-adj,cc);
5717             add_to_linker(out,ba[i],internal);
5718           }else{
5719             emit_addnop(13);
5720             add_to_linker(out,ba[i],internal*2);
5721           }
5722           emit_jmp(0);
5723         }else
5724         #endif
5725         {
5726           if(adj) emit_addimm(cc,-adj,cc);
5727           store_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5728           load_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5729           if(internal)
5730             assem_debug("branch: internal\n");
5731           else
5732             assem_debug("branch: external\n");
5733           if (internal && dops[(ba[i] - start) >> 2].is_ds) {
5734             ds_assemble_entry(i);
5735           }
5736           else {
5737             add_to_linker(out,ba[i],internal);
5738             emit_jmp(0);
5739           }
5740         }
5741         set_jump_target(nottaken, out);
5742       }
5743
5744       if(adj) {
5745         if(!invert) emit_addimm(cc,adj,cc);
5746       }
5747     } // (!unconditional)
5748   } // if(ooo)
5749   else
5750   {
5751     // In-order execution (branch first)
5752     //printf("IOE\n");
5753     void *nottaken = NULL;
5754     if(dops[i].rt1==31) {
5755       int rt,return_address;
5756       rt=get_reg(branch_regs[i].regmap,31);
5757       if(rt>=0) {
5758         // Save the PC even if the branch is not taken
5759         return_address=start+i*4+8;
5760         emit_movimm(return_address,rt); // PC into link register
5761         #ifdef IMM_PREFETCH
5762         emit_prefetch(hash_table_get(return_address));
5763         #endif
5764       }
5765     }
5766     if(!unconditional) {
5767       //printf("branch(%d): eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",i,branch_regs[i].regmap[0],branch_regs[i].regmap[1],branch_regs[i].regmap[2],branch_regs[i].regmap[3],branch_regs[i].regmap[5],branch_regs[i].regmap[6],branch_regs[i].regmap[7]);
5768         assert(s1l>=0);
5769         if((dops[i].opcode2&0x0d)==0) // BLTZ/BLTZL/BLTZAL/BLTZALL
5770         {
5771           emit_test(s1l,s1l);
5772           nottaken=out;
5773           emit_jns(DJT_1);
5774         }
5775         if((dops[i].opcode2&0x0d)==1) // BGEZ/BGEZL/BGEZAL/BGEZALL
5776         {
5777           emit_test(s1l,s1l);
5778           nottaken=out;
5779           emit_js(DJT_1);
5780         }
5781     } // if(!unconditional)
5782     int adj;
5783     uint64_t ds_unneeded=branch_regs[i].u;
5784     ds_unneeded&=~((1LL<<dops[i+1].rs1)|(1LL<<dops[i+1].rs2));
5785     ds_unneeded|=1;
5786     // branch taken
5787     if(!nevertaken) {
5788       //assem_debug("1:\n");
5789       wb_invalidate(regs[i].regmap,branch_regs[i].regmap,regs[i].dirty,ds_unneeded);
5790       // load regs
5791       load_regs(regs[i].regmap,branch_regs[i].regmap,dops[i+1].rs1,dops[i+1].rs2);
5792       address_generation(i+1,&branch_regs[i],0);
5793       if (ram_offset)
5794         load_regs(regs[i].regmap,branch_regs[i].regmap,ROREG,ROREG);
5795       load_regs(regs[i].regmap,branch_regs[i].regmap,CCREG,INVCP);
5796       ds_assemble(i+1,&branch_regs[i]);
5797       cc=get_reg(branch_regs[i].regmap,CCREG);
5798       if(cc==-1) {
5799         emit_loadreg(CCREG,cc=HOST_CCREG);
5800         // CHECK: Is the following instruction (fall thru) allocated ok?
5801       }
5802       assert(cc==HOST_CCREG);
5803       store_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5804       do_cc(i,i_regmap,&adj,ba[i],TAKEN,0);
5805       assem_debug("cycle count (adj)\n");
5806       if(adj) emit_addimm(cc, ccadj[i] + CLOCK_ADJUST(2) - adj, cc);
5807       load_regs_bt(branch_regs[i].regmap,branch_regs[i].dirty,ba[i]);
5808       if(internal)
5809         assem_debug("branch: internal\n");
5810       else
5811         assem_debug("branch: external\n");
5812       if (internal && dops[(ba[i] - start) >> 2].is_ds) {
5813         ds_assemble_entry(i);
5814       }
5815       else {
5816         add_to_linker(out,ba[i],internal);
5817         emit_jmp(0);
5818       }
5819     }
5820     // branch not taken
5821     if(!unconditional) {
5822       set_jump_target(nottaken, out);
5823       assem_debug("1:\n");
5824       wb_invalidate(regs[i].regmap,branch_regs[i].regmap,regs[i].dirty,ds_unneeded);
5825       load_regs(regs[i].regmap,branch_regs[i].regmap,dops[i+1].rs1,dops[i+1].rs2);
5826       address_generation(i+1,&branch_regs[i],0);
5827       load_regs(regs[i].regmap,branch_regs[i].regmap,CCREG,CCREG);
5828       ds_assemble(i+1,&branch_regs[i]);
5829       cc=get_reg(branch_regs[i].regmap,CCREG);
5830       if (cc == -1) {
5831         // Cycle count isn't in a register, temporarily load it then write it out
5832         emit_loadreg(CCREG,HOST_CCREG);
5833         emit_addimm_and_set_flags(ccadj[i] + CLOCK_ADJUST(2), HOST_CCREG);
5834         void *jaddr=out;
5835         emit_jns(0);
5836         add_stub(CC_STUB,jaddr,out,0,i,start+i*4+8,NOTTAKEN,0);
5837         emit_storereg(CCREG,HOST_CCREG);
5838       }
5839       else{
5840         cc=get_reg(i_regmap,CCREG);
5841         assert(cc==HOST_CCREG);
5842         emit_addimm_and_set_flags(ccadj[i] + CLOCK_ADJUST(2), cc);
5843         void *jaddr=out;
5844         emit_jns(0);
5845         add_stub(CC_STUB,jaddr,out,0,i,start+i*4+8,NOTTAKEN,0);
5846       }
5847     }
5848   }
5849 }
5850
5851 static void pagespan_assemble(int i, const struct regstat *i_regs)
5852 {
5853   int s1l=get_reg(i_regs->regmap,dops[i].rs1);
5854   int s2l=get_reg(i_regs->regmap,dops[i].rs2);
5855   void *taken = NULL;
5856   void *nottaken = NULL;
5857   int unconditional=0;
5858   if(dops[i].rs1==0)
5859   {
5860     s1l=s2l;
5861     s2l=-1;
5862   }
5863   else if(dops[i].rs2==0)
5864   {
5865     s2l=-1;
5866   }
5867   int hr=0;
5868   int addr=-1,alt=-1,ntaddr=-1;
5869   if(i_regs->regmap[HOST_BTREG]<0) {addr=HOST_BTREG;}
5870   else {
5871     while(hr<HOST_REGS)
5872     {
5873       if(hr!=EXCLUDE_REG && hr!=HOST_CCREG &&
5874          (i_regs->regmap[hr]&63)!=dops[i].rs1 &&
5875          (i_regs->regmap[hr]&63)!=dops[i].rs2 )
5876       {
5877         addr=hr++;break;
5878       }
5879       hr++;
5880     }
5881   }
5882   while(hr<HOST_REGS)
5883   {
5884     if(hr!=EXCLUDE_REG && hr!=HOST_CCREG && hr!=HOST_BTREG &&
5885        (i_regs->regmap[hr]&63)!=dops[i].rs1 &&
5886        (i_regs->regmap[hr]&63)!=dops[i].rs2 )
5887     {
5888       alt=hr++;break;
5889     }
5890     hr++;
5891   }
5892   if((dops[i].opcode&0x2E)==6) // BLEZ/BGTZ needs another register
5893   {
5894     while(hr<HOST_REGS)
5895     {
5896       if(hr!=EXCLUDE_REG && hr!=HOST_CCREG && hr!=HOST_BTREG &&
5897          (i_regs->regmap[hr]&63)!=dops[i].rs1 &&
5898          (i_regs->regmap[hr]&63)!=dops[i].rs2 )
5899       {
5900         ntaddr=hr;break;
5901       }
5902       hr++;
5903     }
5904   }
5905   assert(hr<HOST_REGS);
5906   if((dops[i].opcode&0x2e)==4||dops[i].opcode==0x11) { // BEQ/BNE/BEQL/BNEL/BC1
5907     load_regs(regs[i].regmap_entry,regs[i].regmap,CCREG,CCREG);
5908   }
5909   emit_addimm(HOST_CCREG, ccadj[i] + CLOCK_ADJUST(2), HOST_CCREG);
5910   if(dops[i].opcode==2) // J
5911   {
5912     unconditional=1;
5913   }
5914   if(dops[i].opcode==3) // JAL
5915   {
5916     // TODO: mini_ht
5917     int rt=get_reg(i_regs->regmap,31);
5918     emit_movimm(start+i*4+8,rt);
5919     unconditional=1;
5920   }
5921   if(dops[i].opcode==0&&(dops[i].opcode2&0x3E)==8) // JR/JALR
5922   {
5923     emit_mov(s1l,addr);
5924     if(dops[i].opcode2==9) // JALR
5925     {
5926       int rt=get_reg(i_regs->regmap,dops[i].rt1);
5927       emit_movimm(start+i*4+8,rt);
5928     }
5929   }
5930   if((dops[i].opcode&0x3f)==4) // BEQ
5931   {
5932     if(dops[i].rs1==dops[i].rs2)
5933     {
5934       unconditional=1;
5935     }
5936     else
5937     #ifdef HAVE_CMOV_IMM
5938     if(1) {
5939       if(s2l>=0) emit_cmp(s1l,s2l);
5940       else emit_test(s1l,s1l);
5941       emit_cmov2imm_e_ne_compact(ba[i],start+i*4+8,addr);
5942     }
5943     else
5944     #endif
5945     {
5946       assert(s1l>=0);
5947       emit_mov2imm_compact(ba[i],addr,start+i*4+8,alt);
5948       if(s2l>=0) emit_cmp(s1l,s2l);
5949       else emit_test(s1l,s1l);
5950       emit_cmovne_reg(alt,addr);
5951     }
5952   }
5953   if((dops[i].opcode&0x3f)==5) // BNE
5954   {
5955     #ifdef HAVE_CMOV_IMM
5956     if(s2l>=0) emit_cmp(s1l,s2l);
5957     else emit_test(s1l,s1l);
5958     emit_cmov2imm_e_ne_compact(start+i*4+8,ba[i],addr);
5959     #else
5960     assert(s1l>=0);
5961     emit_mov2imm_compact(start+i*4+8,addr,ba[i],alt);
5962     if(s2l>=0) emit_cmp(s1l,s2l);
5963     else emit_test(s1l,s1l);
5964     emit_cmovne_reg(alt,addr);
5965     #endif
5966   }
5967   if((dops[i].opcode&0x3f)==0x14) // BEQL
5968   {
5969     if(s2l>=0) emit_cmp(s1l,s2l);
5970     else emit_test(s1l,s1l);
5971     if(nottaken) set_jump_target(nottaken, out);
5972     nottaken=out;
5973     emit_jne(0);
5974   }
5975   if((dops[i].opcode&0x3f)==0x15) // BNEL
5976   {
5977     if(s2l>=0) emit_cmp(s1l,s2l);
5978     else emit_test(s1l,s1l);
5979     nottaken=out;
5980     emit_jeq(0);
5981     if(taken) set_jump_target(taken, out);
5982   }
5983   if((dops[i].opcode&0x3f)==6) // BLEZ
5984   {
5985     emit_mov2imm_compact(ba[i],alt,start+i*4+8,addr);
5986     emit_cmpimm(s1l,1);
5987     emit_cmovl_reg(alt,addr);
5988   }
5989   if((dops[i].opcode&0x3f)==7) // BGTZ
5990   {
5991     emit_mov2imm_compact(ba[i],addr,start+i*4+8,ntaddr);
5992     emit_cmpimm(s1l,1);
5993     emit_cmovl_reg(ntaddr,addr);
5994   }
5995   if((dops[i].opcode&0x3f)==0x16) // BLEZL
5996   {
5997     assert((dops[i].opcode&0x3f)!=0x16);
5998   }
5999   if((dops[i].opcode&0x3f)==0x17) // BGTZL
6000   {
6001     assert((dops[i].opcode&0x3f)!=0x17);
6002   }
6003   assert(dops[i].opcode!=1); // BLTZ/BGEZ
6004
6005   //FIXME: Check CSREG
6006   if(dops[i].opcode==0x11 && dops[i].opcode2==0x08 ) {
6007     if((source[i]&0x30000)==0) // BC1F
6008     {
6009       emit_mov2imm_compact(ba[i],addr,start+i*4+8,alt);
6010       emit_testimm(s1l,0x800000);
6011       emit_cmovne_reg(alt,addr);
6012     }
6013     if((source[i]&0x30000)==0x10000) // BC1T
6014     {
6015       emit_mov2imm_compact(ba[i],alt,start+i*4+8,addr);
6016       emit_testimm(s1l,0x800000);
6017       emit_cmovne_reg(alt,addr);
6018     }
6019     if((source[i]&0x30000)==0x20000) // BC1FL
6020     {
6021       emit_testimm(s1l,0x800000);
6022       nottaken=out;
6023       emit_jne(0);
6024     }
6025     if((source[i]&0x30000)==0x30000) // BC1TL
6026     {
6027       emit_testimm(s1l,0x800000);
6028       nottaken=out;
6029       emit_jeq(0);
6030     }
6031   }
6032
6033   assert(i_regs->regmap[HOST_CCREG]==CCREG);
6034   wb_dirtys(regs[i].regmap,regs[i].dirty);
6035   if(unconditional)
6036   {
6037     emit_movimm(ba[i],HOST_BTREG);
6038   }
6039   else if(addr!=HOST_BTREG)
6040   {
6041     emit_mov(addr,HOST_BTREG);
6042   }
6043   void *branch_addr=out;
6044   emit_jmp(0);
6045   int target_addr=start+i*4+5;
6046   void *stub=out;
6047   void *compiled_target_addr=check_addr(target_addr);
6048   emit_extjump_ds(branch_addr, target_addr);
6049   if(compiled_target_addr) {
6050     set_jump_target(branch_addr, compiled_target_addr);
6051     add_jump_out(target_addr,stub);
6052   }
6053   else set_jump_target(branch_addr, stub);
6054 }
6055
6056 // Assemble the delay slot for the above
6057 static void pagespan_ds()
6058 {
6059   assem_debug("initial delay slot:\n");
6060   u_int vaddr=start+1;
6061   u_int page=get_page(vaddr);
6062   u_int vpage=get_vpage(vaddr);
6063   ll_add(jump_dirty+vpage,vaddr,(void *)out);
6064   do_dirty_stub_ds(slen*4);
6065   ll_add(jump_in+page,vaddr,(void *)out);
6066   assert(regs[0].regmap_entry[HOST_CCREG]==CCREG);
6067   if(regs[0].regmap[HOST_CCREG]!=CCREG)
6068     wb_register(CCREG,regs[0].regmap_entry,regs[0].wasdirty);
6069   if(regs[0].regmap[HOST_BTREG]!=BTREG)
6070     emit_writeword(HOST_BTREG,&branch_target);
6071   load_regs(regs[0].regmap_entry,regs[0].regmap,dops[0].rs1,dops[0].rs2);
6072   address_generation(0,&regs[0],regs[0].regmap_entry);
6073   if (ram_offset && (dops[0].is_load || dops[0].is_store))
6074     load_regs(regs[0].regmap_entry,regs[0].regmap,ROREG,ROREG);
6075   if (dops[0].is_store)
6076     load_regs(regs[0].regmap_entry,regs[0].regmap,INVCP,INVCP);
6077   is_delayslot=0;
6078   switch (dops[0].itype) {
6079     case SYSCALL:
6080     case HLECALL:
6081     case INTCALL:
6082     case SPAN:
6083     case UJUMP:
6084     case RJUMP:
6085     case CJUMP:
6086     case SJUMP:
6087       SysPrintf("Jump in the delay slot.  This is probably a bug.\n");
6088       break;
6089     default:
6090       assemble(0, &regs[0], 0);
6091   }
6092   int btaddr=get_reg(regs[0].regmap,BTREG);
6093   if(btaddr<0) {
6094     btaddr=get_reg(regs[0].regmap,-1);
6095     emit_readword(&branch_target,btaddr);
6096   }
6097   assert(btaddr!=HOST_CCREG);
6098   if(regs[0].regmap[HOST_CCREG]!=CCREG) emit_loadreg(CCREG,HOST_CCREG);
6099 #ifdef HOST_IMM8
6100   host_tempreg_acquire();
6101   emit_movimm(start+4,HOST_TEMPREG);
6102   emit_cmp(btaddr,HOST_TEMPREG);
6103   host_tempreg_release();
6104 #else
6105   emit_cmpimm(btaddr,start+4);
6106 #endif
6107   void *branch = out;
6108   emit_jeq(0);
6109   store_regs_bt(regs[0].regmap,regs[0].dirty,-1);
6110   do_jump_vaddr(btaddr);
6111   set_jump_target(branch, out);
6112   store_regs_bt(regs[0].regmap,regs[0].dirty,start+4);
6113   load_regs_bt(regs[0].regmap,regs[0].dirty,start+4);
6114 }
6115
6116 // Basic liveness analysis for MIPS registers
6117 void unneeded_registers(int istart,int iend,int r)
6118 {
6119   int i;
6120   uint64_t u,gte_u,b,gte_b;
6121   uint64_t temp_u,temp_gte_u=0;
6122   uint64_t gte_u_unknown=0;
6123   if (HACK_ENABLED(NDHACK_GTE_UNNEEDED))
6124     gte_u_unknown=~0ll;
6125   if(iend==slen-1) {
6126     u=1;
6127     gte_u=gte_u_unknown;
6128   }else{
6129     //u=unneeded_reg[iend+1];
6130     u=1;
6131     gte_u=gte_unneeded[iend+1];
6132   }
6133
6134   for (i=iend;i>=istart;i--)
6135   {
6136     //printf("unneeded registers i=%d (%d,%d) r=%d\n",i,istart,iend,r);
6137     if(dops[i].is_jump)
6138     {
6139       // If subroutine call, flag return address as a possible branch target
6140       if(dops[i].rt1==31 && i<slen-2) dops[i+2].bt=1;
6141
6142       if(ba[i]<start || ba[i]>=(start+slen*4))
6143       {
6144         // Branch out of this block, flush all regs
6145         u=1;
6146         gte_u=gte_u_unknown;
6147         branch_unneeded_reg[i]=u;
6148         // Merge in delay slot
6149         u|=(1LL<<dops[i+1].rt1)|(1LL<<dops[i+1].rt2);
6150         u&=~((1LL<<dops[i+1].rs1)|(1LL<<dops[i+1].rs2));
6151         u|=1;
6152         gte_u|=gte_rt[i+1];
6153         gte_u&=~gte_rs[i+1];
6154       }
6155       else
6156       {
6157         // Internal branch, flag target
6158         dops[(ba[i]-start)>>2].bt=1;
6159         if(ba[i]<=start+i*4) {
6160           // Backward branch
6161           if(dops[i].is_ujump)
6162           {
6163             // Unconditional branch
6164             temp_u=1;
6165             temp_gte_u=0;
6166           } else {
6167             // Conditional branch (not taken case)
6168             temp_u=unneeded_reg[i+2];
6169             temp_gte_u&=gte_unneeded[i+2];
6170           }
6171           // Merge in delay slot
6172           temp_u|=(1LL<<dops[i+1].rt1)|(1LL<<dops[i+1].rt2);
6173           temp_u&=~((1LL<<dops[i+1].rs1)|(1LL<<dops[i+1].rs2));
6174           temp_u|=1;
6175           temp_gte_u|=gte_rt[i+1];
6176           temp_gte_u&=~gte_rs[i+1];
6177           temp_u|=(1LL<<dops[i].rt1)|(1LL<<dops[i].rt2);
6178           temp_u&=~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
6179           temp_u|=1;
6180           temp_gte_u|=gte_rt[i];
6181           temp_gte_u&=~gte_rs[i];
6182           unneeded_reg[i]=temp_u;
6183           gte_unneeded[i]=temp_gte_u;
6184           // Only go three levels deep.  This recursion can take an
6185           // excessive amount of time if there are a lot of nested loops.
6186           if(r<2) {
6187             unneeded_registers((ba[i]-start)>>2,i-1,r+1);
6188           }else{
6189             unneeded_reg[(ba[i]-start)>>2]=1;
6190             gte_unneeded[(ba[i]-start)>>2]=gte_u_unknown;
6191           }
6192         } /*else*/ if(1) {
6193           if (dops[i].is_ujump)
6194           {
6195             // Unconditional branch
6196             u=unneeded_reg[(ba[i]-start)>>2];
6197             gte_u=gte_unneeded[(ba[i]-start)>>2];
6198             branch_unneeded_reg[i]=u;
6199             // Merge in delay slot
6200             u|=(1LL<<dops[i+1].rt1)|(1LL<<dops[i+1].rt2);
6201             u&=~((1LL<<dops[i+1].rs1)|(1LL<<dops[i+1].rs2));
6202             u|=1;
6203             gte_u|=gte_rt[i+1];
6204             gte_u&=~gte_rs[i+1];
6205           } else {
6206             // Conditional branch
6207             b=unneeded_reg[(ba[i]-start)>>2];
6208             gte_b=gte_unneeded[(ba[i]-start)>>2];
6209             branch_unneeded_reg[i]=b;
6210             // Branch delay slot
6211             b|=(1LL<<dops[i+1].rt1)|(1LL<<dops[i+1].rt2);
6212             b&=~((1LL<<dops[i+1].rs1)|(1LL<<dops[i+1].rs2));
6213             b|=1;
6214             gte_b|=gte_rt[i+1];
6215             gte_b&=~gte_rs[i+1];
6216             u&=b;
6217             gte_u&=gte_b;
6218             if(i<slen-1) {
6219               branch_unneeded_reg[i]&=unneeded_reg[i+2];
6220             } else {
6221               branch_unneeded_reg[i]=1;
6222             }
6223           }
6224         }
6225       }
6226     }
6227     else if(dops[i].itype==SYSCALL||dops[i].itype==HLECALL||dops[i].itype==INTCALL)
6228     {
6229       // SYSCALL instruction (software interrupt)
6230       u=1;
6231     }
6232     else if(dops[i].itype==COP0 && (source[i]&0x3f)==0x18)
6233     {
6234       // ERET instruction (return from interrupt)
6235       u=1;
6236     }
6237     //u=1; // DEBUG
6238     // Written registers are unneeded
6239     u|=1LL<<dops[i].rt1;
6240     u|=1LL<<dops[i].rt2;
6241     gte_u|=gte_rt[i];
6242     // Accessed registers are needed
6243     u&=~(1LL<<dops[i].rs1);
6244     u&=~(1LL<<dops[i].rs2);
6245     gte_u&=~gte_rs[i];
6246     if(gte_rs[i]&&dops[i].rt1&&(unneeded_reg[i+1]&(1ll<<dops[i].rt1)))
6247       gte_u|=gte_rs[i]&gte_unneeded[i+1]; // MFC2/CFC2 to dead register, unneeded
6248     // Source-target dependencies
6249     // R0 is always unneeded
6250     u|=1;
6251     // Save it
6252     unneeded_reg[i]=u;
6253     gte_unneeded[i]=gte_u;
6254     /*
6255     printf("ur (%d,%d) %x: ",istart,iend,start+i*4);
6256     printf("U:");
6257     int r;
6258     for(r=1;r<=CCREG;r++) {
6259       if((unneeded_reg[i]>>r)&1) {
6260         if(r==HIREG) printf(" HI");
6261         else if(r==LOREG) printf(" LO");
6262         else printf(" r%d",r);
6263       }
6264     }
6265     printf("\n");
6266     */
6267   }
6268 }
6269
6270 // Write back dirty registers as soon as we will no longer modify them,
6271 // so that we don't end up with lots of writes at the branches.
6272 void clean_registers(int istart,int iend,int wr)
6273 {
6274   int i;
6275   int r;
6276   u_int will_dirty_i,will_dirty_next,temp_will_dirty;
6277   u_int wont_dirty_i,wont_dirty_next,temp_wont_dirty;
6278   if(iend==slen-1) {
6279     will_dirty_i=will_dirty_next=0;
6280     wont_dirty_i=wont_dirty_next=0;
6281   }else{
6282     will_dirty_i=will_dirty_next=will_dirty[iend+1];
6283     wont_dirty_i=wont_dirty_next=wont_dirty[iend+1];
6284   }
6285   for (i=iend;i>=istart;i--)
6286   {
6287     if(dops[i].is_jump)
6288     {
6289       if(ba[i]<start || ba[i]>=(start+slen*4))
6290       {
6291         // Branch out of this block, flush all regs
6292         if (dops[i].is_ujump)
6293         {
6294           // Unconditional branch
6295           will_dirty_i=0;
6296           wont_dirty_i=0;
6297           // Merge in delay slot (will dirty)
6298           for(r=0;r<HOST_REGS;r++) {
6299             if(r!=EXCLUDE_REG) {
6300               if((branch_regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6301               if((branch_regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6302               if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) will_dirty_i|=1<<r;
6303               if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) will_dirty_i|=1<<r;
6304               if((branch_regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6305               if(branch_regs[i].regmap[r]<=0) will_dirty_i&=~(1<<r);
6306               if(branch_regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6307               if((regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6308               if((regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6309               if((regs[i].regmap[r]&63)==dops[i+1].rt1) will_dirty_i|=1<<r;
6310               if((regs[i].regmap[r]&63)==dops[i+1].rt2) will_dirty_i|=1<<r;
6311               if((regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6312               if(regs[i].regmap[r]<=0) will_dirty_i&=~(1<<r);
6313               if(regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6314             }
6315           }
6316         }
6317         else
6318         {
6319           // Conditional branch
6320           will_dirty_i=0;
6321           wont_dirty_i=wont_dirty_next;
6322           // Merge in delay slot (will dirty)
6323           for(r=0;r<HOST_REGS;r++) {
6324             if(r!=EXCLUDE_REG) {
6325               if (1) { // !dops[i].likely) {
6326                 // Might not dirty if likely branch is not taken
6327                 if((branch_regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6328                 if((branch_regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6329                 if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) will_dirty_i|=1<<r;
6330                 if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) will_dirty_i|=1<<r;
6331                 if((branch_regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6332                 if(branch_regs[i].regmap[r]==0) will_dirty_i&=~(1<<r);
6333                 if(branch_regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6334                 //if((regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6335                 //if((regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6336                 if((regs[i].regmap[r]&63)==dops[i+1].rt1) will_dirty_i|=1<<r;
6337                 if((regs[i].regmap[r]&63)==dops[i+1].rt2) will_dirty_i|=1<<r;
6338                 if((regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6339                 if(regs[i].regmap[r]<=0) will_dirty_i&=~(1<<r);
6340                 if(regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6341               }
6342             }
6343           }
6344         }
6345         // Merge in delay slot (wont dirty)
6346         for(r=0;r<HOST_REGS;r++) {
6347           if(r!=EXCLUDE_REG) {
6348             if((regs[i].regmap[r]&63)==dops[i].rt1) wont_dirty_i|=1<<r;
6349             if((regs[i].regmap[r]&63)==dops[i].rt2) wont_dirty_i|=1<<r;
6350             if((regs[i].regmap[r]&63)==dops[i+1].rt1) wont_dirty_i|=1<<r;
6351             if((regs[i].regmap[r]&63)==dops[i+1].rt2) wont_dirty_i|=1<<r;
6352             if(regs[i].regmap[r]==CCREG) wont_dirty_i|=1<<r;
6353             if((branch_regs[i].regmap[r]&63)==dops[i].rt1) wont_dirty_i|=1<<r;
6354             if((branch_regs[i].regmap[r]&63)==dops[i].rt2) wont_dirty_i|=1<<r;
6355             if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) wont_dirty_i|=1<<r;
6356             if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) wont_dirty_i|=1<<r;
6357             if(branch_regs[i].regmap[r]==CCREG) wont_dirty_i|=1<<r;
6358           }
6359         }
6360         if(wr) {
6361           #ifndef DESTRUCTIVE_WRITEBACK
6362           branch_regs[i].dirty&=wont_dirty_i;
6363           #endif
6364           branch_regs[i].dirty|=will_dirty_i;
6365         }
6366       }
6367       else
6368       {
6369         // Internal branch
6370         if(ba[i]<=start+i*4) {
6371           // Backward branch
6372           if (dops[i].is_ujump)
6373           {
6374             // Unconditional branch
6375             temp_will_dirty=0;
6376             temp_wont_dirty=0;
6377             // Merge in delay slot (will dirty)
6378             for(r=0;r<HOST_REGS;r++) {
6379               if(r!=EXCLUDE_REG) {
6380                 if((branch_regs[i].regmap[r]&63)==dops[i].rt1) temp_will_dirty|=1<<r;
6381                 if((branch_regs[i].regmap[r]&63)==dops[i].rt2) temp_will_dirty|=1<<r;
6382                 if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) temp_will_dirty|=1<<r;
6383                 if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) temp_will_dirty|=1<<r;
6384                 if((branch_regs[i].regmap[r]&63)>33) temp_will_dirty&=~(1<<r);
6385                 if(branch_regs[i].regmap[r]<=0) temp_will_dirty&=~(1<<r);
6386                 if(branch_regs[i].regmap[r]==CCREG) temp_will_dirty|=1<<r;
6387                 if((regs[i].regmap[r]&63)==dops[i].rt1) temp_will_dirty|=1<<r;
6388                 if((regs[i].regmap[r]&63)==dops[i].rt2) temp_will_dirty|=1<<r;
6389                 if((regs[i].regmap[r]&63)==dops[i+1].rt1) temp_will_dirty|=1<<r;
6390                 if((regs[i].regmap[r]&63)==dops[i+1].rt2) temp_will_dirty|=1<<r;
6391                 if((regs[i].regmap[r]&63)>33) temp_will_dirty&=~(1<<r);
6392                 if(regs[i].regmap[r]<=0) temp_will_dirty&=~(1<<r);
6393                 if(regs[i].regmap[r]==CCREG) temp_will_dirty|=1<<r;
6394               }
6395             }
6396           } else {
6397             // Conditional branch (not taken case)
6398             temp_will_dirty=will_dirty_next;
6399             temp_wont_dirty=wont_dirty_next;
6400             // Merge in delay slot (will dirty)
6401             for(r=0;r<HOST_REGS;r++) {
6402               if(r!=EXCLUDE_REG) {
6403                 if (1) { // !dops[i].likely) {
6404                   // Will not dirty if likely branch is not taken
6405                   if((branch_regs[i].regmap[r]&63)==dops[i].rt1) temp_will_dirty|=1<<r;
6406                   if((branch_regs[i].regmap[r]&63)==dops[i].rt2) temp_will_dirty|=1<<r;
6407                   if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) temp_will_dirty|=1<<r;
6408                   if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) temp_will_dirty|=1<<r;
6409                   if((branch_regs[i].regmap[r]&63)>33) temp_will_dirty&=~(1<<r);
6410                   if(branch_regs[i].regmap[r]==0) temp_will_dirty&=~(1<<r);
6411                   if(branch_regs[i].regmap[r]==CCREG) temp_will_dirty|=1<<r;
6412                   //if((regs[i].regmap[r]&63)==dops[i].rt1) temp_will_dirty|=1<<r;
6413                   //if((regs[i].regmap[r]&63)==dops[i].rt2) temp_will_dirty|=1<<r;
6414                   if((regs[i].regmap[r]&63)==dops[i+1].rt1) temp_will_dirty|=1<<r;
6415                   if((regs[i].regmap[r]&63)==dops[i+1].rt2) temp_will_dirty|=1<<r;
6416                   if((regs[i].regmap[r]&63)>33) temp_will_dirty&=~(1<<r);
6417                   if(regs[i].regmap[r]<=0) temp_will_dirty&=~(1<<r);
6418                   if(regs[i].regmap[r]==CCREG) temp_will_dirty|=1<<r;
6419                 }
6420               }
6421             }
6422           }
6423           // Merge in delay slot (wont dirty)
6424           for(r=0;r<HOST_REGS;r++) {
6425             if(r!=EXCLUDE_REG) {
6426               if((regs[i].regmap[r]&63)==dops[i].rt1) temp_wont_dirty|=1<<r;
6427               if((regs[i].regmap[r]&63)==dops[i].rt2) temp_wont_dirty|=1<<r;
6428               if((regs[i].regmap[r]&63)==dops[i+1].rt1) temp_wont_dirty|=1<<r;
6429               if((regs[i].regmap[r]&63)==dops[i+1].rt2) temp_wont_dirty|=1<<r;
6430               if(regs[i].regmap[r]==CCREG) temp_wont_dirty|=1<<r;
6431               if((branch_regs[i].regmap[r]&63)==dops[i].rt1) temp_wont_dirty|=1<<r;
6432               if((branch_regs[i].regmap[r]&63)==dops[i].rt2) temp_wont_dirty|=1<<r;
6433               if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) temp_wont_dirty|=1<<r;
6434               if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) temp_wont_dirty|=1<<r;
6435               if(branch_regs[i].regmap[r]==CCREG) temp_wont_dirty|=1<<r;
6436             }
6437           }
6438           // Deal with changed mappings
6439           if(i<iend) {
6440             for(r=0;r<HOST_REGS;r++) {
6441               if(r!=EXCLUDE_REG) {
6442                 if(regs[i].regmap[r]!=regmap_pre[i][r]) {
6443                   temp_will_dirty&=~(1<<r);
6444                   temp_wont_dirty&=~(1<<r);
6445                   if((regmap_pre[i][r]&63)>0 && (regmap_pre[i][r]&63)<34) {
6446                     temp_will_dirty|=((unneeded_reg[i]>>(regmap_pre[i][r]&63))&1)<<r;
6447                     temp_wont_dirty|=((unneeded_reg[i]>>(regmap_pre[i][r]&63))&1)<<r;
6448                   } else {
6449                     temp_will_dirty|=1<<r;
6450                     temp_wont_dirty|=1<<r;
6451                   }
6452                 }
6453               }
6454             }
6455           }
6456           if(wr) {
6457             will_dirty[i]=temp_will_dirty;
6458             wont_dirty[i]=temp_wont_dirty;
6459             clean_registers((ba[i]-start)>>2,i-1,0);
6460           }else{
6461             // Limit recursion.  It can take an excessive amount
6462             // of time if there are a lot of nested loops.
6463             will_dirty[(ba[i]-start)>>2]=0;
6464             wont_dirty[(ba[i]-start)>>2]=-1;
6465           }
6466         }
6467         /*else*/ if(1)
6468         {
6469           if (dops[i].is_ujump)
6470           {
6471             // Unconditional branch
6472             will_dirty_i=0;
6473             wont_dirty_i=0;
6474           //if(ba[i]>start+i*4) { // Disable recursion (for debugging)
6475             for(r=0;r<HOST_REGS;r++) {
6476               if(r!=EXCLUDE_REG) {
6477                 if(branch_regs[i].regmap[r]==regs[(ba[i]-start)>>2].regmap_entry[r]) {
6478                   will_dirty_i|=will_dirty[(ba[i]-start)>>2]&(1<<r);
6479                   wont_dirty_i|=wont_dirty[(ba[i]-start)>>2]&(1<<r);
6480                 }
6481                 if(branch_regs[i].regmap[r]>=0) {
6482                   will_dirty_i|=((unneeded_reg[(ba[i]-start)>>2]>>(branch_regs[i].regmap[r]&63))&1)<<r;
6483                   wont_dirty_i|=((unneeded_reg[(ba[i]-start)>>2]>>(branch_regs[i].regmap[r]&63))&1)<<r;
6484                 }
6485               }
6486             }
6487           //}
6488             // Merge in delay slot
6489             for(r=0;r<HOST_REGS;r++) {
6490               if(r!=EXCLUDE_REG) {
6491                 if((branch_regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6492                 if((branch_regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6493                 if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) will_dirty_i|=1<<r;
6494                 if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) will_dirty_i|=1<<r;
6495                 if((branch_regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6496                 if(branch_regs[i].regmap[r]<=0) will_dirty_i&=~(1<<r);
6497                 if(branch_regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6498                 if((regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6499                 if((regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6500                 if((regs[i].regmap[r]&63)==dops[i+1].rt1) will_dirty_i|=1<<r;
6501                 if((regs[i].regmap[r]&63)==dops[i+1].rt2) will_dirty_i|=1<<r;
6502                 if((regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6503                 if(regs[i].regmap[r]<=0) will_dirty_i&=~(1<<r);
6504                 if(regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6505               }
6506             }
6507           } else {
6508             // Conditional branch
6509             will_dirty_i=will_dirty_next;
6510             wont_dirty_i=wont_dirty_next;
6511           //if(ba[i]>start+i*4) { // Disable recursion (for debugging)
6512             for(r=0;r<HOST_REGS;r++) {
6513               if(r!=EXCLUDE_REG) {
6514                 signed char target_reg=branch_regs[i].regmap[r];
6515                 if(target_reg==regs[(ba[i]-start)>>2].regmap_entry[r]) {
6516                   will_dirty_i&=will_dirty[(ba[i]-start)>>2]&(1<<r);
6517                   wont_dirty_i|=wont_dirty[(ba[i]-start)>>2]&(1<<r);
6518                 }
6519                 else if(target_reg>=0) {
6520                   will_dirty_i&=((unneeded_reg[(ba[i]-start)>>2]>>(target_reg&63))&1)<<r;
6521                   wont_dirty_i|=((unneeded_reg[(ba[i]-start)>>2]>>(target_reg&63))&1)<<r;
6522                 }
6523               }
6524             }
6525           //}
6526             // Merge in delay slot
6527             for(r=0;r<HOST_REGS;r++) {
6528               if(r!=EXCLUDE_REG) {
6529                 if (1) { // !dops[i].likely) {
6530                   // Might not dirty if likely branch is not taken
6531                   if((branch_regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6532                   if((branch_regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6533                   if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) will_dirty_i|=1<<r;
6534                   if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) will_dirty_i|=1<<r;
6535                   if((branch_regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6536                   if(branch_regs[i].regmap[r]<=0) will_dirty_i&=~(1<<r);
6537                   if(branch_regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6538                   //if((regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6539                   //if((regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6540                   if((regs[i].regmap[r]&63)==dops[i+1].rt1) will_dirty_i|=1<<r;
6541                   if((regs[i].regmap[r]&63)==dops[i+1].rt2) will_dirty_i|=1<<r;
6542                   if((regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6543                   if(regs[i].regmap[r]<=0) will_dirty_i&=~(1<<r);
6544                   if(regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6545                 }
6546               }
6547             }
6548           }
6549           // Merge in delay slot (won't dirty)
6550           for(r=0;r<HOST_REGS;r++) {
6551             if(r!=EXCLUDE_REG) {
6552               if((regs[i].regmap[r]&63)==dops[i].rt1) wont_dirty_i|=1<<r;
6553               if((regs[i].regmap[r]&63)==dops[i].rt2) wont_dirty_i|=1<<r;
6554               if((regs[i].regmap[r]&63)==dops[i+1].rt1) wont_dirty_i|=1<<r;
6555               if((regs[i].regmap[r]&63)==dops[i+1].rt2) wont_dirty_i|=1<<r;
6556               if(regs[i].regmap[r]==CCREG) wont_dirty_i|=1<<r;
6557               if((branch_regs[i].regmap[r]&63)==dops[i].rt1) wont_dirty_i|=1<<r;
6558               if((branch_regs[i].regmap[r]&63)==dops[i].rt2) wont_dirty_i|=1<<r;
6559               if((branch_regs[i].regmap[r]&63)==dops[i+1].rt1) wont_dirty_i|=1<<r;
6560               if((branch_regs[i].regmap[r]&63)==dops[i+1].rt2) wont_dirty_i|=1<<r;
6561               if(branch_regs[i].regmap[r]==CCREG) wont_dirty_i|=1<<r;
6562             }
6563           }
6564           if(wr) {
6565             #ifndef DESTRUCTIVE_WRITEBACK
6566             branch_regs[i].dirty&=wont_dirty_i;
6567             #endif
6568             branch_regs[i].dirty|=will_dirty_i;
6569           }
6570         }
6571       }
6572     }
6573     else if(dops[i].itype==SYSCALL||dops[i].itype==HLECALL||dops[i].itype==INTCALL)
6574     {
6575       // SYSCALL instruction (software interrupt)
6576       will_dirty_i=0;
6577       wont_dirty_i=0;
6578     }
6579     else if(dops[i].itype==COP0 && (source[i]&0x3f)==0x18)
6580     {
6581       // ERET instruction (return from interrupt)
6582       will_dirty_i=0;
6583       wont_dirty_i=0;
6584     }
6585     will_dirty_next=will_dirty_i;
6586     wont_dirty_next=wont_dirty_i;
6587     for(r=0;r<HOST_REGS;r++) {
6588       if(r!=EXCLUDE_REG) {
6589         if((regs[i].regmap[r]&63)==dops[i].rt1) will_dirty_i|=1<<r;
6590         if((regs[i].regmap[r]&63)==dops[i].rt2) will_dirty_i|=1<<r;
6591         if((regs[i].regmap[r]&63)>33) will_dirty_i&=~(1<<r);
6592         if(regs[i].regmap[r]<=0) will_dirty_i&=~(1<<r);
6593         if(regs[i].regmap[r]==CCREG) will_dirty_i|=1<<r;
6594         if((regs[i].regmap[r]&63)==dops[i].rt1) wont_dirty_i|=1<<r;
6595         if((regs[i].regmap[r]&63)==dops[i].rt2) wont_dirty_i|=1<<r;
6596         if(regs[i].regmap[r]==CCREG) wont_dirty_i|=1<<r;
6597         if(i>istart) {
6598           if (!dops[i].is_jump)
6599           {
6600             // Don't store a register immediately after writing it,
6601             // may prevent dual-issue.
6602             if((regs[i].regmap[r]&63)==dops[i-1].rt1) wont_dirty_i|=1<<r;
6603             if((regs[i].regmap[r]&63)==dops[i-1].rt2) wont_dirty_i|=1<<r;
6604           }
6605         }
6606       }
6607     }
6608     // Save it
6609     will_dirty[i]=will_dirty_i;
6610     wont_dirty[i]=wont_dirty_i;
6611     // Mark registers that won't be dirtied as not dirty
6612     if(wr) {
6613         regs[i].dirty|=will_dirty_i;
6614         #ifndef DESTRUCTIVE_WRITEBACK
6615         regs[i].dirty&=wont_dirty_i;
6616         if(dops[i].is_jump)
6617         {
6618           if (i < iend-1 && !dops[i].is_ujump) {
6619             for(r=0;r<HOST_REGS;r++) {
6620               if(r!=EXCLUDE_REG) {
6621                 if(regs[i].regmap[r]==regmap_pre[i+2][r]) {
6622                   regs[i+2].wasdirty&=wont_dirty_i|~(1<<r);
6623                 }else {/*printf("i: %x (%d) mismatch(+2): %d\n",start+i*4,i,r);assert(!((wont_dirty_i>>r)&1));*/}
6624               }
6625             }
6626           }
6627         }
6628         else
6629         {
6630           if(i<iend) {
6631             for(r=0;r<HOST_REGS;r++) {
6632               if(r!=EXCLUDE_REG) {
6633                 if(regs[i].regmap[r]==regmap_pre[i+1][r]) {
6634                   regs[i+1].wasdirty&=wont_dirty_i|~(1<<r);
6635                 }else {/*printf("i: %x (%d) mismatch(+1): %d\n",start+i*4,i,r);assert(!((wont_dirty_i>>r)&1));*/}
6636               }
6637             }
6638           }
6639         }
6640         #endif
6641       //}
6642     }
6643     // Deal with changed mappings
6644     temp_will_dirty=will_dirty_i;
6645     temp_wont_dirty=wont_dirty_i;
6646     for(r=0;r<HOST_REGS;r++) {
6647       if(r!=EXCLUDE_REG) {
6648         int nr;
6649         if(regs[i].regmap[r]==regmap_pre[i][r]) {
6650           if(wr) {
6651             #ifndef DESTRUCTIVE_WRITEBACK
6652             regs[i].wasdirty&=wont_dirty_i|~(1<<r);
6653             #endif
6654             regs[i].wasdirty|=will_dirty_i&(1<<r);
6655           }
6656         }
6657         else if(regmap_pre[i][r]>=0&&(nr=get_reg(regs[i].regmap,regmap_pre[i][r]))>=0) {
6658           // Register moved to a different register
6659           will_dirty_i&=~(1<<r);
6660           wont_dirty_i&=~(1<<r);
6661           will_dirty_i|=((temp_will_dirty>>nr)&1)<<r;
6662           wont_dirty_i|=((temp_wont_dirty>>nr)&1)<<r;
6663           if(wr) {
6664             #ifndef DESTRUCTIVE_WRITEBACK
6665             regs[i].wasdirty&=wont_dirty_i|~(1<<r);
6666             #endif
6667             regs[i].wasdirty|=will_dirty_i&(1<<r);
6668           }
6669         }
6670         else {
6671           will_dirty_i&=~(1<<r);
6672           wont_dirty_i&=~(1<<r);
6673           if((regmap_pre[i][r]&63)>0 && (regmap_pre[i][r]&63)<34) {
6674             will_dirty_i|=((unneeded_reg[i]>>(regmap_pre[i][r]&63))&1)<<r;
6675             wont_dirty_i|=((unneeded_reg[i]>>(regmap_pre[i][r]&63))&1)<<r;
6676           } else {
6677             wont_dirty_i|=1<<r;
6678             /*printf("i: %x (%d) mismatch: %d\n",start+i*4,i,r);assert(!((will_dirty>>r)&1));*/
6679           }
6680         }
6681       }
6682     }
6683   }
6684 }
6685
6686 #ifdef DISASM
6687   /* disassembly */
6688 void disassemble_inst(int i)
6689 {
6690     if (dops[i].bt) printf("*"); else printf(" ");
6691     switch(dops[i].itype) {
6692       case UJUMP:
6693         printf (" %x: %s %8x\n",start+i*4,insn[i],ba[i]);break;
6694       case CJUMP:
6695         printf (" %x: %s r%d,r%d,%8x\n",start+i*4,insn[i],dops[i].rs1,dops[i].rs2,i?start+i*4+4+((signed int)((unsigned int)source[i]<<16)>>14):*ba);break;
6696       case SJUMP:
6697         printf (" %x: %s r%d,%8x\n",start+i*4,insn[i],dops[i].rs1,start+i*4+4+((signed int)((unsigned int)source[i]<<16)>>14));break;
6698       case RJUMP:
6699         if (dops[i].opcode==0x9&&dops[i].rt1!=31)
6700           printf (" %x: %s r%d,r%d\n",start+i*4,insn[i],dops[i].rt1,dops[i].rs1);
6701         else
6702           printf (" %x: %s r%d\n",start+i*4,insn[i],dops[i].rs1);
6703         break;
6704       case SPAN:
6705         printf (" %x: %s (pagespan) r%d,r%d,%8x\n",start+i*4,insn[i],dops[i].rs1,dops[i].rs2,ba[i]);break;
6706       case IMM16:
6707         if(dops[i].opcode==0xf) //LUI
6708           printf (" %x: %s r%d,%4x0000\n",start+i*4,insn[i],dops[i].rt1,imm[i]&0xffff);
6709         else
6710           printf (" %x: %s r%d,r%d,%d\n",start+i*4,insn[i],dops[i].rt1,dops[i].rs1,imm[i]);
6711         break;
6712       case LOAD:
6713       case LOADLR:
6714         printf (" %x: %s r%d,r%d+%x\n",start+i*4,insn[i],dops[i].rt1,dops[i].rs1,imm[i]);
6715         break;
6716       case STORE:
6717       case STORELR:
6718         printf (" %x: %s r%d,r%d+%x\n",start+i*4,insn[i],dops[i].rs2,dops[i].rs1,imm[i]);
6719         break;
6720       case ALU:
6721       case SHIFT:
6722         printf (" %x: %s r%d,r%d,r%d\n",start+i*4,insn[i],dops[i].rt1,dops[i].rs1,dops[i].rs2);
6723         break;
6724       case MULTDIV:
6725         printf (" %x: %s r%d,r%d\n",start+i*4,insn[i],dops[i].rs1,dops[i].rs2);
6726         break;
6727       case SHIFTIMM:
6728         printf (" %x: %s r%d,r%d,%d\n",start+i*4,insn[i],dops[i].rt1,dops[i].rs1,imm[i]);
6729         break;
6730       case MOV:
6731         if((dops[i].opcode2&0x1d)==0x10)
6732           printf (" %x: %s r%d\n",start+i*4,insn[i],dops[i].rt1);
6733         else if((dops[i].opcode2&0x1d)==0x11)
6734           printf (" %x: %s r%d\n",start+i*4,insn[i],dops[i].rs1);
6735         else
6736           printf (" %x: %s\n",start+i*4,insn[i]);
6737         break;
6738       case COP0:
6739         if(dops[i].opcode2==0)
6740           printf (" %x: %s r%d,cpr0[%d]\n",start+i*4,insn[i],dops[i].rt1,(source[i]>>11)&0x1f); // MFC0
6741         else if(dops[i].opcode2==4)
6742           printf (" %x: %s r%d,cpr0[%d]\n",start+i*4,insn[i],dops[i].rs1,(source[i]>>11)&0x1f); // MTC0
6743         else printf (" %x: %s\n",start+i*4,insn[i]);
6744         break;
6745       case COP1:
6746         if(dops[i].opcode2<3)
6747           printf (" %x: %s r%d,cpr1[%d]\n",start+i*4,insn[i],dops[i].rt1,(source[i]>>11)&0x1f); // MFC1
6748         else if(dops[i].opcode2>3)
6749           printf (" %x: %s r%d,cpr1[%d]\n",start+i*4,insn[i],dops[i].rs1,(source[i]>>11)&0x1f); // MTC1
6750         else printf (" %x: %s\n",start+i*4,insn[i]);
6751         break;
6752       case COP2:
6753         if(dops[i].opcode2<3)
6754           printf (" %x: %s r%d,cpr2[%d]\n",start+i*4,insn[i],dops[i].rt1,(source[i]>>11)&0x1f); // MFC2
6755         else if(dops[i].opcode2>3)
6756           printf (" %x: %s r%d,cpr2[%d]\n",start+i*4,insn[i],dops[i].rs1,(source[i]>>11)&0x1f); // MTC2
6757         else printf (" %x: %s\n",start+i*4,insn[i]);
6758         break;
6759       case C1LS:
6760         printf (" %x: %s cpr1[%d],r%d+%x\n",start+i*4,insn[i],(source[i]>>16)&0x1f,dops[i].rs1,imm[i]);
6761         break;
6762       case C2LS:
6763         printf (" %x: %s cpr2[%d],r%d+%x\n",start+i*4,insn[i],(source[i]>>16)&0x1f,dops[i].rs1,imm[i]);
6764         break;
6765       case INTCALL:
6766         printf (" %x: %s (INTCALL)\n",start+i*4,insn[i]);
6767         break;
6768       default:
6769         //printf (" %s %8x\n",insn[i],source[i]);
6770         printf (" %x: %s\n",start+i*4,insn[i]);
6771     }
6772 }
6773 #else
6774 static void disassemble_inst(int i) {}
6775 #endif // DISASM
6776
6777 #define DRC_TEST_VAL 0x74657374
6778
6779 static void new_dynarec_test(void)
6780 {
6781   int (*testfunc)(void);
6782   void *beginning;
6783   int ret[2];
6784   size_t i;
6785
6786   // check structure linkage
6787   if ((u_char *)rcnts - (u_char *)&psxRegs != sizeof(psxRegs))
6788   {
6789     SysPrintf("linkage_arm* miscompilation/breakage detected.\n");
6790   }
6791
6792   SysPrintf("testing if we can run recompiled code...\n");
6793   ((volatile u_int *)out)[0]++; // make cache dirty
6794
6795   for (i = 0; i < ARRAY_SIZE(ret); i++) {
6796     out = ndrc->translation_cache;
6797     beginning = start_block();
6798     emit_movimm(DRC_TEST_VAL + i, 0); // test
6799     emit_ret();
6800     literal_pool(0);
6801     end_block(beginning);
6802     testfunc = beginning;
6803     ret[i] = testfunc();
6804   }
6805
6806   if (ret[0] == DRC_TEST_VAL && ret[1] == DRC_TEST_VAL + 1)
6807     SysPrintf("test passed.\n");
6808   else
6809     SysPrintf("test failed, will likely crash soon (r=%08x %08x)\n", ret[0], ret[1]);
6810   out = ndrc->translation_cache;
6811 }
6812
6813 // clear the state completely, instead of just marking
6814 // things invalid like invalidate_all_pages() does
6815 void new_dynarec_clear_full(void)
6816 {
6817   int n;
6818   out = ndrc->translation_cache;
6819   memset(invalid_code,1,sizeof(invalid_code));
6820   memset(hash_table,0xff,sizeof(hash_table));
6821   memset(mini_ht,-1,sizeof(mini_ht));
6822   memset(restore_candidate,0,sizeof(restore_candidate));
6823   memset(shadow,0,sizeof(shadow));
6824   copy=shadow;
6825   expirep=16384; // Expiry pointer, +2 blocks
6826   pending_exception=0;
6827   literalcount=0;
6828   stop_after_jal=0;
6829   inv_code_start=inv_code_end=~0;
6830   f1_hack=0;
6831   // TLB
6832   for(n=0;n<4096;n++) ll_clear(jump_in+n);
6833   for(n=0;n<4096;n++) ll_clear(jump_out+n);
6834   for(n=0;n<4096;n++) ll_clear(jump_dirty+n);
6835
6836   cycle_multiplier_old = cycle_multiplier;
6837   new_dynarec_hacks_old = new_dynarec_hacks;
6838 }
6839
6840 void new_dynarec_init(void)
6841 {
6842   SysPrintf("Init new dynarec\n");
6843
6844 #ifdef BASE_ADDR_DYNAMIC
6845   #ifdef VITA
6846   sceBlock = sceKernelAllocMemBlockForVM("code", 1 << TARGET_SIZE_2);
6847   if (sceBlock < 0)
6848     SysPrintf("sceKernelAllocMemBlockForVM failed\n");
6849   int ret = sceKernelGetMemBlockBase(sceBlock, (void **)&ndrc);
6850   if (ret < 0)
6851     SysPrintf("sceKernelGetMemBlockBase failed\n");
6852   #else
6853   uintptr_t desired_addr = 0;
6854   #ifdef __ELF__
6855   extern char _end;
6856   desired_addr = ((uintptr_t)&_end + 0xffffff) & ~0xffffffl;
6857   #endif
6858   ndrc = mmap((void *)desired_addr, sizeof(*ndrc),
6859             PROT_READ | PROT_WRITE | PROT_EXEC,
6860             MAP_PRIVATE | MAP_ANONYMOUS, -1, 0);
6861   if (ndrc == MAP_FAILED) {
6862     SysPrintf("mmap() failed: %s\n", strerror(errno));
6863     abort();
6864   }
6865   #endif
6866 #else
6867   #ifndef NO_WRITE_EXEC
6868   // not all systems allow execute in data segment by default
6869   if (mprotect(ndrc, sizeof(ndrc->translation_cache) + sizeof(ndrc->tramp.ops),
6870                PROT_READ | PROT_WRITE | PROT_EXEC) != 0)
6871     SysPrintf("mprotect() failed: %s\n", strerror(errno));
6872   #endif
6873 #endif
6874   out = ndrc->translation_cache;
6875   cycle_multiplier=200;
6876   new_dynarec_clear_full();
6877 #ifdef HOST_IMM8
6878   // Copy this into local area so we don't have to put it in every literal pool
6879   invc_ptr=invalid_code;
6880 #endif
6881   arch_init();
6882   new_dynarec_test();
6883   ram_offset=(uintptr_t)rdram-0x80000000;
6884   if (ram_offset!=0)
6885     SysPrintf("warning: RAM is not directly mapped, performance will suffer\n");
6886 }
6887
6888 void new_dynarec_cleanup(void)
6889 {
6890   int n;
6891 #ifdef BASE_ADDR_DYNAMIC
6892   #ifdef VITA
6893   sceKernelFreeMemBlock(sceBlock);
6894   sceBlock = -1;
6895   #else
6896   if (munmap(ndrc, sizeof(*ndrc)) < 0)
6897     SysPrintf("munmap() failed\n");
6898   #endif
6899 #endif
6900   for(n=0;n<4096;n++) ll_clear(jump_in+n);
6901   for(n=0;n<4096;n++) ll_clear(jump_out+n);
6902   for(n=0;n<4096;n++) ll_clear(jump_dirty+n);
6903   #ifdef ROM_COPY
6904   if (munmap (ROM_COPY, 67108864) < 0) {SysPrintf("munmap() failed\n");}
6905   #endif
6906 }
6907
6908 static u_int *get_source_start(u_int addr, u_int *limit)
6909 {
6910   if (!HACK_ENABLED(NDHACK_OVERRIDE_CYCLE_M))
6911     cycle_multiplier_override = 0;
6912
6913   if (addr < 0x00200000 ||
6914     (0xa0000000 <= addr && addr < 0xa0200000))
6915   {
6916     // used for BIOS calls mostly?
6917     *limit = (addr&0xa0000000)|0x00200000;
6918     return (u_int *)(rdram + (addr&0x1fffff));
6919   }
6920   else if (!Config.HLE && (
6921     /* (0x9fc00000 <= addr && addr < 0x9fc80000) ||*/
6922     (0xbfc00000 <= addr && addr < 0xbfc80000)))
6923   {
6924     // BIOS. The multiplier should be much higher as it's uncached 8bit mem,
6925     // but timings in PCSX are too tied to the interpreter's BIAS
6926     if (!HACK_ENABLED(NDHACK_OVERRIDE_CYCLE_M))
6927       cycle_multiplier_override = 200;
6928
6929     *limit = (addr & 0xfff00000) | 0x80000;
6930     return (u_int *)((u_char *)psxR + (addr&0x7ffff));
6931   }
6932   else if (addr >= 0x80000000 && addr < 0x80000000+RAM_SIZE) {
6933     *limit = (addr & 0x80600000) + 0x00200000;
6934     return (u_int *)(rdram + (addr&0x1fffff));
6935   }
6936   return NULL;
6937 }
6938
6939 static u_int scan_for_ret(u_int addr)
6940 {
6941   u_int limit = 0;
6942   u_int *mem;
6943
6944   mem = get_source_start(addr, &limit);
6945   if (mem == NULL)
6946     return addr;
6947
6948   if (limit > addr + 0x1000)
6949     limit = addr + 0x1000;
6950   for (; addr < limit; addr += 4, mem++) {
6951     if (*mem == 0x03e00008) // jr $ra
6952       return addr + 8;
6953   }
6954   return addr;
6955 }
6956
6957 struct savestate_block {
6958   uint32_t addr;
6959   uint32_t regflags;
6960 };
6961
6962 static int addr_cmp(const void *p1_, const void *p2_)
6963 {
6964   const struct savestate_block *p1 = p1_, *p2 = p2_;
6965   return p1->addr - p2->addr;
6966 }
6967
6968 int new_dynarec_save_blocks(void *save, int size)
6969 {
6970   struct savestate_block *blocks = save;
6971   int maxcount = size / sizeof(blocks[0]);
6972   struct savestate_block tmp_blocks[1024];
6973   struct ll_entry *head;
6974   int p, s, d, o, bcnt;
6975   u_int addr;
6976
6977   o = 0;
6978   for (p = 0; p < ARRAY_SIZE(jump_in); p++) {
6979     bcnt = 0;
6980     for (head = jump_in[p]; head != NULL; head = head->next) {
6981       tmp_blocks[bcnt].addr = head->vaddr;
6982       tmp_blocks[bcnt].regflags = head->reg_sv_flags;
6983       bcnt++;
6984     }
6985     if (bcnt < 1)
6986       continue;
6987     qsort(tmp_blocks, bcnt, sizeof(tmp_blocks[0]), addr_cmp);
6988
6989     addr = tmp_blocks[0].addr;
6990     for (s = d = 0; s < bcnt; s++) {
6991       if (tmp_blocks[s].addr < addr)
6992         continue;
6993       if (d == 0 || tmp_blocks[d-1].addr != tmp_blocks[s].addr)
6994         tmp_blocks[d++] = tmp_blocks[s];
6995       addr = scan_for_ret(tmp_blocks[s].addr);
6996     }
6997
6998     if (o + d > maxcount)
6999       d = maxcount - o;
7000     memcpy(&blocks[o], tmp_blocks, d * sizeof(blocks[0]));
7001     o += d;
7002   }
7003
7004   return o * sizeof(blocks[0]);
7005 }
7006
7007 void new_dynarec_load_blocks(const void *save, int size)
7008 {
7009   const struct savestate_block *blocks = save;
7010   int count = size / sizeof(blocks[0]);
7011   u_int regs_save[32];
7012   uint32_t f;
7013   int i, b;
7014
7015   get_addr(psxRegs.pc);
7016
7017   // change GPRs for speculation to at least partially work..
7018   memcpy(regs_save, &psxRegs.GPR, sizeof(regs_save));
7019   for (i = 1; i < 32; i++)
7020     psxRegs.GPR.r[i] = 0x80000000;
7021
7022   for (b = 0; b < count; b++) {
7023     for (f = blocks[b].regflags, i = 0; f; f >>= 1, i++) {
7024       if (f & 1)
7025         psxRegs.GPR.r[i] = 0x1f800000;
7026     }
7027
7028     get_addr(blocks[b].addr);
7029
7030     for (f = blocks[b].regflags, i = 0; f; f >>= 1, i++) {
7031       if (f & 1)
7032         psxRegs.GPR.r[i] = 0x80000000;
7033     }
7034   }
7035
7036   memcpy(&psxRegs.GPR, regs_save, sizeof(regs_save));
7037 }
7038
7039 int new_recompile_block(u_int addr)
7040 {
7041   u_int pagelimit = 0;
7042   u_int state_rflags = 0;
7043   int i;
7044
7045   assem_debug("NOTCOMPILED: addr = %x -> %p\n", addr, out);
7046   //printf("TRACE: count=%d next=%d (compile %x)\n",Count,next_interupt,addr);
7047   //if(debug)
7048   //printf("fpu mapping=%x enabled=%x\n",(Status & 0x04000000)>>26,(Status & 0x20000000)>>29);
7049
7050   // this is just for speculation
7051   for (i = 1; i < 32; i++) {
7052     if ((psxRegs.GPR.r[i] & 0xffff0000) == 0x1f800000)
7053       state_rflags |= 1 << i;
7054   }
7055
7056   start = (u_int)addr&~3;
7057   //assert(((u_int)addr&1)==0); // start-in-delay-slot flag
7058   new_dynarec_did_compile=1;
7059   if (Config.HLE && start == 0x80001000) // hlecall
7060   {
7061     // XXX: is this enough? Maybe check hleSoftCall?
7062     void *beginning=start_block();
7063     u_int page=get_page(start);
7064
7065     invalid_code[start>>12]=0;
7066     emit_movimm(start,0);
7067     emit_writeword(0,&pcaddr);
7068     emit_far_jump(new_dyna_leave);
7069     literal_pool(0);
7070     end_block(beginning);
7071     ll_add_flags(jump_in+page,start,state_rflags,(void *)beginning);
7072     return 0;
7073   }
7074   else if (f1_hack == ~0u || (f1_hack != 0 && start == f1_hack)) {
7075     void *beginning = start_block();
7076     u_int page = get_page(start);
7077     emit_readword(&psxRegs.GPR.n.sp, 0);
7078     emit_readptr(&mem_rtab, 1);
7079     emit_shrimm(0, 12, 2);
7080     emit_readptr_dualindexedx_ptrlen(1, 2, 1);
7081     emit_addimm(0, 0x18, 0);
7082     emit_adds_ptr(1, 1, 1);
7083     emit_ldr_dualindexed(1, 0, 0);
7084     emit_writeword(0, &psxRegs.GPR.r[26]); // lw k0, 0x18(sp)
7085     emit_far_call(get_addr_ht);
7086     emit_jmpreg(0); // jr k0
7087     literal_pool(0);
7088     end_block(beginning);
7089
7090     ll_add_flags(jump_in + page, start, state_rflags, beginning);
7091     SysPrintf("F1 hack to   %08x\n", start);
7092     f1_hack = start;
7093     return 0;
7094   }
7095
7096   source = get_source_start(start, &pagelimit);
7097   if (source == NULL) {
7098     SysPrintf("Compile at bogus memory address: %08x\n", addr);
7099     abort();
7100   }
7101
7102   /* Pass 1: disassemble */
7103   /* Pass 2: register dependencies, branch targets */
7104   /* Pass 3: register allocation */
7105   /* Pass 4: branch dependencies */
7106   /* Pass 5: pre-alloc */
7107   /* Pass 6: optimize clean/dirty state */
7108   /* Pass 7: flag 32-bit registers */
7109   /* Pass 8: assembly */
7110   /* Pass 9: linker */
7111   /* Pass 10: garbage collection / free memory */
7112
7113   int j;
7114   int done=0;
7115   unsigned int type,op,op2;
7116
7117   //printf("addr = %x source = %x %x\n", addr,source,source[0]);
7118
7119   /* Pass 1 disassembly */
7120
7121   for(i=0;!done;i++) {
7122     dops[i].bt=0;
7123     dops[i].ooo=0;
7124     op2=0;
7125     minimum_free_regs[i]=0;
7126     dops[i].opcode=op=source[i]>>26;
7127     switch(op)
7128     {
7129       case 0x00: strcpy(insn[i],"special"); type=NI;
7130         op2=source[i]&0x3f;
7131         switch(op2)
7132         {
7133           case 0x00: strcpy(insn[i],"SLL"); type=SHIFTIMM; break;
7134           case 0x02: strcpy(insn[i],"SRL"); type=SHIFTIMM; break;
7135           case 0x03: strcpy(insn[i],"SRA"); type=SHIFTIMM; break;
7136           case 0x04: strcpy(insn[i],"SLLV"); type=SHIFT; break;
7137           case 0x06: strcpy(insn[i],"SRLV"); type=SHIFT; break;
7138           case 0x07: strcpy(insn[i],"SRAV"); type=SHIFT; break;
7139           case 0x08: strcpy(insn[i],"JR"); type=RJUMP; break;
7140           case 0x09: strcpy(insn[i],"JALR"); type=RJUMP; break;
7141           case 0x0C: strcpy(insn[i],"SYSCALL"); type=SYSCALL; break;
7142           case 0x0D: strcpy(insn[i],"BREAK"); type=OTHER; break;
7143           case 0x0F: strcpy(insn[i],"SYNC"); type=OTHER; break;
7144           case 0x10: strcpy(insn[i],"MFHI"); type=MOV; break;
7145           case 0x11: strcpy(insn[i],"MTHI"); type=MOV; break;
7146           case 0x12: strcpy(insn[i],"MFLO"); type=MOV; break;
7147           case 0x13: strcpy(insn[i],"MTLO"); type=MOV; break;
7148           case 0x18: strcpy(insn[i],"MULT"); type=MULTDIV; break;
7149           case 0x19: strcpy(insn[i],"MULTU"); type=MULTDIV; break;
7150           case 0x1A: strcpy(insn[i],"DIV"); type=MULTDIV; break;
7151           case 0x1B: strcpy(insn[i],"DIVU"); type=MULTDIV; break;
7152           case 0x20: strcpy(insn[i],"ADD"); type=ALU; break;
7153           case 0x21: strcpy(insn[i],"ADDU"); type=ALU; break;
7154           case 0x22: strcpy(insn[i],"SUB"); type=ALU; break;
7155           case 0x23: strcpy(insn[i],"SUBU"); type=ALU; break;
7156           case 0x24: strcpy(insn[i],"AND"); type=ALU; break;
7157           case 0x25: strcpy(insn[i],"OR"); type=ALU; break;
7158           case 0x26: strcpy(insn[i],"XOR"); type=ALU; break;
7159           case 0x27: strcpy(insn[i],"NOR"); type=ALU; break;
7160           case 0x2A: strcpy(insn[i],"SLT"); type=ALU; break;
7161           case 0x2B: strcpy(insn[i],"SLTU"); type=ALU; break;
7162           case 0x30: strcpy(insn[i],"TGE"); type=NI; break;
7163           case 0x31: strcpy(insn[i],"TGEU"); type=NI; break;
7164           case 0x32: strcpy(insn[i],"TLT"); type=NI; break;
7165           case 0x33: strcpy(insn[i],"TLTU"); type=NI; break;
7166           case 0x34: strcpy(insn[i],"TEQ"); type=NI; break;
7167           case 0x36: strcpy(insn[i],"TNE"); type=NI; break;
7168 #if 0
7169           case 0x14: strcpy(insn[i],"DSLLV"); type=SHIFT; break;
7170           case 0x16: strcpy(insn[i],"DSRLV"); type=SHIFT; break;
7171           case 0x17: strcpy(insn[i],"DSRAV"); type=SHIFT; break;
7172           case 0x1C: strcpy(insn[i],"DMULT"); type=MULTDIV; break;
7173           case 0x1D: strcpy(insn[i],"DMULTU"); type=MULTDIV; break;
7174           case 0x1E: strcpy(insn[i],"DDIV"); type=MULTDIV; break;
7175           case 0x1F: strcpy(insn[i],"DDIVU"); type=MULTDIV; break;
7176           case 0x2C: strcpy(insn[i],"DADD"); type=ALU; break;
7177           case 0x2D: strcpy(insn[i],"DADDU"); type=ALU; break;
7178           case 0x2E: strcpy(insn[i],"DSUB"); type=ALU; break;
7179           case 0x2F: strcpy(insn[i],"DSUBU"); type=ALU; break;
7180           case 0x38: strcpy(insn[i],"DSLL"); type=SHIFTIMM; break;
7181           case 0x3A: strcpy(insn[i],"DSRL"); type=SHIFTIMM; break;
7182           case 0x3B: strcpy(insn[i],"DSRA"); type=SHIFTIMM; break;
7183           case 0x3C: strcpy(insn[i],"DSLL32"); type=SHIFTIMM; break;
7184           case 0x3E: strcpy(insn[i],"DSRL32"); type=SHIFTIMM; break;
7185           case 0x3F: strcpy(insn[i],"DSRA32"); type=SHIFTIMM; break;
7186 #endif
7187         }
7188         break;
7189       case 0x01: strcpy(insn[i],"regimm"); type=NI;
7190         op2=(source[i]>>16)&0x1f;
7191         switch(op2)
7192         {
7193           case 0x00: strcpy(insn[i],"BLTZ"); type=SJUMP; break;
7194           case 0x01: strcpy(insn[i],"BGEZ"); type=SJUMP; break;
7195           //case 0x02: strcpy(insn[i],"BLTZL"); type=SJUMP; break;
7196           //case 0x03: strcpy(insn[i],"BGEZL"); type=SJUMP; break;
7197           //case 0x08: strcpy(insn[i],"TGEI"); type=NI; break;
7198           //case 0x09: strcpy(insn[i],"TGEIU"); type=NI; break;
7199           //case 0x0A: strcpy(insn[i],"TLTI"); type=NI; break;
7200           //case 0x0B: strcpy(insn[i],"TLTIU"); type=NI; break;
7201           //case 0x0C: strcpy(insn[i],"TEQI"); type=NI; break;
7202           //case 0x0E: strcpy(insn[i],"TNEI"); type=NI; break;
7203           case 0x10: strcpy(insn[i],"BLTZAL"); type=SJUMP; break;
7204           case 0x11: strcpy(insn[i],"BGEZAL"); type=SJUMP; break;
7205           //case 0x12: strcpy(insn[i],"BLTZALL"); type=SJUMP; break;
7206           //case 0x13: strcpy(insn[i],"BGEZALL"); type=SJUMP; break;
7207         }
7208         break;
7209       case 0x02: strcpy(insn[i],"J"); type=UJUMP; break;
7210       case 0x03: strcpy(insn[i],"JAL"); type=UJUMP; break;
7211       case 0x04: strcpy(insn[i],"BEQ"); type=CJUMP; break;
7212       case 0x05: strcpy(insn[i],"BNE"); type=CJUMP; break;
7213       case 0x06: strcpy(insn[i],"BLEZ"); type=CJUMP; break;
7214       case 0x07: strcpy(insn[i],"BGTZ"); type=CJUMP; break;
7215       case 0x08: strcpy(insn[i],"ADDI"); type=IMM16; break;
7216       case 0x09: strcpy(insn[i],"ADDIU"); type=IMM16; break;
7217       case 0x0A: strcpy(insn[i],"SLTI"); type=IMM16; break;
7218       case 0x0B: strcpy(insn[i],"SLTIU"); type=IMM16; break;
7219       case 0x0C: strcpy(insn[i],"ANDI"); type=IMM16; break;
7220       case 0x0D: strcpy(insn[i],"ORI"); type=IMM16; break;
7221       case 0x0E: strcpy(insn[i],"XORI"); type=IMM16; break;
7222       case 0x0F: strcpy(insn[i],"LUI"); type=IMM16; break;
7223       case 0x10: strcpy(insn[i],"cop0"); type=NI;
7224         op2=(source[i]>>21)&0x1f;
7225         switch(op2)
7226         {
7227           case 0x00: strcpy(insn[i],"MFC0"); type=COP0; break;
7228           case 0x02: strcpy(insn[i],"CFC0"); type=COP0; break;
7229           case 0x04: strcpy(insn[i],"MTC0"); type=COP0; break;
7230           case 0x06: strcpy(insn[i],"CTC0"); type=COP0; break;
7231           case 0x10: strcpy(insn[i],"RFE"); type=COP0; break;
7232         }
7233         break;
7234       case 0x11: strcpy(insn[i],"cop1"); type=COP1;
7235         op2=(source[i]>>21)&0x1f;
7236         break;
7237 #if 0
7238       case 0x14: strcpy(insn[i],"BEQL"); type=CJUMP; break;
7239       case 0x15: strcpy(insn[i],"BNEL"); type=CJUMP; break;
7240       case 0x16: strcpy(insn[i],"BLEZL"); type=CJUMP; break;
7241       case 0x17: strcpy(insn[i],"BGTZL"); type=CJUMP; break;
7242       case 0x18: strcpy(insn[i],"DADDI"); type=IMM16; break;
7243       case 0x19: strcpy(insn[i],"DADDIU"); type=IMM16; break;
7244       case 0x1A: strcpy(insn[i],"LDL"); type=LOADLR; break;
7245       case 0x1B: strcpy(insn[i],"LDR"); type=LOADLR; break;
7246 #endif
7247       case 0x20: strcpy(insn[i],"LB"); type=LOAD; break;
7248       case 0x21: strcpy(insn[i],"LH"); type=LOAD; break;
7249       case 0x22: strcpy(insn[i],"LWL"); type=LOADLR; break;
7250       case 0x23: strcpy(insn[i],"LW"); type=LOAD; break;
7251       case 0x24: strcpy(insn[i],"LBU"); type=LOAD; break;
7252       case 0x25: strcpy(insn[i],"LHU"); type=LOAD; break;
7253       case 0x26: strcpy(insn[i],"LWR"); type=LOADLR; break;
7254 #if 0
7255       case 0x27: strcpy(insn[i],"LWU"); type=LOAD; break;
7256 #endif
7257       case 0x28: strcpy(insn[i],"SB"); type=STORE; break;
7258       case 0x29: strcpy(insn[i],"SH"); type=STORE; break;
7259       case 0x2A: strcpy(insn[i],"SWL"); type=STORELR; break;
7260       case 0x2B: strcpy(insn[i],"SW"); type=STORE; break;
7261 #if 0
7262       case 0x2C: strcpy(insn[i],"SDL"); type=STORELR; break;
7263       case 0x2D: strcpy(insn[i],"SDR"); type=STORELR; break;
7264 #endif
7265       case 0x2E: strcpy(insn[i],"SWR"); type=STORELR; break;
7266       case 0x2F: strcpy(insn[i],"CACHE"); type=NOP; break;
7267       case 0x30: strcpy(insn[i],"LL"); type=NI; break;
7268       case 0x31: strcpy(insn[i],"LWC1"); type=C1LS; break;
7269 #if 0
7270       case 0x34: strcpy(insn[i],"LLD"); type=NI; break;
7271       case 0x35: strcpy(insn[i],"LDC1"); type=C1LS; break;
7272       case 0x37: strcpy(insn[i],"LD"); type=LOAD; break;
7273 #endif
7274       case 0x38: strcpy(insn[i],"SC"); type=NI; break;
7275       case 0x39: strcpy(insn[i],"SWC1"); type=C1LS; break;
7276 #if 0
7277       case 0x3C: strcpy(insn[i],"SCD"); type=NI; break;
7278       case 0x3D: strcpy(insn[i],"SDC1"); type=C1LS; break;
7279       case 0x3F: strcpy(insn[i],"SD"); type=STORE; break;
7280 #endif
7281       case 0x12: strcpy(insn[i],"COP2"); type=NI;
7282         op2=(source[i]>>21)&0x1f;
7283         //if (op2 & 0x10)
7284         if (source[i]&0x3f) { // use this hack to support old savestates with patched gte insns
7285           if (gte_handlers[source[i]&0x3f]!=NULL) {
7286             if (gte_regnames[source[i]&0x3f]!=NULL)
7287               strcpy(insn[i],gte_regnames[source[i]&0x3f]);
7288             else
7289               snprintf(insn[i], sizeof(insn[i]), "COP2 %x", source[i]&0x3f);
7290             type=C2OP;
7291           }
7292         }
7293         else switch(op2)
7294         {
7295           case 0x00: strcpy(insn[i],"MFC2"); type=COP2; break;
7296           case 0x02: strcpy(insn[i],"CFC2"); type=COP2; break;
7297           case 0x04: strcpy(insn[i],"MTC2"); type=COP2; break;
7298           case 0x06: strcpy(insn[i],"CTC2"); type=COP2; break;
7299         }
7300         break;
7301       case 0x32: strcpy(insn[i],"LWC2"); type=C2LS; break;
7302       case 0x3A: strcpy(insn[i],"SWC2"); type=C2LS; break;
7303       case 0x3B: strcpy(insn[i],"HLECALL"); type=HLECALL; break;
7304       default: strcpy(insn[i],"???"); type=NI;
7305         SysPrintf("NI %08x @%08x (%08x)\n", source[i], addr + i*4, addr);
7306         break;
7307     }
7308     dops[i].itype=type;
7309     dops[i].opcode2=op2;
7310     /* Get registers/immediates */
7311     dops[i].lt1=0;
7312     gte_rs[i]=gte_rt[i]=0;
7313     switch(type) {
7314       case LOAD:
7315         dops[i].rs1=(source[i]>>21)&0x1f;
7316         dops[i].rs2=0;
7317         dops[i].rt1=(source[i]>>16)&0x1f;
7318         dops[i].rt2=0;
7319         imm[i]=(short)source[i];
7320         break;
7321       case STORE:
7322       case STORELR:
7323         dops[i].rs1=(source[i]>>21)&0x1f;
7324         dops[i].rs2=(source[i]>>16)&0x1f;
7325         dops[i].rt1=0;
7326         dops[i].rt2=0;
7327         imm[i]=(short)source[i];
7328         break;
7329       case LOADLR:
7330         // LWL/LWR only load part of the register,
7331         // therefore the target register must be treated as a source too
7332         dops[i].rs1=(source[i]>>21)&0x1f;
7333         dops[i].rs2=(source[i]>>16)&0x1f;
7334         dops[i].rt1=(source[i]>>16)&0x1f;
7335         dops[i].rt2=0;
7336         imm[i]=(short)source[i];
7337         break;
7338       case IMM16:
7339         if (op==0x0f) dops[i].rs1=0; // LUI instruction has no source register
7340         else dops[i].rs1=(source[i]>>21)&0x1f;
7341         dops[i].rs2=0;
7342         dops[i].rt1=(source[i]>>16)&0x1f;
7343         dops[i].rt2=0;
7344         if(op>=0x0c&&op<=0x0e) { // ANDI/ORI/XORI
7345           imm[i]=(unsigned short)source[i];
7346         }else{
7347           imm[i]=(short)source[i];
7348         }
7349         break;
7350       case UJUMP:
7351         dops[i].rs1=0;
7352         dops[i].rs2=0;
7353         dops[i].rt1=0;
7354         dops[i].rt2=0;
7355         // The JAL instruction writes to r31.
7356         if (op&1) {
7357           dops[i].rt1=31;
7358         }
7359         dops[i].rs2=CCREG;
7360         break;
7361       case RJUMP:
7362         dops[i].rs1=(source[i]>>21)&0x1f;
7363         dops[i].rs2=0;
7364         dops[i].rt1=0;
7365         dops[i].rt2=0;
7366         // The JALR instruction writes to rd.
7367         if (op2&1) {
7368           dops[i].rt1=(source[i]>>11)&0x1f;
7369         }
7370         dops[i].rs2=CCREG;
7371         break;
7372       case CJUMP:
7373         dops[i].rs1=(source[i]>>21)&0x1f;
7374         dops[i].rs2=(source[i]>>16)&0x1f;
7375         dops[i].rt1=0;
7376         dops[i].rt2=0;
7377         if(op&2) { // BGTZ/BLEZ
7378           dops[i].rs2=0;
7379         }
7380         break;
7381       case SJUMP:
7382         dops[i].rs1=(source[i]>>21)&0x1f;
7383         dops[i].rs2=CCREG;
7384         dops[i].rt1=0;
7385         dops[i].rt2=0;
7386         if(op2&0x10) { // BxxAL
7387           dops[i].rt1=31;
7388           // NOTE: If the branch is not taken, r31 is still overwritten
7389         }
7390         break;
7391       case ALU:
7392         dops[i].rs1=(source[i]>>21)&0x1f; // source
7393         dops[i].rs2=(source[i]>>16)&0x1f; // subtract amount
7394         dops[i].rt1=(source[i]>>11)&0x1f; // destination
7395         dops[i].rt2=0;
7396         break;
7397       case MULTDIV:
7398         dops[i].rs1=(source[i]>>21)&0x1f; // source
7399         dops[i].rs2=(source[i]>>16)&0x1f; // divisor
7400         dops[i].rt1=HIREG;
7401         dops[i].rt2=LOREG;
7402         break;
7403       case MOV:
7404         dops[i].rs1=0;
7405         dops[i].rs2=0;
7406         dops[i].rt1=0;
7407         dops[i].rt2=0;
7408         if(op2==0x10) dops[i].rs1=HIREG; // MFHI
7409         if(op2==0x11) dops[i].rt1=HIREG; // MTHI
7410         if(op2==0x12) dops[i].rs1=LOREG; // MFLO
7411         if(op2==0x13) dops[i].rt1=LOREG; // MTLO
7412         if((op2&0x1d)==0x10) dops[i].rt1=(source[i]>>11)&0x1f; // MFxx
7413         if((op2&0x1d)==0x11) dops[i].rs1=(source[i]>>21)&0x1f; // MTxx
7414         break;
7415       case SHIFT:
7416         dops[i].rs1=(source[i]>>16)&0x1f; // target of shift
7417         dops[i].rs2=(source[i]>>21)&0x1f; // shift amount
7418         dops[i].rt1=(source[i]>>11)&0x1f; // destination
7419         dops[i].rt2=0;
7420         break;
7421       case SHIFTIMM:
7422         dops[i].rs1=(source[i]>>16)&0x1f;
7423         dops[i].rs2=0;
7424         dops[i].rt1=(source[i]>>11)&0x1f;
7425         dops[i].rt2=0;
7426         imm[i]=(source[i]>>6)&0x1f;
7427         // DSxx32 instructions
7428         if(op2>=0x3c) imm[i]|=0x20;
7429         break;
7430       case COP0:
7431         dops[i].rs1=0;
7432         dops[i].rs2=0;
7433         dops[i].rt1=0;
7434         dops[i].rt2=0;
7435         if(op2==0||op2==2) dops[i].rt1=(source[i]>>16)&0x1F; // MFC0/CFC0
7436         if(op2==4||op2==6) dops[i].rs1=(source[i]>>16)&0x1F; // MTC0/CTC0
7437         if(op2==4&&((source[i]>>11)&0x1f)==12) dops[i].rt2=CSREG; // Status
7438         if(op2==16) if((source[i]&0x3f)==0x18) dops[i].rs2=CCREG; // ERET
7439         break;
7440       case COP1:
7441         dops[i].rs1=0;
7442         dops[i].rs2=0;
7443         dops[i].rt1=0;
7444         dops[i].rt2=0;
7445         if(op2<3) dops[i].rt1=(source[i]>>16)&0x1F; // MFC1/DMFC1/CFC1
7446         if(op2>3) dops[i].rs1=(source[i]>>16)&0x1F; // MTC1/DMTC1/CTC1
7447         dops[i].rs2=CSREG;
7448         break;
7449       case COP2:
7450         dops[i].rs1=0;
7451         dops[i].rs2=0;
7452         dops[i].rt1=0;
7453         dops[i].rt2=0;
7454         if(op2<3) dops[i].rt1=(source[i]>>16)&0x1F; // MFC2/CFC2
7455         if(op2>3) dops[i].rs1=(source[i]>>16)&0x1F; // MTC2/CTC2
7456         dops[i].rs2=CSREG;
7457         int gr=(source[i]>>11)&0x1F;
7458         switch(op2)
7459         {
7460           case 0x00: gte_rs[i]=1ll<<gr; break; // MFC2
7461           case 0x04: gte_rt[i]=1ll<<gr; break; // MTC2
7462           case 0x02: gte_rs[i]=1ll<<(gr+32); break; // CFC2
7463           case 0x06: gte_rt[i]=1ll<<(gr+32); break; // CTC2
7464         }
7465         break;
7466       case C1LS:
7467         dops[i].rs1=(source[i]>>21)&0x1F;
7468         dops[i].rs2=CSREG;
7469         dops[i].rt1=0;
7470         dops[i].rt2=0;
7471         imm[i]=(short)source[i];
7472         break;
7473       case C2LS:
7474         dops[i].rs1=(source[i]>>21)&0x1F;
7475         dops[i].rs2=0;
7476         dops[i].rt1=0;
7477         dops[i].rt2=0;
7478         imm[i]=(short)source[i];
7479         if(op==0x32) gte_rt[i]=1ll<<((source[i]>>16)&0x1F); // LWC2
7480         else gte_rs[i]=1ll<<((source[i]>>16)&0x1F); // SWC2
7481         break;
7482       case C2OP:
7483         dops[i].rs1=0;
7484         dops[i].rs2=0;
7485         dops[i].rt1=0;
7486         dops[i].rt2=0;
7487         gte_rs[i]=gte_reg_reads[source[i]&0x3f];
7488         gte_rt[i]=gte_reg_writes[source[i]&0x3f];
7489         gte_rt[i]|=1ll<<63; // every op changes flags
7490         if((source[i]&0x3f)==GTE_MVMVA) {
7491           int v = (source[i] >> 15) & 3;
7492           gte_rs[i]&=~0xe3fll;
7493           if(v==3) gte_rs[i]|=0xe00ll;
7494           else gte_rs[i]|=3ll<<(v*2);
7495         }
7496         break;
7497       case SYSCALL:
7498       case HLECALL:
7499       case INTCALL:
7500         dops[i].rs1=CCREG;
7501         dops[i].rs2=0;
7502         dops[i].rt1=0;
7503         dops[i].rt2=0;
7504         break;
7505       default:
7506         dops[i].rs1=0;
7507         dops[i].rs2=0;
7508         dops[i].rt1=0;
7509         dops[i].rt2=0;
7510     }
7511     /* Calculate branch target addresses */
7512     if(type==UJUMP)
7513       ba[i]=((start+i*4+4)&0xF0000000)|(((unsigned int)source[i]<<6)>>4);
7514     else if(type==CJUMP&&dops[i].rs1==dops[i].rs2&&(op&1))
7515       ba[i]=start+i*4+8; // Ignore never taken branch
7516     else if(type==SJUMP&&dops[i].rs1==0&&!(op2&1))
7517       ba[i]=start+i*4+8; // Ignore never taken branch
7518     else if(type==CJUMP||type==SJUMP)
7519       ba[i]=start+i*4+4+((signed int)((unsigned int)source[i]<<16)>>14);
7520     else ba[i]=-1;
7521
7522     /* simplify always (not)taken branches */
7523     if (type == CJUMP && dops[i].rs1 == dops[i].rs2) {
7524       dops[i].rs1 = dops[i].rs2 = 0;
7525       if (!(op & 1)) {
7526         dops[i].itype = type = UJUMP;
7527         dops[i].rs2 = CCREG;
7528       }
7529     }
7530     else if (type == SJUMP && dops[i].rs1 == 0 && (op2 & 1))
7531       dops[i].itype = type = UJUMP;
7532
7533     dops[i].is_jump = (dops[i].itype == RJUMP || dops[i].itype == UJUMP || dops[i].itype == CJUMP || dops[i].itype == SJUMP);
7534     dops[i].is_ujump = (dops[i].itype == RJUMP || dops[i].itype == UJUMP); // || (source[i] >> 16) == 0x1000 // beq r0,r0
7535     dops[i].is_load = (dops[i].itype == LOAD || dops[i].itype == LOADLR || op == 0x32); // LWC2
7536     dops[i].is_store = (dops[i].itype == STORE || dops[i].itype == STORELR || op == 0x3a); // SWC2
7537
7538     /* messy cases to just pass over to the interpreter */
7539     if (i > 0 && dops[i-1].is_jump) {
7540       int do_in_intrp=0;
7541       // branch in delay slot?
7542       if (dops[i].is_jump) {
7543         // don't handle first branch and call interpreter if it's hit
7544         SysPrintf("branch in delay slot @%08x (%08x)\n", addr + i*4, addr);
7545         do_in_intrp=1;
7546       }
7547       // basic load delay detection
7548       else if((type==LOAD||type==LOADLR||type==COP0||type==COP2||type==C2LS)&&dops[i].rt1!=0) {
7549         int t=(ba[i-1]-start)/4;
7550         if(0 <= t && t < i &&(dops[i].rt1==dops[t].rs1||dops[i].rt1==dops[t].rs2)&&dops[t].itype!=CJUMP&&dops[t].itype!=SJUMP) {
7551           // jump target wants DS result - potential load delay effect
7552           SysPrintf("load delay @%08x (%08x)\n", addr + i*4, addr);
7553           do_in_intrp=1;
7554           dops[t+1].bt=1; // expected return from interpreter
7555         }
7556         else if(i>=2&&dops[i-2].rt1==2&&dops[i].rt1==2&&dops[i].rs1!=2&&dops[i].rs2!=2&&dops[i-1].rs1!=2&&dops[i-1].rs2!=2&&
7557               !(i>=3&&dops[i-3].is_jump)) {
7558           // v0 overwrite like this is a sign of trouble, bail out
7559           SysPrintf("v0 overwrite @%08x (%08x)\n", addr + i*4, addr);
7560           do_in_intrp=1;
7561         }
7562       }
7563       if(do_in_intrp) {
7564         dops[i-1].rs1=CCREG;
7565         dops[i-1].rs2=dops[i-1].rt1=dops[i-1].rt2=0;
7566         ba[i-1]=-1;
7567         dops[i-1].itype=INTCALL;
7568         done=2;
7569         i--; // don't compile the DS
7570       }
7571     }
7572
7573     /* Is this the end of the block? */
7574     if (i > 0 && dops[i-1].is_ujump) {
7575       if(dops[i-1].rt1==0) { // Continue past subroutine call (JAL)
7576         done=2;
7577       }
7578       else {
7579         if(stop_after_jal) done=1;
7580         // Stop on BREAK
7581         if((source[i+1]&0xfc00003f)==0x0d) done=1;
7582       }
7583       // Don't recompile stuff that's already compiled
7584       if(check_addr(start+i*4+4)) done=1;
7585       // Don't get too close to the limit
7586       if(i>MAXBLOCK/2) done=1;
7587     }
7588     if(dops[i].itype==SYSCALL&&stop_after_jal) done=1;
7589     if(dops[i].itype==HLECALL||dops[i].itype==INTCALL) done=2;
7590     if(done==2) {
7591       // Does the block continue due to a branch?
7592       for(j=i-1;j>=0;j--)
7593       {
7594         if(ba[j]==start+i*4) done=j=0; // Branch into delay slot
7595         if(ba[j]==start+i*4+4) done=j=0;
7596         if(ba[j]==start+i*4+8) done=j=0;
7597       }
7598     }
7599     //assert(i<MAXBLOCK-1);
7600     if(start+i*4==pagelimit-4) done=1;
7601     assert(start+i*4<pagelimit);
7602     if (i==MAXBLOCK-1) done=1;
7603     // Stop if we're compiling junk
7604     if(dops[i].itype==NI&&dops[i].opcode==0x11) {
7605       done=stop_after_jal=1;
7606       SysPrintf("Disabled speculative precompilation\n");
7607     }
7608   }
7609   slen=i;
7610   if (dops[i-1].is_jump) {
7611     if(start+i*4==pagelimit) {
7612       dops[i-1].itype=SPAN;
7613     }
7614   }
7615   assert(slen>0);
7616
7617   /* spacial hack(s) */
7618   if (i > 10 && source[i-1] == 0 && source[i-2] == 0x03e00008
7619       && source[i-4] == 0x8fbf0018 && source[i-6] == 0x00c0f809
7620       && dops[i-7].itype == STORE)
7621   {
7622     i = i-8;
7623     if (dops[i].itype == IMM16)
7624       i--;
7625     // swl r2, 15(r6); swr r2, 12(r6); sw r6, *; jalr r6
7626     if (dops[i].itype == STORELR && dops[i].rs1 == 6
7627       && dops[i-1].itype == STORELR && dops[i-1].rs1 == 6)
7628     {
7629       SysPrintf("F1 hack from %08x\n", start);
7630       if (f1_hack == 0)
7631         f1_hack = ~0u;
7632     }
7633   }
7634
7635   /* Pass 2 - Register dependencies and branch targets */
7636
7637   unneeded_registers(0,slen-1,0);
7638
7639   /* Pass 3 - Register allocation */
7640
7641   struct regstat current; // Current register allocations/status
7642   current.dirty=0;
7643   current.u=unneeded_reg[0];
7644   clear_all_regs(current.regmap);
7645   alloc_reg(&current,0,CCREG);
7646   dirty_reg(&current,CCREG);
7647   current.isconst=0;
7648   current.wasconst=0;
7649   current.waswritten=0;
7650   int ds=0;
7651   int cc=0;
7652   int hr=-1;
7653
7654   if((u_int)addr&1) {
7655     // First instruction is delay slot
7656     cc=-1;
7657     dops[1].bt=1;
7658     ds=1;
7659     unneeded_reg[0]=1;
7660     current.regmap[HOST_BTREG]=BTREG;
7661   }
7662
7663   for(i=0;i<slen;i++)
7664   {
7665     if(dops[i].bt)
7666     {
7667       int hr;
7668       for(hr=0;hr<HOST_REGS;hr++)
7669       {
7670         // Is this really necessary?
7671         if(current.regmap[hr]==0) current.regmap[hr]=-1;
7672       }
7673       current.isconst=0;
7674       current.waswritten=0;
7675     }
7676
7677     memcpy(regmap_pre[i],current.regmap,sizeof(current.regmap));
7678     regs[i].wasconst=current.isconst;
7679     regs[i].wasdirty=current.dirty;
7680     regs[i].loadedconst=0;
7681     if (!dops[i].is_jump) {
7682       if(i+1<slen) {
7683         current.u=unneeded_reg[i+1]&~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
7684         current.u|=1;
7685       } else {
7686         current.u=1;
7687       }
7688     } else {
7689       if(i+1<slen) {
7690         current.u=branch_unneeded_reg[i]&~((1LL<<dops[i+1].rs1)|(1LL<<dops[i+1].rs2));
7691         current.u&=~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
7692         current.u|=1;
7693       } else { SysPrintf("oops, branch at end of block with no delay slot\n");abort(); }
7694     }
7695     dops[i].is_ds=ds;
7696     if(ds) {
7697       ds=0; // Skip delay slot, already allocated as part of branch
7698       // ...but we need to alloc it in case something jumps here
7699       if(i+1<slen) {
7700         current.u=branch_unneeded_reg[i-1]&unneeded_reg[i+1];
7701       }else{
7702         current.u=branch_unneeded_reg[i-1];
7703       }
7704       current.u&=~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
7705       current.u|=1;
7706       struct regstat temp;
7707       memcpy(&temp,&current,sizeof(current));
7708       temp.wasdirty=temp.dirty;
7709       // TODO: Take into account unconditional branches, as below
7710       delayslot_alloc(&temp,i);
7711       memcpy(regs[i].regmap,temp.regmap,sizeof(temp.regmap));
7712       regs[i].wasdirty=temp.wasdirty;
7713       regs[i].dirty=temp.dirty;
7714       regs[i].isconst=0;
7715       regs[i].wasconst=0;
7716       current.isconst=0;
7717       // Create entry (branch target) regmap
7718       for(hr=0;hr<HOST_REGS;hr++)
7719       {
7720         int r=temp.regmap[hr];
7721         if(r>=0) {
7722           if(r!=regmap_pre[i][hr]) {
7723             regs[i].regmap_entry[hr]=-1;
7724           }
7725           else
7726           {
7727               assert(r < 64);
7728               if((current.u>>r)&1) {
7729                 regs[i].regmap_entry[hr]=-1;
7730                 regs[i].regmap[hr]=-1;
7731                 //Don't clear regs in the delay slot as the branch might need them
7732                 //current.regmap[hr]=-1;
7733               }else
7734                 regs[i].regmap_entry[hr]=r;
7735           }
7736         } else {
7737           // First instruction expects CCREG to be allocated
7738           if(i==0&&hr==HOST_CCREG)
7739             regs[i].regmap_entry[hr]=CCREG;
7740           else
7741             regs[i].regmap_entry[hr]=-1;
7742         }
7743       }
7744     }
7745     else { // Not delay slot
7746       switch(dops[i].itype) {
7747         case UJUMP:
7748           //current.isconst=0; // DEBUG
7749           //current.wasconst=0; // DEBUG
7750           //regs[i].wasconst=0; // DEBUG
7751           clear_const(&current,dops[i].rt1);
7752           alloc_cc(&current,i);
7753           dirty_reg(&current,CCREG);
7754           if (dops[i].rt1==31) {
7755             alloc_reg(&current,i,31);
7756             dirty_reg(&current,31);
7757             //assert(dops[i+1].rs1!=31&&dops[i+1].rs2!=31);
7758             //assert(dops[i+1].rt1!=dops[i].rt1);
7759             #ifdef REG_PREFETCH
7760             alloc_reg(&current,i,PTEMP);
7761             #endif
7762           }
7763           dops[i].ooo=1;
7764           delayslot_alloc(&current,i+1);
7765           //current.isconst=0; // DEBUG
7766           ds=1;
7767           //printf("i=%d, isconst=%x\n",i,current.isconst);
7768           break;
7769         case RJUMP:
7770           //current.isconst=0;
7771           //current.wasconst=0;
7772           //regs[i].wasconst=0;
7773           clear_const(&current,dops[i].rs1);
7774           clear_const(&current,dops[i].rt1);
7775           alloc_cc(&current,i);
7776           dirty_reg(&current,CCREG);
7777           if (!ds_writes_rjump_rs(i)) {
7778             alloc_reg(&current,i,dops[i].rs1);
7779             if (dops[i].rt1!=0) {
7780               alloc_reg(&current,i,dops[i].rt1);
7781               dirty_reg(&current,dops[i].rt1);
7782               assert(dops[i+1].rs1!=dops[i].rt1&&dops[i+1].rs2!=dops[i].rt1);
7783               assert(dops[i+1].rt1!=dops[i].rt1);
7784               #ifdef REG_PREFETCH
7785               alloc_reg(&current,i,PTEMP);
7786               #endif
7787             }
7788             #ifdef USE_MINI_HT
7789             if(dops[i].rs1==31) { // JALR
7790               alloc_reg(&current,i,RHASH);
7791               alloc_reg(&current,i,RHTBL);
7792             }
7793             #endif
7794             delayslot_alloc(&current,i+1);
7795           } else {
7796             // The delay slot overwrites our source register,
7797             // allocate a temporary register to hold the old value.
7798             current.isconst=0;
7799             current.wasconst=0;
7800             regs[i].wasconst=0;
7801             delayslot_alloc(&current,i+1);
7802             current.isconst=0;
7803             alloc_reg(&current,i,RTEMP);
7804           }
7805           //current.isconst=0; // DEBUG
7806           dops[i].ooo=1;
7807           ds=1;
7808           break;
7809         case CJUMP:
7810           //current.isconst=0;
7811           //current.wasconst=0;
7812           //regs[i].wasconst=0;
7813           clear_const(&current,dops[i].rs1);
7814           clear_const(&current,dops[i].rs2);
7815           if((dops[i].opcode&0x3E)==4) // BEQ/BNE
7816           {
7817             alloc_cc(&current,i);
7818             dirty_reg(&current,CCREG);
7819             if(dops[i].rs1) alloc_reg(&current,i,dops[i].rs1);
7820             if(dops[i].rs2) alloc_reg(&current,i,dops[i].rs2);
7821             if((dops[i].rs1&&(dops[i].rs1==dops[i+1].rt1||dops[i].rs1==dops[i+1].rt2))||
7822                (dops[i].rs2&&(dops[i].rs2==dops[i+1].rt1||dops[i].rs2==dops[i+1].rt2))) {
7823               // The delay slot overwrites one of our conditions.
7824               // Allocate the branch condition registers instead.
7825               current.isconst=0;
7826               current.wasconst=0;
7827               regs[i].wasconst=0;
7828               if(dops[i].rs1) alloc_reg(&current,i,dops[i].rs1);
7829               if(dops[i].rs2) alloc_reg(&current,i,dops[i].rs2);
7830             }
7831             else
7832             {
7833               dops[i].ooo=1;
7834               delayslot_alloc(&current,i+1);
7835             }
7836           }
7837           else
7838           if((dops[i].opcode&0x3E)==6) // BLEZ/BGTZ
7839           {
7840             alloc_cc(&current,i);
7841             dirty_reg(&current,CCREG);
7842             alloc_reg(&current,i,dops[i].rs1);
7843             if(dops[i].rs1&&(dops[i].rs1==dops[i+1].rt1||dops[i].rs1==dops[i+1].rt2)) {
7844               // The delay slot overwrites one of our conditions.
7845               // Allocate the branch condition registers instead.
7846               current.isconst=0;
7847               current.wasconst=0;
7848               regs[i].wasconst=0;
7849               if(dops[i].rs1) alloc_reg(&current,i,dops[i].rs1);
7850             }
7851             else
7852             {
7853               dops[i].ooo=1;
7854               delayslot_alloc(&current,i+1);
7855             }
7856           }
7857           else
7858           // Don't alloc the delay slot yet because we might not execute it
7859           if((dops[i].opcode&0x3E)==0x14) // BEQL/BNEL
7860           {
7861             current.isconst=0;
7862             current.wasconst=0;
7863             regs[i].wasconst=0;
7864             alloc_cc(&current,i);
7865             dirty_reg(&current,CCREG);
7866             alloc_reg(&current,i,dops[i].rs1);
7867             alloc_reg(&current,i,dops[i].rs2);
7868           }
7869           else
7870           if((dops[i].opcode&0x3E)==0x16) // BLEZL/BGTZL
7871           {
7872             current.isconst=0;
7873             current.wasconst=0;
7874             regs[i].wasconst=0;
7875             alloc_cc(&current,i);
7876             dirty_reg(&current,CCREG);
7877             alloc_reg(&current,i,dops[i].rs1);
7878           }
7879           ds=1;
7880           //current.isconst=0;
7881           break;
7882         case SJUMP:
7883           //current.isconst=0;
7884           //current.wasconst=0;
7885           //regs[i].wasconst=0;
7886           clear_const(&current,dops[i].rs1);
7887           clear_const(&current,dops[i].rt1);
7888           //if((dops[i].opcode2&0x1E)==0x0) // BLTZ/BGEZ
7889           if((dops[i].opcode2&0x0E)==0x0) // BLTZ/BGEZ
7890           {
7891             alloc_cc(&current,i);
7892             dirty_reg(&current,CCREG);
7893             alloc_reg(&current,i,dops[i].rs1);
7894             if (dops[i].rt1==31) { // BLTZAL/BGEZAL
7895               alloc_reg(&current,i,31);
7896               dirty_reg(&current,31);
7897               //#ifdef REG_PREFETCH
7898               //alloc_reg(&current,i,PTEMP);
7899               //#endif
7900             }
7901             if((dops[i].rs1&&(dops[i].rs1==dops[i+1].rt1||dops[i].rs1==dops[i+1].rt2)) // The delay slot overwrites the branch condition.
7902                ||(dops[i].rt1==31&&(dops[i+1].rs1==31||dops[i+1].rs2==31||dops[i+1].rt1==31||dops[i+1].rt2==31))) { // DS touches $ra
7903               // Allocate the branch condition registers instead.
7904               current.isconst=0;
7905               current.wasconst=0;
7906               regs[i].wasconst=0;
7907               if(dops[i].rs1) alloc_reg(&current,i,dops[i].rs1);
7908             }
7909             else
7910             {
7911               dops[i].ooo=1;
7912               delayslot_alloc(&current,i+1);
7913             }
7914           }
7915           else
7916           // Don't alloc the delay slot yet because we might not execute it
7917           if((dops[i].opcode2&0x1E)==0x2) // BLTZL/BGEZL
7918           {
7919             current.isconst=0;
7920             current.wasconst=0;
7921             regs[i].wasconst=0;
7922             alloc_cc(&current,i);
7923             dirty_reg(&current,CCREG);
7924             alloc_reg(&current,i,dops[i].rs1);
7925           }
7926           ds=1;
7927           //current.isconst=0;
7928           break;
7929         case IMM16:
7930           imm16_alloc(&current,i);
7931           break;
7932         case LOAD:
7933         case LOADLR:
7934           load_alloc(&current,i);
7935           break;
7936         case STORE:
7937         case STORELR:
7938           store_alloc(&current,i);
7939           break;
7940         case ALU:
7941           alu_alloc(&current,i);
7942           break;
7943         case SHIFT:
7944           shift_alloc(&current,i);
7945           break;
7946         case MULTDIV:
7947           multdiv_alloc(&current,i);
7948           break;
7949         case SHIFTIMM:
7950           shiftimm_alloc(&current,i);
7951           break;
7952         case MOV:
7953           mov_alloc(&current,i);
7954           break;
7955         case COP0:
7956           cop0_alloc(&current,i);
7957           break;
7958         case COP1:
7959           break;
7960         case COP2:
7961           cop2_alloc(&current,i);
7962           break;
7963         case C1LS:
7964           c1ls_alloc(&current,i);
7965           break;
7966         case C2LS:
7967           c2ls_alloc(&current,i);
7968           break;
7969         case C2OP:
7970           c2op_alloc(&current,i);
7971           break;
7972         case SYSCALL:
7973         case HLECALL:
7974         case INTCALL:
7975           syscall_alloc(&current,i);
7976           break;
7977         case SPAN:
7978           pagespan_alloc(&current,i);
7979           break;
7980       }
7981
7982       // Create entry (branch target) regmap
7983       for(hr=0;hr<HOST_REGS;hr++)
7984       {
7985         int r,or;
7986         r=current.regmap[hr];
7987         if(r>=0) {
7988           if(r!=regmap_pre[i][hr]) {
7989             // TODO: delay slot (?)
7990             or=get_reg(regmap_pre[i],r); // Get old mapping for this register
7991             if(or<0||(r&63)>=TEMPREG){
7992               regs[i].regmap_entry[hr]=-1;
7993             }
7994             else
7995             {
7996               // Just move it to a different register
7997               regs[i].regmap_entry[hr]=r;
7998               // If it was dirty before, it's still dirty
7999               if((regs[i].wasdirty>>or)&1) dirty_reg(&current,r&63);
8000             }
8001           }
8002           else
8003           {
8004             // Unneeded
8005             if(r==0){
8006               regs[i].regmap_entry[hr]=0;
8007             }
8008             else
8009             {
8010               assert(r<64);
8011               if((current.u>>r)&1) {
8012                 regs[i].regmap_entry[hr]=-1;
8013                 //regs[i].regmap[hr]=-1;
8014                 current.regmap[hr]=-1;
8015               }else
8016                 regs[i].regmap_entry[hr]=r;
8017             }
8018           }
8019         } else {
8020           // Branches expect CCREG to be allocated at the target
8021           if(regmap_pre[i][hr]==CCREG)
8022             regs[i].regmap_entry[hr]=CCREG;
8023           else
8024             regs[i].regmap_entry[hr]=-1;
8025         }
8026       }
8027       memcpy(regs[i].regmap,current.regmap,sizeof(current.regmap));
8028     }
8029
8030     if(i>0&&(dops[i-1].itype==STORE||dops[i-1].itype==STORELR||(dops[i-1].itype==C2LS&&dops[i-1].opcode==0x3a))&&(u_int)imm[i-1]<0x800)
8031       current.waswritten|=1<<dops[i-1].rs1;
8032     current.waswritten&=~(1<<dops[i].rt1);
8033     current.waswritten&=~(1<<dops[i].rt2);
8034     if((dops[i].itype==STORE||dops[i].itype==STORELR||(dops[i].itype==C2LS&&dops[i].opcode==0x3a))&&(u_int)imm[i]>=0x800)
8035       current.waswritten&=~(1<<dops[i].rs1);
8036
8037     /* Branch post-alloc */
8038     if(i>0)
8039     {
8040       current.wasdirty=current.dirty;
8041       switch(dops[i-1].itype) {
8042         case UJUMP:
8043           memcpy(&branch_regs[i-1],&current,sizeof(current));
8044           branch_regs[i-1].isconst=0;
8045           branch_regs[i-1].wasconst=0;
8046           branch_regs[i-1].u=branch_unneeded_reg[i-1]&~((1LL<<dops[i-1].rs1)|(1LL<<dops[i-1].rs2));
8047           alloc_cc(&branch_regs[i-1],i-1);
8048           dirty_reg(&branch_regs[i-1],CCREG);
8049           if(dops[i-1].rt1==31) { // JAL
8050             alloc_reg(&branch_regs[i-1],i-1,31);
8051             dirty_reg(&branch_regs[i-1],31);
8052           }
8053           memcpy(&branch_regs[i-1].regmap_entry,&branch_regs[i-1].regmap,sizeof(current.regmap));
8054           memcpy(constmap[i],constmap[i-1],sizeof(constmap[i]));
8055           break;
8056         case RJUMP:
8057           memcpy(&branch_regs[i-1],&current,sizeof(current));
8058           branch_regs[i-1].isconst=0;
8059           branch_regs[i-1].wasconst=0;
8060           branch_regs[i-1].u=branch_unneeded_reg[i-1]&~((1LL<<dops[i-1].rs1)|(1LL<<dops[i-1].rs2));
8061           alloc_cc(&branch_regs[i-1],i-1);
8062           dirty_reg(&branch_regs[i-1],CCREG);
8063           alloc_reg(&branch_regs[i-1],i-1,dops[i-1].rs1);
8064           if(dops[i-1].rt1!=0) { // JALR
8065             alloc_reg(&branch_regs[i-1],i-1,dops[i-1].rt1);
8066             dirty_reg(&branch_regs[i-1],dops[i-1].rt1);
8067           }
8068           #ifdef USE_MINI_HT
8069           if(dops[i-1].rs1==31) { // JALR
8070             alloc_reg(&branch_regs[i-1],i-1,RHASH);
8071             alloc_reg(&branch_regs[i-1],i-1,RHTBL);
8072           }
8073           #endif
8074           memcpy(&branch_regs[i-1].regmap_entry,&branch_regs[i-1].regmap,sizeof(current.regmap));
8075           memcpy(constmap[i],constmap[i-1],sizeof(constmap[i]));
8076           break;
8077         case CJUMP:
8078           if((dops[i-1].opcode&0x3E)==4) // BEQ/BNE
8079           {
8080             alloc_cc(&current,i-1);
8081             dirty_reg(&current,CCREG);
8082             if((dops[i-1].rs1&&(dops[i-1].rs1==dops[i].rt1||dops[i-1].rs1==dops[i].rt2))||
8083                (dops[i-1].rs2&&(dops[i-1].rs2==dops[i].rt1||dops[i-1].rs2==dops[i].rt2))) {
8084               // The delay slot overwrote one of our conditions
8085               // Delay slot goes after the test (in order)
8086               current.u=branch_unneeded_reg[i-1]&~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
8087               current.u|=1;
8088               delayslot_alloc(&current,i);
8089               current.isconst=0;
8090             }
8091             else
8092             {
8093               current.u=branch_unneeded_reg[i-1]&~((1LL<<dops[i-1].rs1)|(1LL<<dops[i-1].rs2));
8094               // Alloc the branch condition registers
8095               if(dops[i-1].rs1) alloc_reg(&current,i-1,dops[i-1].rs1);
8096               if(dops[i-1].rs2) alloc_reg(&current,i-1,dops[i-1].rs2);
8097             }
8098             memcpy(&branch_regs[i-1],&current,sizeof(current));
8099             branch_regs[i-1].isconst=0;
8100             branch_regs[i-1].wasconst=0;
8101             memcpy(&branch_regs[i-1].regmap_entry,&current.regmap,sizeof(current.regmap));
8102             memcpy(constmap[i],constmap[i-1],sizeof(constmap[i]));
8103           }
8104           else
8105           if((dops[i-1].opcode&0x3E)==6) // BLEZ/BGTZ
8106           {
8107             alloc_cc(&current,i-1);
8108             dirty_reg(&current,CCREG);
8109             if(dops[i-1].rs1==dops[i].rt1||dops[i-1].rs1==dops[i].rt2) {
8110               // The delay slot overwrote the branch condition
8111               // Delay slot goes after the test (in order)
8112               current.u=branch_unneeded_reg[i-1]&~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
8113               current.u|=1;
8114               delayslot_alloc(&current,i);
8115               current.isconst=0;
8116             }
8117             else
8118             {
8119               current.u=branch_unneeded_reg[i-1]&~(1LL<<dops[i-1].rs1);
8120               // Alloc the branch condition register
8121               alloc_reg(&current,i-1,dops[i-1].rs1);
8122             }
8123             memcpy(&branch_regs[i-1],&current,sizeof(current));
8124             branch_regs[i-1].isconst=0;
8125             branch_regs[i-1].wasconst=0;
8126             memcpy(&branch_regs[i-1].regmap_entry,&current.regmap,sizeof(current.regmap));
8127             memcpy(constmap[i],constmap[i-1],sizeof(constmap[i]));
8128           }
8129           else
8130           // Alloc the delay slot in case the branch is taken
8131           if((dops[i-1].opcode&0x3E)==0x14) // BEQL/BNEL
8132           {
8133             memcpy(&branch_regs[i-1],&current,sizeof(current));
8134             branch_regs[i-1].u=(branch_unneeded_reg[i-1]&~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2)|(1LL<<dops[i].rt1)|(1LL<<dops[i].rt2)))|1;
8135             alloc_cc(&branch_regs[i-1],i);
8136             dirty_reg(&branch_regs[i-1],CCREG);
8137             delayslot_alloc(&branch_regs[i-1],i);
8138             branch_regs[i-1].isconst=0;
8139             alloc_reg(&current,i,CCREG); // Not taken path
8140             dirty_reg(&current,CCREG);
8141             memcpy(&branch_regs[i-1].regmap_entry,&branch_regs[i-1].regmap,sizeof(current.regmap));
8142           }
8143           else
8144           if((dops[i-1].opcode&0x3E)==0x16) // BLEZL/BGTZL
8145           {
8146             memcpy(&branch_regs[i-1],&current,sizeof(current));
8147             branch_regs[i-1].u=(branch_unneeded_reg[i-1]&~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2)|(1LL<<dops[i].rt1)|(1LL<<dops[i].rt2)))|1;
8148             alloc_cc(&branch_regs[i-1],i);
8149             dirty_reg(&branch_regs[i-1],CCREG);
8150             delayslot_alloc(&branch_regs[i-1],i);
8151             branch_regs[i-1].isconst=0;
8152             alloc_reg(&current,i,CCREG); // Not taken path
8153             dirty_reg(&current,CCREG);
8154             memcpy(&branch_regs[i-1].regmap_entry,&branch_regs[i-1].regmap,sizeof(current.regmap));
8155           }
8156           break;
8157         case SJUMP:
8158           //if((dops[i-1].opcode2&0x1E)==0) // BLTZ/BGEZ
8159           if((dops[i-1].opcode2&0x0E)==0) // BLTZ/BGEZ
8160           {
8161             alloc_cc(&current,i-1);
8162             dirty_reg(&current,CCREG);
8163             if(dops[i-1].rs1==dops[i].rt1||dops[i-1].rs1==dops[i].rt2) {
8164               // The delay slot overwrote the branch condition
8165               // Delay slot goes after the test (in order)
8166               current.u=branch_unneeded_reg[i-1]&~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2));
8167               current.u|=1;
8168               delayslot_alloc(&current,i);
8169               current.isconst=0;
8170             }
8171             else
8172             {
8173               current.u=branch_unneeded_reg[i-1]&~(1LL<<dops[i-1].rs1);
8174               // Alloc the branch condition register
8175               alloc_reg(&current,i-1,dops[i-1].rs1);
8176             }
8177             memcpy(&branch_regs[i-1],&current,sizeof(current));
8178             branch_regs[i-1].isconst=0;
8179             branch_regs[i-1].wasconst=0;
8180             memcpy(&branch_regs[i-1].regmap_entry,&current.regmap,sizeof(current.regmap));
8181             memcpy(constmap[i],constmap[i-1],sizeof(constmap[i]));
8182           }
8183           else
8184           // Alloc the delay slot in case the branch is taken
8185           if((dops[i-1].opcode2&0x1E)==2) // BLTZL/BGEZL
8186           {
8187             memcpy(&branch_regs[i-1],&current,sizeof(current));
8188             branch_regs[i-1].u=(branch_unneeded_reg[i-1]&~((1LL<<dops[i].rs1)|(1LL<<dops[i].rs2)|(1LL<<dops[i].rt1)|(1LL<<dops[i].rt2)))|1;
8189             alloc_cc(&branch_regs[i-1],i);
8190             dirty_reg(&branch_regs[i-1],CCREG);
8191             delayslot_alloc(&branch_regs[i-1],i);
8192             branch_regs[i-1].isconst=0;
8193             alloc_reg(&current,i,CCREG); // Not taken path
8194             dirty_reg(&current,CCREG);
8195             memcpy(&branch_regs[i-1].regmap_entry,&branch_regs[i-1].regmap,sizeof(current.regmap));
8196           }
8197           // FIXME: BLTZAL/BGEZAL
8198           if(dops[i-1].opcode2&0x10) { // BxxZAL
8199             alloc_reg(&branch_regs[i-1],i-1,31);
8200             dirty_reg(&branch_regs[i-1],31);
8201           }
8202           break;
8203       }
8204
8205       if (dops[i-1].is_ujump)
8206       {
8207         if(dops[i-1].rt1==31) // JAL/JALR
8208         {
8209           // Subroutine call will return here, don't alloc any registers
8210           current.dirty=0;
8211           clear_all_regs(current.regmap);
8212           alloc_reg(&current,i,CCREG);
8213           dirty_reg(&current,CCREG);
8214         }
8215         else if(i+1<slen)
8216         {
8217           // Internal branch will jump here, match registers to caller
8218           current.dirty=0;
8219           clear_all_regs(current.regmap);
8220           alloc_reg(&current,i,CCREG);
8221           dirty_reg(&current,CCREG);
8222           for(j=i-1;j>=0;j--)
8223           {
8224             if(ba[j]==start+i*4+4) {
8225               memcpy(current.regmap,branch_regs[j].regmap,sizeof(current.regmap));
8226               current.dirty=branch_regs[j].dirty;
8227               break;
8228             }
8229           }
8230           while(j>=0) {
8231             if(ba[j]==start+i*4+4) {
8232               for(hr=0;hr<HOST_REGS;hr++) {
8233                 if(current.regmap[hr]!=branch_regs[j].regmap[hr]) {
8234                   current.regmap[hr]=-1;
8235                 }
8236                 current.dirty&=branch_regs[j].dirty;
8237               }
8238             }
8239             j--;
8240           }
8241         }
8242       }
8243     }
8244
8245     // Count cycles in between branches
8246     ccadj[i] = CLOCK_ADJUST(cc);
8247     if (i > 0 && (dops[i-1].is_jump || dops[i].itype == SYSCALL || dops[i].itype == HLECALL))
8248     {
8249       cc=0;
8250     }
8251 #if !defined(DRC_DBG)
8252     else if(dops[i].itype==C2OP&&gte_cycletab[source[i]&0x3f]>2)
8253     {
8254       // this should really be removed since the real stalls have been implemented,
8255       // but doing so causes sizeable perf regression against the older version
8256       u_int gtec = gte_cycletab[source[i] & 0x3f];
8257       cc += HACK_ENABLED(NDHACK_NO_STALLS) ? gtec/2 : 2;
8258     }
8259     else if(i>1&&dops[i].itype==STORE&&dops[i-1].itype==STORE&&dops[i-2].itype==STORE&&!dops[i].bt)
8260     {
8261       cc+=4;
8262     }
8263     else if(dops[i].itype==C2LS)
8264     {
8265       // same as with C2OP
8266       cc += HACK_ENABLED(NDHACK_NO_STALLS) ? 4 : 2;
8267     }
8268 #endif
8269     else
8270     {
8271       cc++;
8272     }
8273
8274     if(!dops[i].is_ds) {
8275       regs[i].dirty=current.dirty;
8276       regs[i].isconst=current.isconst;
8277       memcpy(constmap[i],current_constmap,sizeof(constmap[i]));
8278     }
8279     for(hr=0;hr<HOST_REGS;hr++) {
8280       if(hr!=EXCLUDE_REG&&regs[i].regmap[hr]>=0) {
8281         if(regmap_pre[i][hr]!=regs[i].regmap[hr]) {
8282           regs[i].wasconst&=~(1<<hr);
8283         }
8284       }
8285     }
8286     if(current.regmap[HOST_BTREG]==BTREG) current.regmap[HOST_BTREG]=-1;
8287     regs[i].waswritten=current.waswritten;
8288   }
8289
8290   /* Pass 4 - Cull unused host registers */
8291
8292   uint64_t nr=0;
8293
8294   for (i=slen-1;i>=0;i--)
8295   {
8296     int hr;
8297     if(dops[i].is_jump)
8298     {
8299       if(ba[i]<start || ba[i]>=(start+slen*4))
8300       {
8301         // Branch out of this block, don't need anything
8302         nr=0;
8303       }
8304       else
8305       {
8306         // Internal branch
8307         // Need whatever matches the target
8308         nr=0;
8309         int t=(ba[i]-start)>>2;
8310         for(hr=0;hr<HOST_REGS;hr++)
8311         {
8312           if(regs[i].regmap_entry[hr]>=0) {
8313             if(regs[i].regmap_entry[hr]==regs[t].regmap_entry[hr]) nr|=1<<hr;
8314           }
8315         }
8316       }
8317       // Conditional branch may need registers for following instructions
8318       if (!dops[i].is_ujump)
8319       {
8320         if(i<slen-2) {
8321           nr|=needed_reg[i+2];
8322           for(hr=0;hr<HOST_REGS;hr++)
8323           {
8324             if(regmap_pre[i+2][hr]>=0&&get_reg(regs[i+2].regmap_entry,regmap_pre[i+2][hr])<0) nr&=~(1<<hr);
8325             //if((regmap_entry[i+2][hr])>=0) if(!((nr>>hr)&1)) printf("%x-bogus(%d=%d)\n",start+i*4,hr,regmap_entry[i+2][hr]);
8326           }
8327         }
8328       }
8329       // Don't need stuff which is overwritten
8330       //if(regs[i].regmap[hr]!=regmap_pre[i][hr]) nr&=~(1<<hr);
8331       //if(regs[i].regmap[hr]<0) nr&=~(1<<hr);
8332       // Merge in delay slot
8333       for(hr=0;hr<HOST_REGS;hr++)
8334       {
8335         if(dops[i+1].rt1&&dops[i+1].rt1==(regs[i].regmap[hr]&63)) nr&=~(1<<hr);
8336         if(dops[i+1].rt2&&dops[i+1].rt2==(regs[i].regmap[hr]&63)) nr&=~(1<<hr);
8337         if(dops[i+1].rs1==regmap_pre[i][hr]) nr|=1<<hr;
8338         if(dops[i+1].rs2==regmap_pre[i][hr]) nr|=1<<hr;
8339         if(dops[i+1].rs1==regs[i].regmap_entry[hr]) nr|=1<<hr;
8340         if(dops[i+1].rs2==regs[i].regmap_entry[hr]) nr|=1<<hr;
8341         if(ram_offset && (dops[i+1].is_load || dops[i+1].is_store)) {
8342           if(regmap_pre[i][hr]==ROREG) nr|=1<<hr;
8343           if(regs[i].regmap_entry[hr]==ROREG) nr|=1<<hr;
8344         }
8345         if(dops[i+1].is_store) {
8346           if(regmap_pre[i][hr]==INVCP) nr|=1<<hr;
8347           if(regs[i].regmap_entry[hr]==INVCP) nr|=1<<hr;
8348         }
8349       }
8350     }
8351     else if(dops[i].itype==SYSCALL||dops[i].itype==HLECALL||dops[i].itype==INTCALL)
8352     {
8353       // SYSCALL instruction (software interrupt)
8354       nr=0;
8355     }
8356     else if(dops[i].itype==COP0 && (source[i]&0x3f)==0x18)
8357     {
8358       // ERET instruction (return from interrupt)
8359       nr=0;
8360     }
8361     else // Non-branch
8362     {
8363       if(i<slen-1) {
8364         for(hr=0;hr<HOST_REGS;hr++) {
8365           if(regmap_pre[i+1][hr]>=0&&get_reg(regs[i+1].regmap_entry,regmap_pre[i+1][hr])<0) nr&=~(1<<hr);
8366           if(regs[i].regmap[hr]!=regmap_pre[i+1][hr]) nr&=~(1<<hr);
8367           if(regs[i].regmap[hr]!=regmap_pre[i][hr]) nr&=~(1<<hr);
8368           if(regs[i].regmap[hr]<0) nr&=~(1<<hr);
8369         }
8370       }
8371     }
8372     for(hr=0;hr<HOST_REGS;hr++)
8373     {
8374       // Overwritten registers are not needed
8375       if(dops[i].rt1&&dops[i].rt1==(regs[i].regmap[hr]&63)) nr&=~(1<<hr);
8376       if(dops[i].rt2&&dops[i].rt2==(regs[i].regmap[hr]&63)) nr&=~(1<<hr);
8377       if(FTEMP==(regs[i].regmap[hr]&63)) nr&=~(1<<hr);
8378       // Source registers are needed
8379       if(dops[i].rs1==regmap_pre[i][hr]) nr|=1<<hr;
8380       if(dops[i].rs2==regmap_pre[i][hr]) nr|=1<<hr;
8381       if(dops[i].rs1==regs[i].regmap_entry[hr]) nr|=1<<hr;
8382       if(dops[i].rs2==regs[i].regmap_entry[hr]) nr|=1<<hr;
8383       if(ram_offset && (dops[i].is_load || dops[i].is_store)) {
8384         if(regmap_pre[i][hr]==ROREG) nr|=1<<hr;
8385         if(regs[i].regmap_entry[hr]==ROREG) nr|=1<<hr;
8386       }
8387       if(dops[i].is_store) {
8388         if(regmap_pre[i][hr]==INVCP) nr|=1<<hr;
8389         if(regs[i].regmap_entry[hr]==INVCP) nr|=1<<hr;
8390       }
8391       // Don't store a register immediately after writing it,
8392       // may prevent dual-issue.
8393       // But do so if this is a branch target, otherwise we
8394       // might have to load the register before the branch.
8395       if(i>0&&!dops[i].bt&&((regs[i].wasdirty>>hr)&1)) {
8396         if((regmap_pre[i][hr]>0&&!((unneeded_reg[i]>>regmap_pre[i][hr])&1))) {
8397           if(dops[i-1].rt1==(regmap_pre[i][hr]&63)) nr|=1<<hr;
8398           if(dops[i-1].rt2==(regmap_pre[i][hr]&63)) nr|=1<<hr;
8399         }
8400         if((regs[i].regmap_entry[hr]>0&&!((unneeded_reg[i]>>regs[i].regmap_entry[hr])&1))) {
8401           if(dops[i-1].rt1==(regs[i].regmap_entry[hr]&63)) nr|=1<<hr;
8402           if(dops[i-1].rt2==(regs[i].regmap_entry[hr]&63)) nr|=1<<hr;
8403         }
8404       }
8405     }
8406     // Cycle count is needed at branches.  Assume it is needed at the target too.
8407     if(i==0||dops[i].bt||dops[i].itype==CJUMP||dops[i].itype==SPAN) {
8408       if(regmap_pre[i][HOST_CCREG]==CCREG) nr|=1<<HOST_CCREG;
8409       if(regs[i].regmap_entry[HOST_CCREG]==CCREG) nr|=1<<HOST_CCREG;
8410     }
8411     // Save it
8412     needed_reg[i]=nr;
8413
8414     // Deallocate unneeded registers
8415     for(hr=0;hr<HOST_REGS;hr++)
8416     {
8417       if(!((nr>>hr)&1)) {
8418         if(regs[i].regmap_entry[hr]!=CCREG) regs[i].regmap_entry[hr]=-1;
8419         if(dops[i].is_jump)
8420         {
8421           int map1 = 0, map2 = 0, temp = 0; // or -1 ??
8422           if (dops[i+1].is_load || dops[i+1].is_store)
8423             map1 = ROREG;
8424           if (dops[i+1].is_store)
8425             map2 = INVCP;
8426           if(dops[i+1].itype==LOADLR || dops[i+1].itype==STORELR || dops[i+1].itype==C2LS)
8427             temp = FTEMP;
8428           if((regs[i].regmap[hr]&63)!=dops[i].rs1 && (regs[i].regmap[hr]&63)!=dops[i].rs2 &&
8429              (regs[i].regmap[hr]&63)!=dops[i].rt1 && (regs[i].regmap[hr]&63)!=dops[i].rt2 &&
8430              (regs[i].regmap[hr]&63)!=dops[i+1].rt1 && (regs[i].regmap[hr]&63)!=dops[i+1].rt2 &&
8431              regs[i].regmap[hr]!=dops[i+1].rs1 && regs[i].regmap[hr]!=dops[i+1].rs2 &&
8432              (regs[i].regmap[hr]&63)!=temp && regs[i].regmap[hr]!=PTEMP &&
8433              regs[i].regmap[hr]!=RHASH && regs[i].regmap[hr]!=RHTBL &&
8434              regs[i].regmap[hr]!=RTEMP && regs[i].regmap[hr]!=CCREG &&
8435              regs[i].regmap[hr]!=map1 && regs[i].regmap[hr]!=map2)
8436           {
8437             regs[i].regmap[hr]=-1;
8438             regs[i].isconst&=~(1<<hr);
8439             if((branch_regs[i].regmap[hr]&63)!=dops[i].rs1 && (branch_regs[i].regmap[hr]&63)!=dops[i].rs2 &&
8440                (branch_regs[i].regmap[hr]&63)!=dops[i].rt1 && (branch_regs[i].regmap[hr]&63)!=dops[i].rt2 &&
8441                (branch_regs[i].regmap[hr]&63)!=dops[i+1].rt1 && (branch_regs[i].regmap[hr]&63)!=dops[i+1].rt2 &&
8442                branch_regs[i].regmap[hr]!=dops[i+1].rs1 && branch_regs[i].regmap[hr]!=dops[i+1].rs2 &&
8443                (branch_regs[i].regmap[hr]&63)!=temp && branch_regs[i].regmap[hr]!=PTEMP &&
8444                branch_regs[i].regmap[hr]!=RHASH && branch_regs[i].regmap[hr]!=RHTBL &&
8445                branch_regs[i].regmap[hr]!=RTEMP && branch_regs[i].regmap[hr]!=CCREG &&
8446                branch_regs[i].regmap[hr]!=map1 && branch_regs[i].regmap[hr]!=map2)
8447             {
8448               branch_regs[i].regmap[hr]=-1;
8449               branch_regs[i].regmap_entry[hr]=-1;
8450               if (!dops[i].is_ujump)
8451               {
8452                 if (i < slen-2) {
8453                   regmap_pre[i+2][hr]=-1;
8454                   regs[i+2].wasconst&=~(1<<hr);
8455                 }
8456               }
8457             }
8458           }
8459         }
8460         else
8461         {
8462           // Non-branch
8463           if(i>0)
8464           {
8465             int map1 = -1, map2 = -1, temp=-1;
8466             if (dops[i].is_load || dops[i].is_store)
8467               map1 = ROREG;
8468             if (dops[i].is_store)
8469               map2 = INVCP;
8470             if (dops[i].itype==LOADLR || dops[i].itype==STORELR || dops[i].itype==C2LS)
8471               temp = FTEMP;
8472             if((regs[i].regmap[hr]&63)!=dops[i].rt1 && (regs[i].regmap[hr]&63)!=dops[i].rt2 &&
8473                regs[i].regmap[hr]!=dops[i].rs1 && regs[i].regmap[hr]!=dops[i].rs2 &&
8474                (regs[i].regmap[hr]&63)!=temp && regs[i].regmap[hr]!=map1 && regs[i].regmap[hr]!=map2 &&
8475                //(dops[i].itype!=SPAN||regs[i].regmap[hr]!=CCREG)
8476                regs[i].regmap[hr] != CCREG)
8477             {
8478               if(i<slen-1&&!dops[i].is_ds) {
8479                 assert(regs[i].regmap[hr]<64);
8480                 if(regmap_pre[i+1][hr]!=-1 || regs[i].regmap[hr]>0)
8481                 if(regmap_pre[i+1][hr]!=regs[i].regmap[hr])
8482                 {
8483                   SysPrintf("fail: %x (%d %d!=%d)\n",start+i*4,hr,regmap_pre[i+1][hr],regs[i].regmap[hr]);
8484                   assert(regmap_pre[i+1][hr]==regs[i].regmap[hr]);
8485                 }
8486                 regmap_pre[i+1][hr]=-1;
8487                 if(regs[i+1].regmap_entry[hr]==CCREG) regs[i+1].regmap_entry[hr]=-1;
8488                 regs[i+1].wasconst&=~(1<<hr);
8489               }
8490               regs[i].regmap[hr]=-1;
8491               regs[i].isconst&=~(1<<hr);
8492             }
8493           }
8494         }
8495       } // if needed
8496     } // for hr
8497   }
8498
8499   /* Pass 5 - Pre-allocate registers */
8500
8501   // If a register is allocated during a loop, try to allocate it for the
8502   // entire loop, if possible.  This avoids loading/storing registers
8503   // inside of the loop.
8504
8505   signed char f_regmap[HOST_REGS];
8506   clear_all_regs(f_regmap);
8507   for(i=0;i<slen-1;i++)
8508   {
8509     if(dops[i].itype==UJUMP||dops[i].itype==CJUMP||dops[i].itype==SJUMP)
8510     {
8511       if(ba[i]>=start && ba[i]<(start+i*4))
8512       if(dops[i+1].itype==NOP||dops[i+1].itype==MOV||dops[i+1].itype==ALU
8513       ||dops[i+1].itype==SHIFTIMM||dops[i+1].itype==IMM16||dops[i+1].itype==LOAD
8514       ||dops[i+1].itype==STORE||dops[i+1].itype==STORELR||dops[i+1].itype==C1LS
8515       ||dops[i+1].itype==SHIFT||dops[i+1].itype==COP1
8516       ||dops[i+1].itype==COP2||dops[i+1].itype==C2LS||dops[i+1].itype==C2OP)
8517       {
8518         int t=(ba[i]-start)>>2;
8519         if(t > 0 && !dops[t-1].is_jump) // loop_preload can't handle jumps into delay slots
8520         if(t<2||(dops[t-2].itype!=UJUMP&&dops[t-2].itype!=RJUMP)||dops[t-2].rt1!=31) // call/ret assumes no registers allocated
8521         for(hr=0;hr<HOST_REGS;hr++)
8522         {
8523           if(regs[i].regmap[hr]>=0) {
8524             if(f_regmap[hr]!=regs[i].regmap[hr]) {
8525               // dealloc old register
8526               int n;
8527               for(n=0;n<HOST_REGS;n++)
8528               {
8529                 if(f_regmap[n]==regs[i].regmap[hr]) {f_regmap[n]=-1;}
8530               }
8531               // and alloc new one
8532               f_regmap[hr]=regs[i].regmap[hr];
8533             }
8534           }
8535           if(branch_regs[i].regmap[hr]>=0) {
8536             if(f_regmap[hr]!=branch_regs[i].regmap[hr]) {
8537               // dealloc old register
8538               int n;
8539               for(n=0;n<HOST_REGS;n++)
8540               {
8541                 if(f_regmap[n]==branch_regs[i].regmap[hr]) {f_regmap[n]=-1;}
8542               }
8543               // and alloc new one
8544               f_regmap[hr]=branch_regs[i].regmap[hr];
8545             }
8546           }
8547           if(dops[i].ooo) {
8548             if(count_free_regs(regs[i].regmap)<=minimum_free_regs[i+1])
8549               f_regmap[hr]=branch_regs[i].regmap[hr];
8550           }else{
8551             if(count_free_regs(branch_regs[i].regmap)<=minimum_free_regs[i+1])
8552               f_regmap[hr]=branch_regs[i].regmap[hr];
8553           }
8554           // Avoid dirty->clean transition
8555           #ifdef DESTRUCTIVE_WRITEBACK
8556           if(t>0) if(get_reg(regmap_pre[t],f_regmap[hr])>=0) if((regs[t].wasdirty>>get_reg(regmap_pre[t],f_regmap[hr]))&1) f_regmap[hr]=-1;
8557           #endif
8558           // This check is only strictly required in the DESTRUCTIVE_WRITEBACK
8559           // case above, however it's always a good idea.  We can't hoist the
8560           // load if the register was already allocated, so there's no point
8561           // wasting time analyzing most of these cases.  It only "succeeds"
8562           // when the mapping was different and the load can be replaced with
8563           // a mov, which is of negligible benefit.  So such cases are
8564           // skipped below.
8565           if(f_regmap[hr]>0) {
8566             if(regs[t].regmap[hr]==f_regmap[hr]||(regs[t].regmap_entry[hr]<0&&get_reg(regmap_pre[t],f_regmap[hr])<0)) {
8567               int r=f_regmap[hr];
8568               for(j=t;j<=i;j++)
8569               {
8570                 //printf("Test %x -> %x, %x %d/%d\n",start+i*4,ba[i],start+j*4,hr,r);
8571                 if(r<34&&((unneeded_reg[j]>>r)&1)) break;
8572                 assert(r < 64);
8573                 if(regs[j].regmap[hr]==f_regmap[hr]&&(f_regmap[hr]&63)<TEMPREG) {
8574                   //printf("Hit %x -> %x, %x %d/%d\n",start+i*4,ba[i],start+j*4,hr,r);
8575                   int k;
8576                   if(regs[i].regmap[hr]==-1&&branch_regs[i].regmap[hr]==-1) {
8577                     if(get_reg(regs[i+2].regmap,f_regmap[hr])>=0) break;
8578                     if(r>63) {
8579                       if(get_reg(regs[i].regmap,r&63)<0) break;
8580                       if(get_reg(branch_regs[i].regmap,r&63)<0) break;
8581                     }
8582                     k=i;
8583                     while(k>1&&regs[k-1].regmap[hr]==-1) {
8584                       if(count_free_regs(regs[k-1].regmap)<=minimum_free_regs[k-1]) {
8585                         //printf("no free regs for store %x\n",start+(k-1)*4);
8586                         break;
8587                       }
8588                       if(get_reg(regs[k-1].regmap,f_regmap[hr])>=0) {
8589                         //printf("no-match due to different register\n");
8590                         break;
8591                       }
8592                       if (dops[k-2].is_jump) {
8593                         //printf("no-match due to branch\n");
8594                         break;
8595                       }
8596                       // call/ret fast path assumes no registers allocated
8597                       if(k>2&&(dops[k-3].itype==UJUMP||dops[k-3].itype==RJUMP)&&dops[k-3].rt1==31) {
8598                         break;
8599                       }
8600                       assert(r < 64);
8601                       k--;
8602                     }
8603                     if(regs[k-1].regmap[hr]==f_regmap[hr]&&regmap_pre[k][hr]==f_regmap[hr]) {
8604                       //printf("Extend r%d, %x ->\n",hr,start+k*4);
8605                       while(k<i) {
8606                         regs[k].regmap_entry[hr]=f_regmap[hr];
8607                         regs[k].regmap[hr]=f_regmap[hr];
8608                         regmap_pre[k+1][hr]=f_regmap[hr];
8609                         regs[k].wasdirty&=~(1<<hr);
8610                         regs[k].dirty&=~(1<<hr);
8611                         regs[k].wasdirty|=(1<<hr)&regs[k-1].dirty;
8612                         regs[k].dirty|=(1<<hr)&regs[k].wasdirty;
8613                         regs[k].wasconst&=~(1<<hr);
8614                         regs[k].isconst&=~(1<<hr);
8615                         k++;
8616                       }
8617                     }
8618                     else {
8619                       //printf("Fail Extend r%d, %x ->\n",hr,start+k*4);
8620                       break;
8621                     }
8622                     assert(regs[i-1].regmap[hr]==f_regmap[hr]);
8623                     if(regs[i-1].regmap[hr]==f_regmap[hr]&&regmap_pre[i][hr]==f_regmap[hr]) {
8624                       //printf("OK fill %x (r%d)\n",start+i*4,hr);
8625                       regs[i].regmap_entry[hr]=f_regmap[hr];
8626                       regs[i].regmap[hr]=f_regmap[hr];
8627                       regs[i].wasdirty&=~(1<<hr);
8628                       regs[i].dirty&=~(1<<hr);
8629                       regs[i].wasdirty|=(1<<hr)&regs[i-1].dirty;
8630                       regs[i].dirty|=(1<<hr)&regs[i-1].dirty;
8631                       regs[i].wasconst&=~(1<<hr);
8632                       regs[i].isconst&=~(1<<hr);
8633                       branch_regs[i].regmap_entry[hr]=f_regmap[hr];
8634                       branch_regs[i].wasdirty&=~(1<<hr);
8635                       branch_regs[i].wasdirty|=(1<<hr)&regs[i].dirty;
8636                       branch_regs[i].regmap[hr]=f_regmap[hr];
8637                       branch_regs[i].dirty&=~(1<<hr);
8638                       branch_regs[i].dirty|=(1<<hr)&regs[i].dirty;
8639                       branch_regs[i].wasconst&=~(1<<hr);
8640                       branch_regs[i].isconst&=~(1<<hr);
8641                       if (!dops[i].is_ujump) {
8642                         regmap_pre[i+2][hr]=f_regmap[hr];
8643                         regs[i+2].wasdirty&=~(1<<hr);
8644                         regs[i+2].wasdirty|=(1<<hr)&regs[i].dirty;
8645                       }
8646                     }
8647                   }
8648                   for(k=t;k<j;k++) {
8649                     // Alloc register clean at beginning of loop,
8650                     // but may dirty it in pass 6
8651                     regs[k].regmap_entry[hr]=f_regmap[hr];
8652                     regs[k].regmap[hr]=f_regmap[hr];
8653                     regs[k].dirty&=~(1<<hr);
8654                     regs[k].wasconst&=~(1<<hr);
8655                     regs[k].isconst&=~(1<<hr);
8656                     if (dops[k].is_jump) {
8657                       branch_regs[k].regmap_entry[hr]=f_regmap[hr];
8658                       branch_regs[k].regmap[hr]=f_regmap[hr];
8659                       branch_regs[k].dirty&=~(1<<hr);
8660                       branch_regs[k].wasconst&=~(1<<hr);
8661                       branch_regs[k].isconst&=~(1<<hr);
8662                       if (!dops[k].is_ujump) {
8663                         regmap_pre[k+2][hr]=f_regmap[hr];
8664                         regs[k+2].wasdirty&=~(1<<hr);
8665                       }
8666                     }
8667                     else
8668                     {
8669                       regmap_pre[k+1][hr]=f_regmap[hr];
8670                       regs[k+1].wasdirty&=~(1<<hr);
8671                     }
8672                   }
8673                   if(regs[j].regmap[hr]==f_regmap[hr])
8674                     regs[j].regmap_entry[hr]=f_regmap[hr];
8675                   break;
8676                 }
8677                 if(j==i) break;
8678                 if(regs[j].regmap[hr]>=0)
8679                   break;
8680                 if(get_reg(regs[j].regmap,f_regmap[hr])>=0) {
8681                   //printf("no-match due to different register\n");
8682                   break;
8683                 }
8684                 if (dops[j].is_ujump)
8685                 {
8686                   // Stop on unconditional branch
8687                   break;
8688                 }
8689                 if(dops[j].itype==CJUMP||dops[j].itype==SJUMP)
8690                 {
8691                   if(dops[j].ooo) {
8692                     if(count_free_regs(regs[j].regmap)<=minimum_free_regs[j+1])
8693                       break;
8694                   }else{
8695                     if(count_free_regs(branch_regs[j].regmap)<=minimum_free_regs[j+1])
8696                       break;
8697                   }
8698                   if(get_reg(branch_regs[j].regmap,f_regmap[hr])>=0) {
8699                     //printf("no-match due to different register (branch)\n");
8700                     break;
8701                   }
8702                 }
8703                 if(count_free_regs(regs[j].regmap)<=minimum_free_regs[j]) {
8704                   //printf("No free regs for store %x\n",start+j*4);
8705                   break;
8706                 }
8707                 assert(f_regmap[hr]<64);
8708               }
8709             }
8710           }
8711         }
8712       }
8713     }else{
8714       // Non branch or undetermined branch target
8715       for(hr=0;hr<HOST_REGS;hr++)
8716       {
8717         if(hr!=EXCLUDE_REG) {
8718           if(regs[i].regmap[hr]>=0) {
8719             if(f_regmap[hr]!=regs[i].regmap[hr]) {
8720               // dealloc old register
8721               int n;
8722               for(n=0;n<HOST_REGS;n++)
8723               {
8724                 if(f_regmap[n]==regs[i].regmap[hr]) {f_regmap[n]=-1;}
8725               }
8726               // and alloc new one
8727               f_regmap[hr]=regs[i].regmap[hr];
8728             }
8729           }
8730         }
8731       }
8732       // Try to restore cycle count at branch targets
8733       if(dops[i].bt) {
8734         for(j=i;j<slen-1;j++) {
8735           if(regs[j].regmap[HOST_CCREG]!=-1) break;
8736           if(count_free_regs(regs[j].regmap)<=minimum_free_regs[j]) {
8737             //printf("no free regs for store %x\n",start+j*4);
8738             break;
8739           }
8740         }
8741         if(regs[j].regmap[HOST_CCREG]==CCREG) {
8742           int k=i;
8743           //printf("Extend CC, %x -> %x\n",start+k*4,start+j*4);
8744           while(k<j) {
8745             regs[k].regmap_entry[HOST_CCREG]=CCREG;
8746             regs[k].regmap[HOST_CCREG]=CCREG;
8747             regmap_pre[k+1][HOST_CCREG]=CCREG;
8748             regs[k+1].wasdirty|=1<<HOST_CCREG;
8749             regs[k].dirty|=1<<HOST_CCREG;
8750             regs[k].wasconst&=~(1<<HOST_CCREG);
8751             regs[k].isconst&=~(1<<HOST_CCREG);
8752             k++;
8753           }
8754           regs[j].regmap_entry[HOST_CCREG]=CCREG;
8755         }
8756         // Work backwards from the branch target
8757         if(j>i&&f_regmap[HOST_CCREG]==CCREG)
8758         {
8759           //printf("Extend backwards\n");
8760           int k;
8761           k=i;
8762           while(regs[k-1].regmap[HOST_CCREG]==-1) {
8763             if(count_free_regs(regs[k-1].regmap)<=minimum_free_regs[k-1]) {
8764               //printf("no free regs for store %x\n",start+(k-1)*4);
8765               break;
8766             }
8767             k--;
8768           }
8769           if(regs[k-1].regmap[HOST_CCREG]==CCREG) {
8770             //printf("Extend CC, %x ->\n",start+k*4);
8771             while(k<=i) {
8772               regs[k].regmap_entry[HOST_CCREG]=CCREG;
8773               regs[k].regmap[HOST_CCREG]=CCREG;
8774               regmap_pre[k+1][HOST_CCREG]=CCREG;
8775               regs[k+1].wasdirty|=1<<HOST_CCREG;
8776               regs[k].dirty|=1<<HOST_CCREG;
8777               regs[k].wasconst&=~(1<<HOST_CCREG);
8778               regs[k].isconst&=~(1<<HOST_CCREG);
8779               k++;
8780             }
8781           }
8782           else {
8783             //printf("Fail Extend CC, %x ->\n",start+k*4);
8784           }
8785         }
8786       }
8787       if(dops[i].itype!=STORE&&dops[i].itype!=STORELR&&dops[i].itype!=C1LS&&dops[i].itype!=SHIFT&&
8788          dops[i].itype!=NOP&&dops[i].itype!=MOV&&dops[i].itype!=ALU&&dops[i].itype!=SHIFTIMM&&
8789          dops[i].itype!=IMM16&&dops[i].itype!=LOAD&&dops[i].itype!=COP1)
8790       {
8791         memcpy(f_regmap,regs[i].regmap,sizeof(f_regmap));
8792       }
8793     }
8794   }
8795
8796   // This allocates registers (if possible) one instruction prior
8797   // to use, which can avoid a load-use penalty on certain CPUs.
8798   for(i=0;i<slen-1;i++)
8799   {
8800     if (!i || !dops[i-1].is_jump)
8801     {
8802       if(!dops[i+1].bt)
8803       {
8804         if(dops[i].itype==ALU||dops[i].itype==MOV||dops[i].itype==LOAD||dops[i].itype==SHIFTIMM||dops[i].itype==IMM16
8805            ||((dops[i].itype==COP1||dops[i].itype==COP2)&&dops[i].opcode2<3))
8806         {
8807           if(dops[i+1].rs1) {
8808             if((hr=get_reg(regs[i+1].regmap,dops[i+1].rs1))>=0)
8809             {
8810               if(regs[i].regmap[hr]<0&&regs[i+1].regmap_entry[hr]<0)
8811               {
8812                 regs[i].regmap[hr]=regs[i+1].regmap[hr];
8813                 regmap_pre[i+1][hr]=regs[i+1].regmap[hr];
8814                 regs[i+1].regmap_entry[hr]=regs[i+1].regmap[hr];
8815                 regs[i].isconst&=~(1<<hr);
8816                 regs[i].isconst|=regs[i+1].isconst&(1<<hr);
8817                 constmap[i][hr]=constmap[i+1][hr];
8818                 regs[i+1].wasdirty&=~(1<<hr);
8819                 regs[i].dirty&=~(1<<hr);
8820               }
8821             }
8822           }
8823           if(dops[i+1].rs2) {
8824             if((hr=get_reg(regs[i+1].regmap,dops[i+1].rs2))>=0)
8825             {
8826               if(regs[i].regmap[hr]<0&&regs[i+1].regmap_entry[hr]<0)
8827               {
8828                 regs[i].regmap[hr]=regs[i+1].regmap[hr];
8829                 regmap_pre[i+1][hr]=regs[i+1].regmap[hr];
8830                 regs[i+1].regmap_entry[hr]=regs[i+1].regmap[hr];
8831                 regs[i].isconst&=~(1<<hr);
8832                 regs[i].isconst|=regs[i+1].isconst&(1<<hr);
8833                 constmap[i][hr]=constmap[i+1][hr];
8834                 regs[i+1].wasdirty&=~(1<<hr);
8835                 regs[i].dirty&=~(1<<hr);
8836               }
8837             }
8838           }
8839           // Preload target address for load instruction (non-constant)
8840           if(dops[i+1].itype==LOAD&&dops[i+1].rs1&&get_reg(regs[i+1].regmap,dops[i+1].rs1)<0) {
8841             if((hr=get_reg(regs[i+1].regmap,dops[i+1].rt1))>=0)
8842             {
8843               if(regs[i].regmap[hr]<0&&regs[i+1].regmap_entry[hr]<0)
8844               {
8845                 regs[i].regmap[hr]=dops[i+1].rs1;
8846                 regmap_pre[i+1][hr]=dops[i+1].rs1;
8847                 regs[i+1].regmap_entry[hr]=dops[i+1].rs1;
8848                 regs[i].isconst&=~(1<<hr);
8849                 regs[i].isconst|=regs[i+1].isconst&(1<<hr);
8850                 constmap[i][hr]=constmap[i+1][hr];
8851                 regs[i+1].wasdirty&=~(1<<hr);
8852                 regs[i].dirty&=~(1<<hr);
8853               }
8854             }
8855           }
8856           // Load source into target register
8857           if(dops[i+1].lt1&&get_reg(regs[i+1].regmap,dops[i+1].rs1)<0) {
8858             if((hr=get_reg(regs[i+1].regmap,dops[i+1].rt1))>=0)
8859             {
8860               if(regs[i].regmap[hr]<0&&regs[i+1].regmap_entry[hr]<0)
8861               {
8862                 regs[i].regmap[hr]=dops[i+1].rs1;
8863                 regmap_pre[i+1][hr]=dops[i+1].rs1;
8864                 regs[i+1].regmap_entry[hr]=dops[i+1].rs1;
8865                 regs[i].isconst&=~(1<<hr);
8866                 regs[i].isconst|=regs[i+1].isconst&(1<<hr);
8867                 constmap[i][hr]=constmap[i+1][hr];
8868                 regs[i+1].wasdirty&=~(1<<hr);
8869                 regs[i].dirty&=~(1<<hr);
8870               }
8871             }
8872           }
8873           // Address for store instruction (non-constant)
8874           if(dops[i+1].itype==STORE||dops[i+1].itype==STORELR
8875              ||(dops[i+1].opcode&0x3b)==0x39||(dops[i+1].opcode&0x3b)==0x3a) { // SB/SH/SW/SD/SWC1/SDC1/SWC2/SDC2
8876             if(get_reg(regs[i+1].regmap,dops[i+1].rs1)<0) {
8877               hr=get_reg2(regs[i].regmap,regs[i+1].regmap,-1);
8878               if(hr<0) hr=get_reg(regs[i+1].regmap,-1);
8879               else {regs[i+1].regmap[hr]=AGEN1+((i+1)&1);regs[i+1].isconst&=~(1<<hr);}
8880               assert(hr>=0);
8881               if(regs[i].regmap[hr]<0&&regs[i+1].regmap_entry[hr]<0)
8882               {
8883                 regs[i].regmap[hr]=dops[i+1].rs1;
8884                 regmap_pre[i+1][hr]=dops[i+1].rs1;
8885                 regs[i+1].regmap_entry[hr]=dops[i+1].rs1;
8886                 regs[i].isconst&=~(1<<hr);
8887                 regs[i].isconst|=regs[i+1].isconst&(1<<hr);
8888                 constmap[i][hr]=constmap[i+1][hr];
8889                 regs[i+1].wasdirty&=~(1<<hr);
8890                 regs[i].dirty&=~(1<<hr);
8891               }
8892             }
8893           }
8894           if(dops[i+1].itype==LOADLR||(dops[i+1].opcode&0x3b)==0x31||(dops[i+1].opcode&0x3b)==0x32) { // LWC1/LDC1, LWC2/LDC2
8895             if(get_reg(regs[i+1].regmap,dops[i+1].rs1)<0) {
8896               int nr;
8897               hr=get_reg(regs[i+1].regmap,FTEMP);
8898               assert(hr>=0);
8899               if(regs[i].regmap[hr]<0&&regs[i+1].regmap_entry[hr]<0)
8900               {
8901                 regs[i].regmap[hr]=dops[i+1].rs1;
8902                 regmap_pre[i+1][hr]=dops[i+1].rs1;
8903                 regs[i+1].regmap_entry[hr]=dops[i+1].rs1;
8904                 regs[i].isconst&=~(1<<hr);
8905                 regs[i].isconst|=regs[i+1].isconst&(1<<hr);
8906                 constmap[i][hr]=constmap[i+1][hr];
8907                 regs[i+1].wasdirty&=~(1<<hr);
8908                 regs[i].dirty&=~(1<<hr);
8909               }
8910               else if((nr=get_reg2(regs[i].regmap,regs[i+1].regmap,-1))>=0)
8911               {
8912                 // move it to another register
8913                 regs[i+1].regmap[hr]=-1;
8914                 regmap_pre[i+2][hr]=-1;
8915                 regs[i+1].regmap[nr]=FTEMP;
8916                 regmap_pre[i+2][nr]=FTEMP;
8917                 regs[i].regmap[nr]=dops[i+1].rs1;
8918                 regmap_pre[i+1][nr]=dops[i+1].rs1;
8919                 regs[i+1].regmap_entry[nr]=dops[i+1].rs1;
8920                 regs[i].isconst&=~(1<<nr);
8921                 regs[i+1].isconst&=~(1<<nr);
8922                 regs[i].dirty&=~(1<<nr);
8923                 regs[i+1].wasdirty&=~(1<<nr);
8924                 regs[i+1].dirty&=~(1<<nr);
8925                 regs[i+2].wasdirty&=~(1<<nr);
8926               }
8927             }
8928           }
8929           if(dops[i+1].itype==LOAD||dops[i+1].itype==LOADLR||dops[i+1].itype==STORE||dops[i+1].itype==STORELR/*||dops[i+1].itype==C1LS||||dops[i+1].itype==C2LS*/) {
8930             if(dops[i+1].itype==LOAD)
8931               hr=get_reg(regs[i+1].regmap,dops[i+1].rt1);
8932             if(dops[i+1].itype==LOADLR||(dops[i+1].opcode&0x3b)==0x31||(dops[i+1].opcode&0x3b)==0x32) // LWC1/LDC1, LWC2/LDC2
8933               hr=get_reg(regs[i+1].regmap,FTEMP);
8934             if(dops[i+1].itype==STORE||dops[i+1].itype==STORELR||(dops[i+1].opcode&0x3b)==0x39||(dops[i+1].opcode&0x3b)==0x3a) { // SWC1/SDC1/SWC2/SDC2
8935               hr=get_reg(regs[i+1].regmap,AGEN1+((i+1)&1));
8936               if(hr<0) hr=get_reg(regs[i+1].regmap,-1);
8937             }
8938             if(hr>=0&&regs[i].regmap[hr]<0) {
8939               int rs=get_reg(regs[i+1].regmap,dops[i+1].rs1);
8940               if(rs>=0&&((regs[i+1].wasconst>>rs)&1)) {
8941                 regs[i].regmap[hr]=AGEN1+((i+1)&1);
8942                 regmap_pre[i+1][hr]=AGEN1+((i+1)&1);
8943                 regs[i+1].regmap_entry[hr]=AGEN1+((i+1)&1);
8944                 regs[i].isconst&=~(1<<hr);
8945                 regs[i+1].wasdirty&=~(1<<hr);
8946                 regs[i].dirty&=~(1<<hr);
8947               }
8948             }
8949           }
8950         }
8951       }
8952     }
8953   }
8954
8955   /* Pass 6 - Optimize clean/dirty state */
8956   clean_registers(0,slen-1,1);
8957
8958   /* Pass 7 - Identify 32-bit registers */
8959   for (i=slen-1;i>=0;i--)
8960   {
8961     if(dops[i].itype==CJUMP||dops[i].itype==SJUMP)
8962     {
8963       // Conditional branch
8964       if((source[i]>>16)!=0x1000&&i<slen-2) {
8965         // Mark this address as a branch target since it may be called
8966         // upon return from interrupt
8967         dops[i+2].bt=1;
8968       }
8969     }
8970   }
8971
8972   if(dops[slen-1].itype==SPAN) {
8973     dops[slen-1].bt=1; // Mark as a branch target so instruction can restart after exception
8974   }
8975
8976 #ifdef DISASM
8977   /* Debug/disassembly */
8978   for(i=0;i<slen;i++)
8979   {
8980     printf("U:");
8981     int r;
8982     for(r=1;r<=CCREG;r++) {
8983       if((unneeded_reg[i]>>r)&1) {
8984         if(r==HIREG) printf(" HI");
8985         else if(r==LOREG) printf(" LO");
8986         else printf(" r%d",r);
8987       }
8988     }
8989     printf("\n");
8990     #if defined(__i386__) || defined(__x86_64__)
8991     printf("pre: eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",regmap_pre[i][0],regmap_pre[i][1],regmap_pre[i][2],regmap_pre[i][3],regmap_pre[i][5],regmap_pre[i][6],regmap_pre[i][7]);
8992     #endif
8993     #ifdef __arm__
8994     printf("pre: r0=%d r1=%d r2=%d r3=%d r4=%d r5=%d r6=%d r7=%d r8=%d r9=%d r10=%d r12=%d\n",regmap_pre[i][0],regmap_pre[i][1],regmap_pre[i][2],regmap_pre[i][3],regmap_pre[i][4],regmap_pre[i][5],regmap_pre[i][6],regmap_pre[i][7],regmap_pre[i][8],regmap_pre[i][9],regmap_pre[i][10],regmap_pre[i][12]);
8995     #endif
8996     #if defined(__i386__) || defined(__x86_64__)
8997     printf("needs: ");
8998     if(needed_reg[i]&1) printf("eax ");
8999     if((needed_reg[i]>>1)&1) printf("ecx ");
9000     if((needed_reg[i]>>2)&1) printf("edx ");
9001     if((needed_reg[i]>>3)&1) printf("ebx ");
9002     if((needed_reg[i]>>5)&1) printf("ebp ");
9003     if((needed_reg[i]>>6)&1) printf("esi ");
9004     if((needed_reg[i]>>7)&1) printf("edi ");
9005     printf("\n");
9006     printf("entry: eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",regs[i].regmap_entry[0],regs[i].regmap_entry[1],regs[i].regmap_entry[2],regs[i].regmap_entry[3],regs[i].regmap_entry[5],regs[i].regmap_entry[6],regs[i].regmap_entry[7]);
9007     printf("dirty: ");
9008     if(regs[i].wasdirty&1) printf("eax ");
9009     if((regs[i].wasdirty>>1)&1) printf("ecx ");
9010     if((regs[i].wasdirty>>2)&1) printf("edx ");
9011     if((regs[i].wasdirty>>3)&1) printf("ebx ");
9012     if((regs[i].wasdirty>>5)&1) printf("ebp ");
9013     if((regs[i].wasdirty>>6)&1) printf("esi ");
9014     if((regs[i].wasdirty>>7)&1) printf("edi ");
9015     #endif
9016     #ifdef __arm__
9017     printf("entry: r0=%d r1=%d r2=%d r3=%d r4=%d r5=%d r6=%d r7=%d r8=%d r9=%d r10=%d r12=%d\n",regs[i].regmap_entry[0],regs[i].regmap_entry[1],regs[i].regmap_entry[2],regs[i].regmap_entry[3],regs[i].regmap_entry[4],regs[i].regmap_entry[5],regs[i].regmap_entry[6],regs[i].regmap_entry[7],regs[i].regmap_entry[8],regs[i].regmap_entry[9],regs[i].regmap_entry[10],regs[i].regmap_entry[12]);
9018     printf("dirty: ");
9019     if(regs[i].wasdirty&1) printf("r0 ");
9020     if((regs[i].wasdirty>>1)&1) printf("r1 ");
9021     if((regs[i].wasdirty>>2)&1) printf("r2 ");
9022     if((regs[i].wasdirty>>3)&1) printf("r3 ");
9023     if((regs[i].wasdirty>>4)&1) printf("r4 ");
9024     if((regs[i].wasdirty>>5)&1) printf("r5 ");
9025     if((regs[i].wasdirty>>6)&1) printf("r6 ");
9026     if((regs[i].wasdirty>>7)&1) printf("r7 ");
9027     if((regs[i].wasdirty>>8)&1) printf("r8 ");
9028     if((regs[i].wasdirty>>9)&1) printf("r9 ");
9029     if((regs[i].wasdirty>>10)&1) printf("r10 ");
9030     if((regs[i].wasdirty>>12)&1) printf("r12 ");
9031     #endif
9032     printf("\n");
9033     disassemble_inst(i);
9034     //printf ("ccadj[%d] = %d\n",i,ccadj[i]);
9035     #if defined(__i386__) || defined(__x86_64__)
9036     printf("eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d dirty: ",regs[i].regmap[0],regs[i].regmap[1],regs[i].regmap[2],regs[i].regmap[3],regs[i].regmap[5],regs[i].regmap[6],regs[i].regmap[7]);
9037     if(regs[i].dirty&1) printf("eax ");
9038     if((regs[i].dirty>>1)&1) printf("ecx ");
9039     if((regs[i].dirty>>2)&1) printf("edx ");
9040     if((regs[i].dirty>>3)&1) printf("ebx ");
9041     if((regs[i].dirty>>5)&1) printf("ebp ");
9042     if((regs[i].dirty>>6)&1) printf("esi ");
9043     if((regs[i].dirty>>7)&1) printf("edi ");
9044     #endif
9045     #ifdef __arm__
9046     printf("r0=%d r1=%d r2=%d r3=%d r4=%d r5=%d r6=%d r7=%d r8=%d r9=%d r10=%d r12=%d dirty: ",regs[i].regmap[0],regs[i].regmap[1],regs[i].regmap[2],regs[i].regmap[3],regs[i].regmap[4],regs[i].regmap[5],regs[i].regmap[6],regs[i].regmap[7],regs[i].regmap[8],regs[i].regmap[9],regs[i].regmap[10],regs[i].regmap[12]);
9047     if(regs[i].dirty&1) printf("r0 ");
9048     if((regs[i].dirty>>1)&1) printf("r1 ");
9049     if((regs[i].dirty>>2)&1) printf("r2 ");
9050     if((regs[i].dirty>>3)&1) printf("r3 ");
9051     if((regs[i].dirty>>4)&1) printf("r4 ");
9052     if((regs[i].dirty>>5)&1) printf("r5 ");
9053     if((regs[i].dirty>>6)&1) printf("r6 ");
9054     if((regs[i].dirty>>7)&1) printf("r7 ");
9055     if((regs[i].dirty>>8)&1) printf("r8 ");
9056     if((regs[i].dirty>>9)&1) printf("r9 ");
9057     if((regs[i].dirty>>10)&1) printf("r10 ");
9058     if((regs[i].dirty>>12)&1) printf("r12 ");
9059     #endif
9060     printf("\n");
9061     if(regs[i].isconst) {
9062       printf("constants: ");
9063       #if defined(__i386__) || defined(__x86_64__)
9064       if(regs[i].isconst&1) printf("eax=%x ",(u_int)constmap[i][0]);
9065       if((regs[i].isconst>>1)&1) printf("ecx=%x ",(u_int)constmap[i][1]);
9066       if((regs[i].isconst>>2)&1) printf("edx=%x ",(u_int)constmap[i][2]);
9067       if((regs[i].isconst>>3)&1) printf("ebx=%x ",(u_int)constmap[i][3]);
9068       if((regs[i].isconst>>5)&1) printf("ebp=%x ",(u_int)constmap[i][5]);
9069       if((regs[i].isconst>>6)&1) printf("esi=%x ",(u_int)constmap[i][6]);
9070       if((regs[i].isconst>>7)&1) printf("edi=%x ",(u_int)constmap[i][7]);
9071       #endif
9072       #if defined(__arm__) || defined(__aarch64__)
9073       int r;
9074       for (r = 0; r < ARRAY_SIZE(constmap[i]); r++)
9075         if ((regs[i].isconst >> r) & 1)
9076           printf(" r%d=%x", r, (u_int)constmap[i][r]);
9077       #endif
9078       printf("\n");
9079     }
9080     if(dops[i].is_jump) {
9081       #if defined(__i386__) || defined(__x86_64__)
9082       printf("branch(%d): eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d dirty: ",i,branch_regs[i].regmap[0],branch_regs[i].regmap[1],branch_regs[i].regmap[2],branch_regs[i].regmap[3],branch_regs[i].regmap[5],branch_regs[i].regmap[6],branch_regs[i].regmap[7]);
9083       if(branch_regs[i].dirty&1) printf("eax ");
9084       if((branch_regs[i].dirty>>1)&1) printf("ecx ");
9085       if((branch_regs[i].dirty>>2)&1) printf("edx ");
9086       if((branch_regs[i].dirty>>3)&1) printf("ebx ");
9087       if((branch_regs[i].dirty>>5)&1) printf("ebp ");
9088       if((branch_regs[i].dirty>>6)&1) printf("esi ");
9089       if((branch_regs[i].dirty>>7)&1) printf("edi ");
9090       #endif
9091       #ifdef __arm__
9092       printf("branch(%d): r0=%d r1=%d r2=%d r3=%d r4=%d r5=%d r6=%d r7=%d r8=%d r9=%d r10=%d r12=%d dirty: ",i,branch_regs[i].regmap[0],branch_regs[i].regmap[1],branch_regs[i].regmap[2],branch_regs[i].regmap[3],branch_regs[i].regmap[4],branch_regs[i].regmap[5],branch_regs[i].regmap[6],branch_regs[i].regmap[7],branch_regs[i].regmap[8],branch_regs[i].regmap[9],branch_regs[i].regmap[10],branch_regs[i].regmap[12]);
9093       if(branch_regs[i].dirty&1) printf("r0 ");
9094       if((branch_regs[i].dirty>>1)&1) printf("r1 ");
9095       if((branch_regs[i].dirty>>2)&1) printf("r2 ");
9096       if((branch_regs[i].dirty>>3)&1) printf("r3 ");
9097       if((branch_regs[i].dirty>>4)&1) printf("r4 ");
9098       if((branch_regs[i].dirty>>5)&1) printf("r5 ");
9099       if((branch_regs[i].dirty>>6)&1) printf("r6 ");
9100       if((branch_regs[i].dirty>>7)&1) printf("r7 ");
9101       if((branch_regs[i].dirty>>8)&1) printf("r8 ");
9102       if((branch_regs[i].dirty>>9)&1) printf("r9 ");
9103       if((branch_regs[i].dirty>>10)&1) printf("r10 ");
9104       if((branch_regs[i].dirty>>12)&1) printf("r12 ");
9105       #endif
9106     }
9107   }
9108 #endif // DISASM
9109
9110   /* Pass 8 - Assembly */
9111   linkcount=0;stubcount=0;
9112   ds=0;is_delayslot=0;
9113   u_int dirty_pre=0;
9114   void *beginning=start_block();
9115   if((u_int)addr&1) {
9116     ds=1;
9117     pagespan_ds();
9118   }
9119   void *instr_addr0_override = NULL;
9120
9121   if (start == 0x80030000) {
9122     // nasty hack for the fastbios thing
9123     // override block entry to this code
9124     instr_addr0_override = out;
9125     emit_movimm(start,0);
9126     // abuse io address var as a flag that we
9127     // have already returned here once
9128     emit_readword(&address,1);
9129     emit_writeword(0,&pcaddr);
9130     emit_writeword(0,&address);
9131     emit_cmp(0,1);
9132     #ifdef __aarch64__
9133     emit_jeq(out + 4*2);
9134     emit_far_jump(new_dyna_leave);
9135     #else
9136     emit_jne(new_dyna_leave);
9137     #endif
9138   }
9139   for(i=0;i<slen;i++)
9140   {
9141     //if(ds) printf("ds: ");
9142     disassemble_inst(i);
9143     if(ds) {
9144       ds=0; // Skip delay slot
9145       if(dops[i].bt) assem_debug("OOPS - branch into delay slot\n");
9146       instr_addr[i] = NULL;
9147     } else {
9148       speculate_register_values(i);
9149       #ifndef DESTRUCTIVE_WRITEBACK
9150       if (i < 2 || !dops[i-2].is_ujump)
9151       {
9152         wb_valid(regmap_pre[i],regs[i].regmap_entry,dirty_pre,regs[i].wasdirty,unneeded_reg[i]);
9153       }
9154       if((dops[i].itype==CJUMP||dops[i].itype==SJUMP)) {
9155         dirty_pre=branch_regs[i].dirty;
9156       }else{
9157         dirty_pre=regs[i].dirty;
9158       }
9159       #endif
9160       // write back
9161       if (i < 2 || !dops[i-2].is_ujump)
9162       {
9163         wb_invalidate(regmap_pre[i],regs[i].regmap_entry,regs[i].wasdirty,unneeded_reg[i]);
9164         loop_preload(regmap_pre[i],regs[i].regmap_entry);
9165       }
9166       // branch target entry point
9167       instr_addr[i] = out;
9168       assem_debug("<->\n");
9169       drc_dbg_emit_do_cmp(i, ccadj[i]);
9170
9171       // load regs
9172       if(regs[i].regmap_entry[HOST_CCREG]==CCREG&&regs[i].regmap[HOST_CCREG]!=CCREG)
9173         wb_register(CCREG,regs[i].regmap_entry,regs[i].wasdirty);
9174       load_regs(regs[i].regmap_entry,regs[i].regmap,dops[i].rs1,dops[i].rs2);
9175       address_generation(i,&regs[i],regs[i].regmap_entry);
9176       load_consts(regmap_pre[i],regs[i].regmap,i);
9177       if(dops[i].is_jump)
9178       {
9179         // Load the delay slot registers if necessary
9180         if(dops[i+1].rs1!=dops[i].rs1&&dops[i+1].rs1!=dops[i].rs2&&(dops[i+1].rs1!=dops[i].rt1||dops[i].rt1==0))
9181           load_regs(regs[i].regmap_entry,regs[i].regmap,dops[i+1].rs1,dops[i+1].rs1);
9182         if(dops[i+1].rs2!=dops[i+1].rs1&&dops[i+1].rs2!=dops[i].rs1&&dops[i+1].rs2!=dops[i].rs2&&(dops[i+1].rs2!=dops[i].rt1||dops[i].rt1==0))
9183           load_regs(regs[i].regmap_entry,regs[i].regmap,dops[i+1].rs2,dops[i+1].rs2);
9184         if (ram_offset && (dops[i+1].is_load || dops[i+1].is_store))
9185           load_regs(regs[i].regmap_entry,regs[i].regmap,ROREG,ROREG);
9186         if (dops[i+1].is_store)
9187           load_regs(regs[i].regmap_entry,regs[i].regmap,INVCP,INVCP);
9188       }
9189       else if(i+1<slen)
9190       {
9191         // Preload registers for following instruction
9192         if(dops[i+1].rs1!=dops[i].rs1&&dops[i+1].rs1!=dops[i].rs2)
9193           if(dops[i+1].rs1!=dops[i].rt1&&dops[i+1].rs1!=dops[i].rt2)
9194             load_regs(regs[i].regmap_entry,regs[i].regmap,dops[i+1].rs1,dops[i+1].rs1);
9195         if(dops[i+1].rs2!=dops[i+1].rs1&&dops[i+1].rs2!=dops[i].rs1&&dops[i+1].rs2!=dops[i].rs2)
9196           if(dops[i+1].rs2!=dops[i].rt1&&dops[i+1].rs2!=dops[i].rt2)
9197             load_regs(regs[i].regmap_entry,regs[i].regmap,dops[i+1].rs2,dops[i+1].rs2);
9198       }
9199       // TODO: if(is_ooo(i)) address_generation(i+1);
9200       if (dops[i].itype == CJUMP)
9201         load_regs(regs[i].regmap_entry,regs[i].regmap,CCREG,CCREG);
9202       if (ram_offset && (dops[i].is_load || dops[i].is_store))
9203         load_regs(regs[i].regmap_entry,regs[i].regmap,ROREG,ROREG);
9204       if (dops[i].is_store)
9205         load_regs(regs[i].regmap_entry,regs[i].regmap,INVCP,INVCP);
9206
9207       ds = assemble(i, &regs[i], ccadj[i]);
9208
9209       if (dops[i].is_ujump)
9210         literal_pool(1024);
9211       else
9212         literal_pool_jumpover(256);
9213     }
9214   }
9215
9216   assert(slen > 0);
9217   if (slen > 0 && dops[slen-1].itype == INTCALL) {
9218     // no ending needed for this block since INTCALL never returns
9219   }
9220   // If the block did not end with an unconditional branch,
9221   // add a jump to the next instruction.
9222   else if (i > 1) {
9223     if (!dops[i-2].is_ujump && dops[i-1].itype != SPAN) {
9224       assert(!dops[i-1].is_jump);
9225       assert(i==slen);
9226       if(dops[i-2].itype!=CJUMP&&dops[i-2].itype!=SJUMP) {
9227         store_regs_bt(regs[i-1].regmap,regs[i-1].dirty,start+i*4);
9228         if(regs[i-1].regmap[HOST_CCREG]!=CCREG)
9229           emit_loadreg(CCREG,HOST_CCREG);
9230         emit_addimm(HOST_CCREG, ccadj[i-1] + CLOCK_ADJUST(1), HOST_CCREG);
9231       }
9232       else
9233       {
9234         store_regs_bt(branch_regs[i-2].regmap,branch_regs[i-2].dirty,start+i*4);
9235         assert(branch_regs[i-2].regmap[HOST_CCREG]==CCREG);
9236       }
9237       add_to_linker(out,start+i*4,0);
9238       emit_jmp(0);
9239     }
9240   }
9241   else
9242   {
9243     assert(i>0);
9244     assert(!dops[i-1].is_jump);
9245     store_regs_bt(regs[i-1].regmap,regs[i-1].dirty,start+i*4);
9246     if(regs[i-1].regmap[HOST_CCREG]!=CCREG)
9247       emit_loadreg(CCREG,HOST_CCREG);
9248     emit_addimm(HOST_CCREG, ccadj[i-1] + CLOCK_ADJUST(1), HOST_CCREG);
9249     add_to_linker(out,start+i*4,0);
9250     emit_jmp(0);
9251   }
9252
9253   // TODO: delay slot stubs?
9254   // Stubs
9255   for(i=0;i<stubcount;i++)
9256   {
9257     switch(stubs[i].type)
9258     {
9259       case LOADB_STUB:
9260       case LOADH_STUB:
9261       case LOADW_STUB:
9262       case LOADD_STUB:
9263       case LOADBU_STUB:
9264       case LOADHU_STUB:
9265         do_readstub(i);break;
9266       case STOREB_STUB:
9267       case STOREH_STUB:
9268       case STOREW_STUB:
9269       case STORED_STUB:
9270         do_writestub(i);break;
9271       case CC_STUB:
9272         do_ccstub(i);break;
9273       case INVCODE_STUB:
9274         do_invstub(i);break;
9275       case FP_STUB:
9276         do_cop1stub(i);break;
9277       case STORELR_STUB:
9278         do_unalignedwritestub(i);break;
9279     }
9280   }
9281
9282   if (instr_addr0_override)
9283     instr_addr[0] = instr_addr0_override;
9284
9285   /* Pass 9 - Linker */
9286   for(i=0;i<linkcount;i++)
9287   {
9288     assem_debug("%p -> %8x\n",link_addr[i].addr,link_addr[i].target);
9289     literal_pool(64);
9290     if (!link_addr[i].ext)
9291     {
9292       void *stub = out;
9293       void *addr = check_addr(link_addr[i].target);
9294       emit_extjump(link_addr[i].addr, link_addr[i].target);
9295       if (addr) {
9296         set_jump_target(link_addr[i].addr, addr);
9297         add_jump_out(link_addr[i].target,stub);
9298       }
9299       else
9300         set_jump_target(link_addr[i].addr, stub);
9301     }
9302     else
9303     {
9304       // Internal branch
9305       int target=(link_addr[i].target-start)>>2;
9306       assert(target>=0&&target<slen);
9307       assert(instr_addr[target]);
9308       //#ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
9309       //set_jump_target_fillslot(link_addr[i].addr,instr_addr[target],link_addr[i].ext>>1);
9310       //#else
9311       set_jump_target(link_addr[i].addr, instr_addr[target]);
9312       //#endif
9313     }
9314   }
9315
9316   u_int source_len = slen*4;
9317   if (dops[slen-1].itype == INTCALL && source_len > 4)
9318     // no need to treat the last instruction as compiled
9319     // as interpreter fully handles it
9320     source_len -= 4;
9321
9322   if ((u_char *)copy + source_len > (u_char *)shadow + sizeof(shadow))
9323     copy = shadow;
9324
9325   // External Branch Targets (jump_in)
9326   for(i=0;i<slen;i++)
9327   {
9328     if(dops[i].bt||i==0)
9329     {
9330       if(instr_addr[i]) // TODO - delay slots (=null)
9331       {
9332         u_int vaddr=start+i*4;
9333         u_int page=get_page(vaddr);
9334         u_int vpage=get_vpage(vaddr);
9335         literal_pool(256);
9336         {
9337           assem_debug("%p (%d) <- %8x\n",instr_addr[i],i,start+i*4);
9338           assem_debug("jump_in: %x\n",start+i*4);
9339           ll_add(jump_dirty+vpage,vaddr,out);
9340           void *entry_point = do_dirty_stub(i, source_len);
9341           ll_add_flags(jump_in+page,vaddr,state_rflags,entry_point);
9342           // If there was an existing entry in the hash table,
9343           // replace it with the new address.
9344           // Don't add new entries.  We'll insert the
9345           // ones that actually get used in check_addr().
9346           struct ht_entry *ht_bin = hash_table_get(vaddr);
9347           if (ht_bin->vaddr[0] == vaddr)
9348             ht_bin->tcaddr[0] = entry_point;
9349           if (ht_bin->vaddr[1] == vaddr)
9350             ht_bin->tcaddr[1] = entry_point;
9351         }
9352       }
9353     }
9354   }
9355   // Write out the literal pool if necessary
9356   literal_pool(0);
9357   #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
9358   // Align code
9359   if(((u_int)out)&7) emit_addnop(13);
9360   #endif
9361   assert(out - (u_char *)beginning < MAX_OUTPUT_BLOCK_SIZE);
9362   //printf("shadow buffer: %p-%p\n",copy,(u_char *)copy+slen*4);
9363   memcpy(copy, source, source_len);
9364   copy += source_len;
9365
9366   end_block(beginning);
9367
9368   // If we're within 256K of the end of the buffer,
9369   // start over from the beginning. (Is 256K enough?)
9370   if (out > ndrc->translation_cache + sizeof(ndrc->translation_cache) - MAX_OUTPUT_BLOCK_SIZE)
9371     out = ndrc->translation_cache;
9372
9373   // Trap writes to any of the pages we compiled
9374   for(i=start>>12;i<=(start+slen*4)>>12;i++) {
9375     invalid_code[i]=0;
9376   }
9377   inv_code_start=inv_code_end=~0;
9378
9379   // for PCSX we need to mark all mirrors too
9380   if(get_page(start)<(RAM_SIZE>>12))
9381     for(i=start>>12;i<=(start+slen*4)>>12;i++)
9382       invalid_code[((u_int)0x00000000>>12)|(i&0x1ff)]=
9383       invalid_code[((u_int)0x80000000>>12)|(i&0x1ff)]=
9384       invalid_code[((u_int)0xa0000000>>12)|(i&0x1ff)]=0;
9385
9386   /* Pass 10 - Free memory by expiring oldest blocks */
9387
9388   int end=(((out-ndrc->translation_cache)>>(TARGET_SIZE_2-16))+16384)&65535;
9389   while(expirep!=end)
9390   {
9391     int shift=TARGET_SIZE_2-3; // Divide into 8 blocks
9392     uintptr_t base_offs = ((uintptr_t)(expirep >> 13) << shift); // Base offset of this block
9393     uintptr_t base_offs_s = base_offs >> shift;
9394     inv_debug("EXP: Phase %d\n",expirep);
9395     switch((expirep>>11)&3)
9396     {
9397       case 0:
9398         // Clear jump_in and jump_dirty
9399         ll_remove_matching_addrs(jump_in+(expirep&2047),base_offs_s,shift);
9400         ll_remove_matching_addrs(jump_dirty+(expirep&2047),base_offs_s,shift);
9401         ll_remove_matching_addrs(jump_in+2048+(expirep&2047),base_offs_s,shift);
9402         ll_remove_matching_addrs(jump_dirty+2048+(expirep&2047),base_offs_s,shift);
9403         break;
9404       case 1:
9405         // Clear pointers
9406         ll_kill_pointers(jump_out[expirep&2047],base_offs_s,shift);
9407         ll_kill_pointers(jump_out[(expirep&2047)+2048],base_offs_s,shift);
9408         break;
9409       case 2:
9410         // Clear hash table
9411         for(i=0;i<32;i++) {
9412           struct ht_entry *ht_bin = &hash_table[((expirep&2047)<<5)+i];
9413           uintptr_t o1 = (u_char *)ht_bin->tcaddr[1] - ndrc->translation_cache;
9414           uintptr_t o2 = o1 - MAX_OUTPUT_BLOCK_SIZE;
9415           if ((o1 >> shift) == base_offs_s || (o2 >> shift) == base_offs_s) {
9416             inv_debug("EXP: Remove hash %x -> %p\n",ht_bin->vaddr[1],ht_bin->tcaddr[1]);
9417             ht_bin->vaddr[1] = -1;
9418             ht_bin->tcaddr[1] = NULL;
9419           }
9420           o1 = (u_char *)ht_bin->tcaddr[0] - ndrc->translation_cache;
9421           o2 = o1 - MAX_OUTPUT_BLOCK_SIZE;
9422           if ((o1 >> shift) == base_offs_s || (o2 >> shift) == base_offs_s) {
9423             inv_debug("EXP: Remove hash %x -> %p\n",ht_bin->vaddr[0],ht_bin->tcaddr[0]);
9424             ht_bin->vaddr[0] = ht_bin->vaddr[1];
9425             ht_bin->tcaddr[0] = ht_bin->tcaddr[1];
9426             ht_bin->vaddr[1] = -1;
9427             ht_bin->tcaddr[1] = NULL;
9428           }
9429         }
9430         break;
9431       case 3:
9432         // Clear jump_out
9433         if((expirep&2047)==0)
9434           do_clear_cache();
9435         ll_remove_matching_addrs(jump_out+(expirep&2047),base_offs_s,shift);
9436         ll_remove_matching_addrs(jump_out+2048+(expirep&2047),base_offs_s,shift);
9437         break;
9438     }
9439     expirep=(expirep+1)&65535;
9440   }
9441 #ifdef ASSEM_PRINT
9442   fflush(stdout);
9443 #endif
9444   return 0;
9445 }
9446
9447 // vim:shiftwidth=2:expandtab