libpcsxcore/new_dynarec/patches/trace_drc_chk

   1 diff --git a/libpcsxcore/new_dynarec/new_dynarec.c b/libpcsxcore/new_dynarec/new_dynarec.c
   2 index 300a84c8..e4343533 100644
   3 --- a/libpcsxcore/new_dynarec/new_dynarec.c
   4 +++ b/libpcsxcore/new_dynarec/new_dynarec.c
   5 @@ -345,7 +345,7 @@ static struct compile_info
   6    #define stat_clear(s)
   7  #endif
   8
   9 -  #define HACK_ENABLED(x) ((ndrc_g.hacks | ndrc_g.hacks_pergame) & (x))
  10 +  #define HACK_ENABLED(x) ((NDHACK_NO_STALLS|NDHACK_NO_COMPAT_HACKS) & (x))
  11
  12    /* registers that may be allocated */
  13    /* 1-31 gpr */
  14 @@ -626,6 +626,7 @@ static int cycle_multiplier_active;
  15
  16  static int CLOCK_ADJUST(int x)
  17  {
  18 +  return x * 2;
  19    int m = cycle_multiplier_active;
  20    int s = (x >> 31) | 1;
  21    return (x * m + s * 50) / 100;
  22 @@ -837,6 +838,9 @@ static noinline u_int generate_exception(u_int pc)
  23  static void noinline *get_addr(struct ht_entry *ht, const u_int vaddr,
  24    enum ndrc_compile_mode compile_mode)
  25  {
  26 +#ifdef DRC_DBG
  27 +printf("get_addr %08x, pc=%08x\n", vaddr, psxRegs.pc);
  28 +#endif
  29    u_int start_page = get_page_prev(vaddr);
  30    u_int i, page, end_page = get_page(vaddr);
  31    void *found_clean = NULL;
  32 @@ -7421,7 +7425,7 @@ static noinline void pass2b_unneeded_regs(int istart, int iend, int r)
  33      // R0 is always unneeded
  34      u|=1;
  35      // Save it
  36 -    unneeded_reg[i]=u;
  37 +    unneeded_reg[i]=1;//u;
  38      gte_unneeded[i]=gte_u;
  39      /*
  40      printf("ur (%d,%d) %x: ",istart,iend,start+i*4);
  41 @@ -8574,6 +8578,7 @@ static noinline void pass5a_preallocate1(void)
  42  // to use, which can avoid a load-use penalty on certain CPUs.
  43  static noinline void pass5b_preallocate2(void)
  44  {
  45 + return;
  46    int i, hr, limit = min(slen - 1, MAXBLOCK - 2);
  47    for (i = 0; i < limit; i++)
  48    {
  49 @@ -9602,6 +9607,10 @@ static int noinline new_recompile_block(u_int addr)
  50
  51  #ifdef ASSEM_PRINT
  52    fflush(stdout);
  53 +#endif
  54 +#ifdef DRC_DBG
  55 +printf("new_recompile_block done\n");
  56 +fflush(stdout);
  57  #endif
  58    stat_inc(stat_bc_direct);
  59    return 0;
  60 diff --git a/libpcsxcore/new_dynarec/pcsxmem.c b/libpcsxcore/new_dynarec/pcsxmem.c
  61 index 98e2c6be..edba031e 100644
  62 --- a/libpcsxcore/new_dynarec/pcsxmem.c
  63 +++ b/libpcsxcore/new_dynarec/pcsxmem.c
  64 @@ -238,6 +238,8 @@ static void write_biu(u32 value)
  65                 return;
  66         }
  67
  68 +extern u32 handler_cycle;
  69 +handler_cycle = psxRegs.cycle;
  70         memprintf("write_biu %08x @%08x %u\n", value, psxRegs.pc, psxRegs.cycle);
  71         psxRegs.biuReg = value;
  72  }
  73 diff --git a/libpcsxcore/psxcounters.c b/libpcsxcore/psxcounters.c
  74 index 064c06b6..07e2afb5 100644
  75 --- a/libpcsxcore/psxcounters.c
  76 +++ b/libpcsxcore/psxcounters.c
  77 @@ -455,9 +455,12 @@ void psxRcntUpdate()
  78
  79  /******************************************************************************/
  80
  81 +extern u32 handler_cycle;
  82 +
  83  void psxRcntWcount( u32 index, u32 value )
  84  {
  85      verboseLog( 2, "[RCNT %i] wcount: %x\n", index, value );
  86 +handler_cycle = psxRegs.cycle;
  87
  88      _psxRcntWcount( index, value );
  89      psxRcntSet();
  90 @@ -466,6 +469,7 @@ void psxRcntWcount( u32 index, u32 value )
  91  void psxRcntWmode( u32 index, u32 value )
  92  {
  93      verboseLog( 1, "[RCNT %i] wmode: %x\n", index, value );
  94 +handler_cycle = psxRegs.cycle;
  95
  96      _psxRcntWmode( index, value );
  97      _psxRcntWcount( index, 0 );
  98 @@ -477,6 +481,7 @@ void psxRcntWmode( u32 index, u32 value )
  99  void psxRcntWtarget( u32 index, u32 value )
 100  {
 101      verboseLog( 1, "[RCNT %i] wtarget: %x\n", index, value );
 102 +handler_cycle = psxRegs.cycle;
 103
 104      rcnts[index].target = value;
 105
 106 @@ -490,6 +495,7 @@ u32 psxRcntRcount0()
 107  {
 108      u32 index = 0;
 109      u32 count;
 110 +handler_cycle = psxRegs.cycle;
 111
 112      if ((rcnts[0].mode & 7) == (RcSyncModeEnable | Rc01UnblankReset) ||
 113          (rcnts[0].mode & 7) == (RcSyncModeEnable | Rc01UnblankReset2))
 114 diff --git a/libpcsxcore/psxevents.c b/libpcsxcore/psxevents.c
 115 index 1e2d01f6..0ee15974 100644
 116 --- a/libpcsxcore/psxevents.c
 117 +++ b/libpcsxcore/psxevents.c
 118 @@ -77,11 +77,13 @@ void irq_test(psxCP0Regs *cp0)
 119                 }
 120         }
 121
 122 -       cp0->n.Cause &= ~0x400;
 123 +       u32 c2 = cp0->n.Cause & ~0x400;
 124         if (psxHu32(0x1070) & psxHu32(0x1074))
 125 -               cp0->n.Cause |= 0x400;
 126 -       if (((cp0->n.Cause | 1) & cp0->n.SR & 0x401) == 0x401)
 127 +               c2 |= 0x400;
 128 +       if (((c2 | 1) & cp0->n.SR & 0x401) == 0x401) {
 129 +               cp0->n.Cause = c2;
 130                 psxException(0, 0, cp0);
 131 +       }
 132  }
 133
 134  void gen_interupt(psxCP0Regs *cp0)
 135 diff --git a/libpcsxcore/psxinterpreter.c b/libpcsxcore/psxinterpreter.c
 136 index 68d79321..50a38f8d 100644
 137 --- a/libpcsxcore/psxinterpreter.c
 138 +++ b/libpcsxcore/psxinterpreter.c
 139 @@ -243,7 +243,7 @@ static inline void addCycle(psxRegisters *regs)
 140  {
 141         assert(regs->subCycleStep >= 0x10000);
 142         regs->subCycle += regs->subCycleStep;
 143 -       regs->cycle += regs->subCycle >> 16;
 144 +       regs->cycle += 2; //regs->subCycle >> 16;
 145         regs->subCycle &= 0xffff;
 146  }
 147
 148 @@ -440,7 +440,9 @@ static void doBranch(psxRegisters *regs, u32 tar, enum R3000Abdt taken) {
 149                 regs->CP0.n.Target = pc_final;
 150         regs->branching = 0;
 151
 152 +       psxRegs.cycle += 2;
 153         psxBranchTest();
 154 +       psxRegs.cycle -= 2;
 155  }
 156
 157  static void doBranchReg(psxRegisters *regs, u32 tar) {
 158 @@ -973,7 +975,7 @@ void MTC0(psxRegisters *regs_, int reg, u32 val) {
 159         }
 160  }
 161
 162 -OP(psxMTC0) { MTC0(regs_, _Rd_, _u32(_rRt_)); }
 163 +OP(psxMTC0) { MTC0(regs_, _Rd_, _u32(_rRt_)); psxBranchTest(); }
 164
 165  // no exception
 166  static inline void psxNULLne(psxRegisters *regs) {
 167 @@ -1132,6 +1134,7 @@ OP(psxHLE) {
 168         dloadFlush(regs_);
 169         psxHLEt[hleCode]();
 170         regs_->branchSeen = 1;
 171 +       regs_->cycle -= 2;
 172  }
 173
 174  static void (INT_ATTR *psxBSC[64])(psxRegisters *regs_, u32 code) = {
 175 @@ -1182,18 +1185,20 @@ static void intReset() {
 176  static inline void execI_(u8 **memRLUT, psxRegisters *regs) {
 177         u32 pc = regs->pc;
 178
 179 -       addCycle(regs);
 180 +       //addCycle(regs);
 181         dloadStep(regs);
 182
 183         regs->pc += 4;
 184         regs->code = fetch(regs, memRLUT, pc);
 185         psxBSC[regs->code >> 26](regs, regs->code);
 186 +       psxRegs.cycle += 2;
 187 +       fetchNoCache(regs, memRLUT, regs->pc); // bus err check
 188  }
 189
 190  static inline void execIbp(u8 **memRLUT, psxRegisters *regs) {
 191         u32 pc = regs->pc;
 192
 193 -       addCycle(regs);
 194 +       //addCycle(regs);
 195         dloadStep(regs);
 196
 197         if (execBreakCheck(regs, pc))
 198 @@ -1202,6 +1207,8 @@ static inline void execIbp(u8 **memRLUT, psxRegisters *regs) {
 199         regs->pc += 4;
 200         regs->code = fetch(regs, memRLUT, pc);
 201         psxBSC[regs->code >> 26](regs, regs->code);
 202 +       psxRegs.cycle += 2;
 203 +       fetchNoCache(regs, memRLUT, regs->pc); // bus err check
 204  }
 205
 206  static void intExecute(psxRegisters *regs) {
 207 @@ -1218,20 +1225,28 @@ static void intExecuteBp(psxRegisters *regs) {
 208                 execIbp(memRLUT, regs);
 209  }
 210
 211 + extern int last_count;
 212 + void do_insn_cmp(void);
 213  static void intExecuteBlock(psxRegisters *regs, enum blockExecCaller caller) {
 214         u8 **memRLUT = psxMemRLUT;
 215
 216 + last_count = 0;
 217         regs->branchSeen = 0;
 218 -       while (!regs->branchSeen)
 219 +       while (!regs->branchSeen || (regs->dloadReg[0] || regs->dloadReg[1])) {
 220 +               do_insn_cmp();
 221                 execI_(memRLUT, regs);
 222 +       }
 223  }
 224
 225  static void intExecuteBlockBp(psxRegisters *regs, enum blockExecCaller caller) {
 226         u8 **memRLUT = psxMemRLUT;
 227
 228 + last_count = 0;
 229         regs->branchSeen = 0;
 230 -       while (!regs->branchSeen)
 231 +       while (!regs->branchSeen || (regs->dloadReg[0] || regs->dloadReg[1])) {
 232 +               do_insn_cmp();
 233                 execIbp(memRLUT, regs);
 234 +       }
 235  }
 236
 237  static void intClear(u32 Addr, u32 Size) {
 238 @@ -1263,7 +1278,7 @@ static void setupCop(u32 sr)
 239         else
 240                 psxBSC[17] = psxCOPd;
 241         if (sr & (1u << 30))
 242 -               psxBSC[18] = Config.DisableStalls ? psxCOP2 : psxCOP2_stall;
 243 +               psxBSC[18] = psxCOP2;
 244         else
 245                 psxBSC[18] = psxCOPd;
 246         if (sr & (1u << 31))
 247 @@ -1282,7 +1297,7 @@ void intApplyConfig() {
 248         assert(psxSPC[26] == psxDIV   || psxSPC[26] == psxDIV_stall);
 249         assert(psxSPC[27] == psxDIVU  || psxSPC[27] == psxDIVU_stall);
 250
 251 -       if (Config.DisableStalls) {
 252 +       if (1) {
 253                 psxBSC[18] = psxCOP2;
 254                 psxBSC[50] = gteLWC2;
 255                 psxBSC[58] = gteSWC2;
 256 @@ -1365,8 +1380,12 @@ static void intShutdown() {
 257  // single step (may do several ops in case of a branch or load delay)
 258  // called by asm/dynarec
 259  void execI(psxRegisters *regs) {
 260 + printf("execI %08x c %u, ni %u\n", regs->pc, regs->cycle, regs->next_interupt);
 261 + last_count = 0;
 262         do {
 263                 execIbp(psxMemRLUT, regs);
 264 +               if (regs->dloadReg[0] || regs->dloadReg[1])
 265 +                       do_insn_cmp();
 266         } while (regs->dloadReg[0] || regs->dloadReg[1]);
 267  }
 268