- add r1,cpucontext,#z80bc2\r
- swp z80bc,z80bc,[r1]\r
- add r1,cpucontext,#z80de2\r
- swp z80de,z80de,[r1]\r
- add r1,cpucontext,#z80hl2\r
- swp z80hl,z80hl,[r1]\r
+ ldr r0,[cpucontext,#z80bc2]\r
+ ldr r1,[cpucontext,#z80de2]\r
+ ldr r2,[cpucontext,#z80hl2]\r
+ str z80bc,[cpucontext,#z80bc2]\r
+ str z80de,[cpucontext,#z80de2]\r
+ str z80hl,[cpucontext,#z80hl2]\r
+ mov z80bc,r0\r
+ mov z80de,r1\r
+ mov z80hl,r2\r