notaz.gp2x.de / picodrive.git / blobdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | inline | side by side
32x: built-in BIOS; reset handling; 68k memhandler split
[picodrive.git] / pico / pico_int.h
diff --git a/pico/pico_int.h b/pico/pico_int.h
index 4f62a66..9ed600e 100644 (file)
--- a/pico/pico_int.h
+++ b/pico/pico_int.h
@@ -45,12 +45,15 @@ extern struct Cyclone PicoCpuCM68k, PicoCpuCS68k;
 #define SekEndTimesliceS68k(after) PicoCpuCS68k.cycles=after\r
 #define SekPc (PicoCpuCM68k.pc-PicoCpuCM68k.membase)\r
 #define SekPcS68k (PicoCpuCS68k.pc-PicoCpuCS68k.membase)\r
+#define SekDar(x) PicoCpuCM68k.d[x]\r
+#define SekSr     CycloneGetSr(&PicoCpuCM68k)\r
 #define SekSetStop(x) { PicoCpuCM68k.state_flags&=~1; if (x) { PicoCpuCM68k.state_flags|=1; PicoCpuCM68k.cycles=0; } }\r
 #define SekSetStopS68k(x) { PicoCpuCS68k.state_flags&=~1; if (x) { PicoCpuCS68k.state_flags|=1; PicoCpuCS68k.cycles=0; } }\r
 #define SekIsStoppedS68k() (PicoCpuCS68k.state_flags&1)\r
 #define SekShouldInterrupt (PicoCpuCM68k.irq > (PicoCpuCM68k.srh&7))\r
 \r
 #define SekInterrupt(i) PicoCpuCM68k.irq=i\r
+#define SekIrqLevel     PicoCpuCM68k.irq\r
 \r
 #ifdef EMU_M68K\r
 #define EMU_CORE_DEBUG\r
@@ -69,6 +72,8 @@ extern M68K_CONTEXT PicoCpuFM68k, PicoCpuFS68k;
 #define SekEndTimesliceS68k(after) PicoCpuFS68k.io_cycle_counter=after\r
 #define SekPc     fm68k_get_pc(&PicoCpuFM68k)\r
 #define SekPcS68k fm68k_get_pc(&PicoCpuFS68k)\r
+#define SekDar(x) PicoCpuFM68k.dreg[x].D\r
+#define SekSr     PicoCpuFM68k.sr\r
 #define SekSetStop(x) { \\r
        PicoCpuFM68k.execinfo &= ~FM68K_HALTED; \\r
        if (x) { PicoCpuFM68k.execinfo |= FM68K_HALTED; PicoCpuFM68k.io_cycle_counter = 0; } \\r
@@ -81,6 +86,7 @@ extern M68K_CONTEXT PicoCpuFM68k, PicoCpuFS68k;
 #define SekShouldInterrupt fm68k_would_interrupt()\r
 \r
 #define SekInterrupt(irq) PicoCpuFM68k.interrupts[0]=irq\r
+#define SekIrqLevel       PicoCpuFM68k.interrupts[0]\r
 \r
 #ifdef EMU_M68K\r
 #define EMU_CORE_DEBUG\r
@@ -100,6 +106,8 @@ extern m68ki_cpu_core PicoCpuMM68k, PicoCpuMS68k;
 #define SekEndTimesliceS68k(after) PicoCpuMS68k.cyc_remaining_cycles=after\r
 #define SekPc m68k_get_reg(&PicoCpuMM68k, M68K_REG_PC)\r
 #define SekPcS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_PC)\r
+#define SekDar(x) PicoCpuMM68k.dar[x]\r
+#define SekSr m68k_get_reg(&PicoCpuMM68k, M68K_REG_SR)\r
 #define SekSetStop(x) { \\r
        if(x) { SET_CYCLES(0); PicoCpuMM68k.stopped=STOP_LEVEL_STOP; } \\r
        else PicoCpuMM68k.stopped=0; \\r
@@ -117,6 +125,7 @@ extern m68ki_cpu_core PicoCpuMM68k, PicoCpuMS68k;
        m68k_set_irq(irq); \\r
        m68k_set_context(oldcontext); \\r
 }\r
+#define SekIrqLevel (PicoCpuMM68k.int_level >> 8)\r
 \r
 #endif\r
 #endif // EMU_M68K\r
@@ -230,8 +239,12 @@ typedef void (z80_write_f)(unsigned int a, unsigned char data);
 \r
 #include "cpu/sh2mame/sh2.h"\r
 \r
-SH2 msh2, ssh2;\r
-#define ash2_end_run(after) sh2_icount = after\r
+extern SH2 sh2s[2];\r
+#define msh2 sh2s[0]\r
+#define ssh2 sh2s[1]\r
+\r
+#define ash2_end_run(after) if (sh2_icount > (after)) sh2_icount = after\r
+#define ash2_cycles_done() (sh2->cycles_aim - sh2_icount)\r
 \r
 #define sh2_pc(c)     (c) ? ssh2.ppc : msh2.ppc\r
 #define sh2_reg(c, x) (c) ? ssh2.r[x] : msh2.r[x]\r
@@ -239,6 +252,11 @@ SH2 msh2, ssh2;
 #define sh2_vbr(c)    (c) ? ssh2.vbr : msh2.vbr\r
 #define sh2_sr(c)     (c) ? ssh2.sr : msh2.sr\r
 \r
+#define sh2_set_gbr(c, v) \\r
+  { if (c) ssh2.gbr = v; else msh2.gbr = v; }\r
+#define sh2_set_vbr(c, v) \\r
+  { if (c) ssh2.vbr = v; else msh2.vbr = v; }\r
+\r
 // ---------------------------------------------------------\r
 \r
 // main oscillator clock which controls timing\r
@@ -403,9 +421,13 @@ typedef struct
 \r
 // 32X\r
 #define P32XS_FM    (1<<15)\r
+#define P32XS_REN   (1<< 7)\r
+#define P32XS_nRES  (1<< 1)\r
+#define P32XS_ADEN  (1<< 0)\r
 #define P32XS2_ADEN (1<< 9)\r
 #define P32XS_FULL  (1<< 7) // DREQ FIFO full\r
 #define P32XS_68S   (1<< 2)\r
+#define P32XS_DMA   (1<< 1)\r
 #define P32XS_RV    (1<< 0)\r
 \r
 #define P32XV_nPAL  (1<<15) // VDP\r
@@ -434,6 +456,9 @@ typedef struct
 #define P32XI_CMD  (1 <<  8/2)\r
 #define P32XI_PWM  (1 <<  6/2)\r
 \r
+// peripheral reg access\r
+#define PREG8(regs,offs) ((unsigned char *)regs)[offs ^ 3]\r
+\r
 // real one is 4*2, but we use more because we don't lockstep\r
 #define DMAC_FIFO_LEN (4*4)\r
 #define PWM_BUFF_LEN 1024 // in one channel samples\r
@@ -442,9 +467,9 @@ struct Pico32x
 {\r
   unsigned short regs[0x20];\r
   unsigned short vdp_regs[0x10];\r
+  unsigned short sh2_regs[3];\r
   unsigned char pending_fb;\r
   unsigned char dirty_pal;\r
-  unsigned char pad[2];\r
   unsigned int emu_flags;\r
   unsigned char sh2irq_mask[2];\r
   unsigned char sh2irqi[2];      // individual\r
@@ -497,6 +522,7 @@ extern areaseek *areaSeek;
 extern areaclose *areaClose;\r
 \r
 // cart.c\r
+void Byteswap(void *dst, const void *src, int len);\r
 extern void (*PicoCartMemSetup)(void);\r
 extern void (*PicoCartUnloadHook)(void);\r
 \r
@@ -663,6 +689,7 @@ void Pico32xStartup(void);
 void PicoUnload32x(void);\r
 void PicoFrame32x(void);\r
 void p32x_update_irls(void);\r
+void p32x_reset_sh2s(void);\r
 \r
 // 32x/memory.c\r
 struct Pico32xMem *Pico32xMem;\r
@@ -672,7 +699,7 @@ void PicoWrite8_32x(unsigned int a, unsigned int d);
 void PicoWrite16_32x(unsigned int a, unsigned int d);\r
 void PicoMemSetup32x(void);\r
 void Pico32xSwapDRAM(int b);\r
-void p32x_poll_event(int is_vdp);\r
+void p32x_poll_event(int cpu_mask, int is_vdp);\r
 \r
 // 32x/draw.c\r
 void FinalizeLine32xRGB555(int sh, int line);\r
@@ -680,9 +707,9 @@ void FinalizeLine32xRGB555(int sh, int line);
 // 32x/pwm.c\r
 unsigned int p32x_pwm_read16(unsigned int a);\r
 void p32x_pwm_write16(unsigned int a, unsigned int d);\r
-void p32x_pwm_refresh(void);\r
-void p32x_pwm_irq_check(void);\r
 void p32x_pwm_update(int *buf32, int length, int stereo);\r
+void p32x_timers_do(int new_line);\r
+void p32x_timers_recalc(void);\r
 extern int pwm_frame_smp_cnt;\r
 \r
 /* avoid dependency on newer glibc */\r
@@ -716,6 +743,7 @@ static __inline int isspace_(int c)
 #define EL_CDREGS  0x00020000 /* MCD: register access */\r
 #define EL_CDREG3  0x00040000 /* MCD: register 3 only */\r
 #define EL_32X     0x00080000\r
+#define EL_PWM     0x00100000 /* 32X PWM stuff (LOTS of output) */\r
 \r
 #define EL_STATUS  0x40000000 /* status messages */\r
 #define EL_ANOMALY 0x80000000 /* some unexpected conditions (during emulation) */\r
fast MegaDrive/MegaCD/32X emulator