cspace: generic implementation with vector extensions

gpu_neon: integration for arm64

gpu_neon: new intrinsics-only implementation

~80-95% performance of the asm version on cortex-a72,
but maybe less of a portability nightmare (+arm64 support)

gpu_neon: place asm func prototypes into a separate header

for the upcoming intrinsics implementation

gpu_neon: don't include vector_ops.h in the main header

that stuff is only used in the C-only prototype

gpu_neon: fix some more abi violations

drc: patch up some potential issues on the switch

gpu_neon: try to make the compiler save some callee-save regs

... which the asm isn't doing properly

dfxvideo: patch up some unsafe macros

(old?)-ARM version of GETLE32() was causing wrong shifting due to
implicit signed int promotion.

libretro/pcsx_rearmed#676

CI: Pass SDL_CONFIG to the ./configure script

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

configure: Detect the toolchain's sdl-config tool

Instead of calling the host's sdl-config, which doesn't work when
cross-compiling, call the sdl-config program that's installed in the
compiler's sysroot.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

cdrom: Fix PBP support on big-endian platforms

The data contained in the PBP is in little-endian format. Therefore,
everything in the PBP's header must be read with the byte-swap macros,
for PBP support to work on big-endian systems.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

dfxvideo: Restore support for big-endian arch

The hardware registers, emulated RAM or emulated VRAM are all in
little-endian format. Therefore, each access must be done with one of
the byte-swap macros, for the plugin to work on big-endian systems.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

frontend: Fix colorspace conversion routines on big-endian

The bgr555_to_rgb565() and bgr888_to_rgb565() functions were only
working correctly on little-endian systems.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

misc: Use GCC builtins for byte-swap operations

Instead of using custom code to byte-swap values, use the built-in
function provided by GCC.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

gpulib: Add proper support for big-endian

Update the gpulib code to work properly on big-endian architectures.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

Get rid of bit fields in union

Long story short, bit fields aren't endian-safe.
More info: http://mjfrazer.org/mjfrazer/bitfields/

Simplify that by just using a few macros to access the needed bits.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

Make sure hardware registers are manipulated as little-endian

The hardware registers should be represented in little-endian format.
Therefore, on big-endian systems the values need to be byte-swapped.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

Fix PCSX on big-endian systems

The __BIGENDIAN__ macro was never defined anywhere, and the
__BIG_ENDIAN__ macro isn't set anymore by recent versions of GCC.

Replace them by checking __BYTE_ORDER__ against __ORDER_BIG_ENDIAN__.

Signed-off-by: Paul Cercueil <paul@crapouillou.net>

drc: some more libnx support

drc: simplify cache flush for some platforms

untested, may break 3DS, if it happens please report

drc: some libnx support

cdriso: hack .chd track handling to match .cue

libretro/pcsx_rearmed#648

cdrom: don't read and play simultaneously

notaz/pcsx_rearmed#250

psxcounters: try to support a dynarec with a very long timeslice

The dynarec instead should probably not run for thousands of cycles
doing no interrupt checks, but maybe this hack will be enough.
libretro/pcsx_rearmed#658

drc: update some logging and patches

release r23

frontend: omap: fix glitches on mode changes

Where was I 10 years ago? Why am I so old?

cdriso: handle chd subchannels, when available

libretro/pcsx_rearmed#535
only raw mode tested

cdriso: merge some libretro changes

no async read for now

always enable chd support

drc: fix some wrong inv address calculations

Fixes: 882a08fc49541450bc403b2e920e4bccc257dfdf
notaz/pcsx_rearmed#243

unbreak nodynarec build

oops

drc: try to avoid some block trapping

drc: rework jump_out lists

should waste less memory for malloc overheads

drc: rework expire code

Should be quite a bit simpler now, and no longer wastes ~4MB of
translation cache for aggressive block expiring. However more stuff
in cache means longer lists which may slow things down if
recompilation is happening nonstop, so further tuning might be needed.

drc: more precise invalidation checking for the invstub case

drc: rework block tracking

Mostly to remove that horrible generated code parsing.
Also seems to generate less code now.

drc: get rid of SPAN

Should have done it 10 years ago, it's a huge maintenance burden for
something than almost never happens.

drc: restore all block entry points at once

and add some stats

drc: don't delay block restoration

Not sure why it was done the way it was (maybe something N64 related?),
but it occasionally caused dyna_linker to repeatedly walk the jump_in
list. What's worse, if the dirty block was deemed to expire soon,
it would never be restored and dyna_linker repeated jump_in walking
would never end, causing severe slowdown.

Revert "clear Index0 data FIFO flag (#241)"

This reverts commit 50ae51487697da0d2f9c93295f89d2f10694b6d8.
It broke Driver 2.

drc: try not to end the block prematurely

Fixes: 4919de1e88095f00466f6674323d518fc520b0db

(was not really broken, only load delay detection can't work with
blocks that are too small)

psxinterpreter: unbreak load delay handling

Fixes: 943a507a4156b8f5b00e4431152e41eeb4dc6f3d

drc: add a clock override for Super Robot Taisen Alpha

libretro/pcsx_rearmed#610

drc: try to make some passes not as slow, part 2

drc: put passes in their own functions

mostly for profiling

drc: try to make some passes not as slow

drc: use optimized get_reg

arm32-only for now

drc: rm unneeded &63 masking

64bit leftover

clear Index0 data FIFO flag (#241)

Merge PCSX Redux fix.
This is what he had to say about it :
"So, this commit works around/fixes two issues with loading unirom.
There's a fix for logging invalid commands which should be pretty straight forward. The other change is around the FIFO flag.
Not really experienced with debugging/verifying this sort of thing so not feeling really confident the change is "right", though every game I've tried so far still seem to work as expected.
There's still something going on with not having an iso mounted that I haven't quite nailed down. Even having the iso mounted with "lid open" gives a bootable result. Feel like I'm going in circles a bit for something that might be an easy fix. Unirom is technically usable via ISO, but the unirom exe freezes if no iso is loaded"

Co-authored-by: johnbaumann <76951440+johnbaumann@users.noreply.github.com>

Fix silly typo mistake for CDROM pause/resume fix for DOA. (#242)

My bad guys.

gpu_neon: fix apparent missing msb setting in blend_blocks_textured_add_fourth

The source bit is taken, which also enables semi transparency,
so if we did blending the bit must be set.

gpu_neon: reserved bpp is 16bpp, not 4bpp

drc: don't abort on game crash

Was not the best user experience, with this the user can load
another game at least.

rm the old debugger stuff, like in libretro fork

drc: add apparently missing ROREG loading

sjump_assemble had different loading for taken/not taken cases for
whatever reason, and I added ROREG loading according to INVCP, which
was (maybe?) erroneously missing for 'not taken' case. Fixes CTR crash
shortly after starting driving.

drc: some more debug logging

drc: add seemingly missing double-alloc check

seems like it was possible to alloc the same reg on 2 host regs

edit: found after all the debugging: mupen64plus/mupen64plus-core@8f4cc2bdc93c41801077abda3197a3cb3b89cbb7

drc: clear dirty flag when deallocating a reg

In later stages it may place special regs like AGEN there, and things
like AGEN being marked dirty seemed wrong, although probably harmless
as there is no code to writeback AGEN.

drc: init some variables, adjust comments

no proof that is actually needed, but it felt like some path could
pick up something uninitialized

drc: emulate break opcode

sort-of-but-not-really used by "F1 2000"
(SLUS01120, not "Formula One 2000").

drc: don't cache psxRegs.interrupt

cdrom code can now cancel interrupts, so must always use the global

drc: another hack to try to get Vita to work

drc: a bit more sophisticated f1 hack

yes it sucks, I know...

always describe to get git hash in log messages

drc: possibly the missing piece for Vita

Lost during merge of dynarec fixes.
_newlib_vm_size_user might be the critical bit that overrides
a weak symbol in bootstrap/vita/sbrk.c

drc: align size passed to mprotect

Maybe this makes svcControlProcessMemory() not do it's work there?
It doesn't seem to be failing though.

spu: try to eliminate some cdda clicks/pops

cdda feeds less data than consumes due to poor timings,
especially for PAL

spu: save/restore decode_pos

SPUOSSFreeze_t conveniently had padding space for it

cdrom: play cdda regardless of report mode

Vib-Ribbon doesn't use it while playing.

drc: always clear full decoded_insn

Some stuff was left after INTCALL conversion and broke branch in delay
slot handling, like in Rayman 2.

fix some issues and warnings seen on ctr build

drc: reapply some libretro changes

drc: adjust asm to make clang happy

drc: rearrange hacks

Also adds PE2 hack. PE2 probably checks if a frame didn't take
too long to complete by comparing counter 2 to a hardcoded value.
If it did exceed the limit it restarts all the processing, probably
assuming that the GPU was busy that time and retrying on next frame
would work out?

Still it will hang if not enough cycles are available, regardless of how
root counters are handled, and currently won't work on the interpreter
even with root counter hack because of recently added stalls.
PCSX's timing is just too wrong all over the place...

drc: fix some mistake done during arm64 porting

drc: fix an old memhandler oversight

accidentally got it right when doing arm64 port though

drc: fix CCREG loading

CCREG was always manually loaded by *jump_assemble and few other
places, however when I added more CCREG allocs I expected loading
to be handled automatically, but turns out it wasn't.

drc: don't cull ccreg

It didn't even seem to be written back. What was the point doing so
anyway, other regs were (maybe?) culled to prevent saving/restoring
them in memhandlers, but ccreg is in callee-saved reg anyway?
We also need ccreg more often now for stalls.

drc: rework cycle counting

The way it was done before caused different behaviour on different
platforms because the dynarec can invert branches depending on register
pressure and maybe other things. Because of that cycle counts would
change slightly but sufficiently to break/fix timing sensitive games.
Now it should be more consistent, maybe.

drc: prefer callee-saved regs on alloc

reduces amount of saved/restored regs (random game):
arm32: ~45%
arm64: ~80%

drc: get rid of RAM_FIXED, revive ROREG

should work better on devices that can't map memory at desired locations

drc: botched msb bit check

adjust the f1 hack too

drc: only override default cycle_multiplier

To let the user tune if they want. Also iS multiplier in db
was still too small for HLE mode.

drc: add a hack for f1 games

Quite fragile but maybe good enough.

What the games do seems to be deliberate to break emulators. It takes
the address of some internal function (let's call it f1) and calculates
an address add2 in such a way that f1 can't evict code at addr2. It then
writes a 4 instruction code piece f2 that just loads an address from
stack (which happens to be stacked ra) and jumps to it. f1 then gets
called, loads data (?) and overwrites f2 doing it and returns. Right
after that f2 gets called again.

interpreter: simplify icache implementation

Should be more accurate too.

drc: drop 'likely' branch support, simplify

not in MIPS1

drc: reduce memory usage

mostly automated conversion

   text    data     bss     dec     hex filename
 137712       0 2753296 2891008  2c1d00 libpcsxcore/new_dynarec/new_dynarec.o
 132720       0 2732816 2865536  2bb980 libpcsxcore/new_dynarec/new_dynarec.o

make icache implementation play nice with the dynarec

No need to to have a build-time option now.

drc: detect unconditional branches early

Mainly helps to end the block and not compile data.
Unsure if this doesn't break something.

drc: minor adjustments

like not marking INTCALL as compiled code

drc: fix block expire

was shifting pointers that are not necessarily aligned

frontend: remove src alignment requirements in asm

no measurable perf improvement seen just from :64 alignment both on
cortex-a8 and cortex-a72, and Psybadek uses unaligned vram location.

drc,interpreter: add mul/div stalls

for games like Zero Divide, which will run at twice speed if there is
not enough combined slowdown (probably from muldiv/gte/cache misses).

drc: try to make gte stall handling less bloaty

drc/gte: add some stall handling

drc: use helpers for jump checks

most not converted, maybe another day

frontend: force full recompile on drc setting change

Libretro port should do the same, but here it outdated and nobody cared
updating it here.

drc: use a separate var for game hacks

because config save/load can clear the main var