OpMove.cpp

   1 \r
   2 // This file is part of the Cyclone 68000 Emulator\r
   3 \r
   4 // Copyright (c) 2004,2011 FinalDave (emudave (at) gmail.com)\r
   5 // Copyright (c) 2005-2011 Gražvydas "notaz" Ignotas (notasas (at) gmail.com)\r
   6 \r
   7 // This code is licensed under the GNU General Public License version 2.0 and the MAME License.\r
   8 // You can choose the license that has the most advantages for you.\r
   9 \r
  10 // SVN repository can be found at http://code.google.com/p/cyclone68000/\r
  11 \r
  12 \r
  13 #include "app.h"\r
  14 \r
  15 // Pack our flags into r1, in SR/CCR register format\r
  16 // trashes r0,r2\r
  17 void OpFlagsToReg(int high)\r
  18 {\r
  19   ot("  ldr r0,[r7,#0x4c]   ;@ X bit\n");\r
  20   ot("  mov r1,r10,lsr #28  ;@ ____NZCV\n");\r
  21   ot("  eor r2,r1,r1,ror #1 ;@ Bit 0=C^V\n");\r
  22   ot("  tst r2,#1           ;@ 1 if C!=V\n");\r
  23   ot("  eorne r1,r1,#3      ;@ ____NZVC\n");\r
  24   ot("\n");\r
  25   if (high) ot("  ldrb r2,[r7,#0x44]  ;@ Include SR high\n");\r
  26   ot("  and r0,r0,#0x20000000\n");\r
  27   ot("  orr r1,r1,r0,lsr #25 ;@ ___XNZVC\n");\r
  28   if (high) ot("  orr r1,r1,r2,lsl #8\n");\r
  29   ot("\n");\r
  30 }\r
  31 \r
  32 // Convert SR/CRR register in r0 to our flags\r
  33 // trashes r0,r1\r
  34 void OpRegToFlags(int high, int srh_reg)\r
  35 {\r
  36   ot("  eor r1,r0,r0,ror #1 ;@ Bit 0=C^V\n");\r
  37   ot("  mov r2,r0,lsl #25\n");\r
  38   ot("  tst r1,#1           ;@ 1 if C!=V\n");\r
  39   ot("  eorne r0,r0,#3      ;@ ___XNZCV\n");\r
  40   ot("  str r2,[r7,#0x4c]   ;@ Store X bit\n");\r
  41   ot("  mov r10,r0,lsl #28  ;@ r10=NZCV...\n");\r
  42 \r
  43   if (high)\r
  44   {\r
  45     int mask=EMULATE_TRACE?0xa7:0x27;\r
  46     ot("  mov r%i,r0,ror #8\n",srh_reg);\r
  47     ot("  and r%i,r%i,#0x%02x ;@ only take defined bits\n",srh_reg,srh_reg,mask);\r
  48     ot("  strb r%i,[r7,#0x44] ;@ Store SR high\n",srh_reg);\r
  49   }\r
  50   ot("\n");\r
  51 }\r
  52 \r
  53 void SuperEnd(void)\r
  54 {\r
  55   ot(";@ ----------\n");\r
  56   ot(";@ tried execute privileged instruction in user mode\n");\r
  57   ot("WrongPrivilegeMode%s\n",ms?"":":");\r
  58 #if EMULATE_ADDRESS_ERRORS_JUMP || EMULATE_ADDRESS_ERRORS_IO\r
  59   ot("  ldr r1,[r7,#0x58]\n");\r
  60   ot("  sub r4,r4,#2 ;@ last opcode wasn't executed - go back\n");\r
  61   ot("  orr r1,r1,#4 ;@ set activity bit: 'not processing instruction'\n");\r
  62   ot("  str r1,[r7,#0x58]\n");\r
  63 #else\r
  64   ot("  sub r4,r4,#2 ;@ last opcode wasn't executed - go back\n");\r
  65 #endif\r
  66   ot("  mov r0,#8 ;@ privilege violation\n");\r
  67   ot("  bl Exception\n");\r
  68   Cycles=34;\r
  69   OpEnd(0);\r
  70 }\r
  71 \r
  72 // does OSP and A7 swapping if needed\r
  73 // new or old SR (not the one already in [r7,#0x44]) should be passed in r11\r
  74 // uses srh from srh_reg (loads if < 0), trashes r0,r11\r
  75 void SuperChange(int op,int srh_reg)\r
  76 {\r
  77   ot(";@ A7 <-> OSP?\n");\r
  78   if (srh_reg < 0) {\r
  79     ot("  ldr r0,[r7,#0x44] ;@ Get other SR high\n");\r
  80     srh_reg=0;\r
  81   }\r
  82   ot("  eor r0,r%i,r11\n",srh_reg);\r
  83   ot("  tst r0,#0x20\n");\r
  84   ot("  beq no_sp_swap%.4x\n",op);\r
  85   ot(" ;@ swap OSP and A7:\n");\r
  86   ot("  ldr r11,[r7,#0x3C] ;@ Get A7\n");\r
  87   ot("  ldr r0, [r7,#0x48] ;@ Get OSP\n");\r
  88   ot("  str r11,[r7,#0x48]\n");\r
  89   ot("  str r0, [r7,#0x3C]\n");\r
  90   ot("no_sp_swap%.4x%s\n", op, ms?"":":");\r
  91 }\r
  92 \r
  93 \r
  94 \r
  95 // --------------------- Opcodes 0x1000+ ---------------------\r
  96 // Emit a Move opcode, 00xxdddd ddssssss\r
  97 int OpMove(int op)\r
  98 {\r
  99   int sea=0,tea=0;\r
 100   int size=0,use=0;\r
 101   int movea=0;\r
 102 \r
 103   // Get source and target EA\r
 104   sea = op&0x003f;\r
 105   tea =(op&0x01c0)>>3;\r
 106   tea|=(op&0x0e00)>>9;\r
 107 \r
 108   if (tea>=8 && tea<0x10) movea=1;\r
 109 \r
 110   // Find size extension\r
 111   switch (op&0x3000)\r
 112   {\r
 113     default: return 1;\r
 114     case 0x1000: size=0; break;\r
 115     case 0x3000: size=1; break;\r
 116     case 0x2000: size=2; break;\r
 117   }\r
 118 \r
 119   if (size<1 && (movea || EaAn(sea))) return 1; // move.b An,* and movea.b * are invalid\r
 120 \r
 121   // See if we can do this opcode:\r
 122   if (EaCanRead (sea,size)==0) return 1;\r
 123   if (EaCanWrite(tea     )==0) return 1;\r
 124 \r
 125   use=OpBase(op,size);\r
 126   if (tea<0x38) use&=~0x0e00; // Use same handler for register ?0-7\r
 127   \r
 128   if (tea==0x1f || tea==0x27) use|=0x0e00; // Specific handler for (a7)+ and -(a7)\r
 129 \r
 130   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 131 \r
 132   OpStart(op,sea,tea); Cycles=4;\r
 133 \r
 134   if (movea==0)\r
 135   {\r
 136     EaCalcRead(-1,0,sea,size,0x003f);\r
 137     ot("  adds r1,r0,#0 ;@ Defines NZ, clears CV\n");\r
 138     ot("  mrs r10,cpsr ;@ r10=NZCV flags\n");\r
 139     ot("\n");\r
 140   }\r
 141   else\r
 142   {\r
 143     EaCalcRead(-1,1,sea,size,0x003f);\r
 144     size=2; // movea always expands to 32-bits\r
 145   }\r
 146 \r
 147   eawrite_check_addrerr=1;\r
 148 #if SPLIT_MOVEL_PD\r
 149   if ((tea&0x38)==0x20 && size==2) { // -(An)\r
 150     EaCalc (8,0x0e00,tea,size,0,0);\r
 151     ot("  mov r11,r1\n");\r
 152     ot("  add r0,r8,#2\n");\r
 153     EaWrite(0,     1,tea,1,0x0e00,0,0);\r
 154     EaWrite(8,    11,tea,1,0x0e00,1);\r
 155   }\r
 156   else\r
 157 #endif\r
 158   {\r
 159     EaCalc (0,0x0e00,tea,size,0,0);\r
 160     EaWrite(0,     1,tea,size,0x0e00,0,0);\r
 161   }\r
 162 \r
 163 #if CYCLONE_FOR_GENESIS && !MEMHANDLERS_CHANGE_CYCLES\r
 164   // this is a bit hacky (device handlers might modify cycles)\r
 165   if (tea==0x39||((0x10<=tea&&tea<0x30)&&size>=1))\r
 166     ot("  ldr r5,[r7,#0x5c] ;@ Load Cycles\n");\r
 167 #endif\r
 168 \r
 169   if((tea&0x38)==0x20) Cycles-=2; // less cycles when dest is -(An)\r
 170 \r
 171   OpEnd(sea,tea);\r
 172   return 0;\r
 173 }\r
 174 \r
 175 // --------------------- Opcodes 0x41c0+ ---------------------\r
 176 // Emit an Lea opcode, 0100nnn1 11aaaaaa\r
 177 int OpLea(int op)\r
 178 {\r
 179   int use=0;\r
 180   int sea=0,tea=0;\r
 181 \r
 182   sea= op&0x003f;\r
 183   tea=(op&0x0e00)>>9; tea|=8;\r
 184 \r
 185   if (EaCanRead(sea,-1)==0) return 1; // See if we can do this opcode\r
 186 \r
 187   use=OpBase(op,0);\r
 188   use&=~0x0e00; // Also use 1 handler for target ?0-7\r
 189   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 190 \r
 191   OpStart(op,sea,tea);\r
 192 \r
 193   eawrite_check_addrerr=1;\r
 194   EaCalc (1,0x003f,sea,0); // Lea\r
 195   EaCalc (0,0x0e00,tea,2);\r
 196   EaWrite(0,     1,tea,2,0x0e00);\r
 197 \r
 198   Cycles=Ea_add_ns(g_lea_cycle_table,sea);\r
 199 \r
 200   OpEnd(sea,tea);\r
 201 \r
 202   return 0;\r
 203 }\r
 204 \r
 205 // --------------------- Opcodes 0x40c0+ ---------------------\r
 206 // Move SR opcode, 01000tt0 11aaaaaa move SR\r
 207 int OpMoveSr(int op)\r
 208 {\r
 209   int type=0,ea=0;\r
 210   int use=0,size=1;\r
 211 \r
 212   type=(op>>9)&3; // from SR, from CCR, to CCR, to SR\r
 213   ea=op&0x3f;\r
 214 \r
 215   if(EaAn(ea)) return 1; // can't use An regs\r
 216 \r
 217   switch(type)\r
 218   {\r
 219     case 0:\r
 220       if (EaCanWrite(ea)==0) return 1; // See if we can do this opcode:\r
 221       break;\r
 222 \r
 223     case 1:\r
 224       return 1; // no such op in 68000\r
 225 \r
 226     case 2: case 3:\r
 227       if (EaCanRead(ea,size)==0) return 1; // See if we can do this opcode:\r
 228       break;\r
 229   }\r
 230 \r
 231   use=OpBase(op,size);\r
 232   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 233 \r
 234   // 68000 model allows reading whole SR in user mode (but newer models don't)\r
 235   OpStart(op,ea,0,0,type==3);\r
 236   Cycles=12;\r
 237   if (type==0) Cycles=(ea>=8)?8:6;\r
 238 \r
 239   if (type==0 || type==1)\r
 240   {\r
 241     eawrite_check_addrerr=1;\r
 242     OpFlagsToReg(type==0);\r
 243     EaCalc (0,0x003f,ea,size,0,0);\r
 244     EaWrite(0,     1,ea,size,0x003f,0,0);\r
 245   }\r
 246 \r
 247   if (type==2 || type==3)\r
 248   {\r
 249     EaCalcReadNoSE(-1,0,ea,size,0x003f);\r
 250     OpRegToFlags(type==3,1);\r
 251     if (type==3) {\r
 252       SuperChange(op,1);\r
 253       opend_check_interrupt = 1;\r
 254       opend_check_trace = 1;\r
 255       OpEnd(ea);\r
 256       return 0;\r
 257     }\r
 258   }\r
 259 \r
 260   OpEnd(ea);\r
 261 \r
 262   return 0;\r
 263 }\r
 264 \r
 265 \r
 266 // Ori/Andi/Eori $nnnn,sr 0000t0t0 01111100\r
 267 int OpArithSr(int op)\r
 268 {\r
 269   int type=0,ea=0;\r
 270   int use=0,size=0;\r
 271   int sr_mask=EMULATE_TRACE?0xa7:0x27;\r
 272 \r
 273   type=(op>>9)&5; if (type==4) return 1;\r
 274   size=(op>>6)&1; // ccr or sr?\r
 275   ea=0x3c;\r
 276 \r
 277   use=OpBase(op,size);\r
 278   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 279 \r
 280   OpStart(op,ea,0,0,size!=0); Cycles=16;\r
 281 \r
 282   EaCalcRead(-1,0,ea,size,0x003f);\r
 283 \r
 284   ot("  eor r1,r0,r0,ror #1 ;@ Bit 0=C^V\n");\r
 285   ot("  tst r1,#1           ;@ 1 if C!=V\n");\r
 286   ot("  eorne r0,r0,#3      ;@ ___XNZCV\n");\r
 287   ot("  ldr r2,[r7,#0x4c]   ;@ Load old X bit\n");\r
 288 \r
 289   // note: old srh is already in r11 (done by OpStart)\r
 290   if (type==0) {\r
 291     ot("  orr r10,r10,r0,lsl #28\n");\r
 292     ot("  orr r2,r2,r0,lsl #25 ;@ X bit\n");\r
 293     if (size!=0) {\r
 294       ot("  orr r1,r11,r0,lsr #8\n");\r
 295       ot("  and r1,r1,#0x%02x ;@ mask-out unused bits\n",sr_mask);\r
 296     }\r
 297   }\r
 298   if (type==1) {\r
 299     ot("  and r10,r10,r0,lsl #28\n");\r
 300     ot("  and r2,r2,r0,lsl #25 ;@ X bit\n");\r
 301     if (size!=0)\r
 302       ot("  and r1,r11,r0,lsr #8\n");\r
 303   }\r
 304   if (type==5) {\r
 305     ot("  eor r10,r10,r0,lsl #28\n");\r
 306     ot("  eor r2,r2,r0,lsl #25 ;@ X bit\n");\r
 307     if (size!=0) {\r
 308       ot("  eor r1,r11,r0,lsr #8\n");\r
 309       ot("  and r1,r1,#0x%02x ;@ mask-out unused bits\n",sr_mask);\r
 310     }\r
 311   }\r
 312 \r
 313   ot("  str r2,[r7,#0x4c]   ;@ Save X bit\n");\r
 314   if (size!=0)\r
 315     ot("  strb r1,[r7,#0x44]\n");\r
 316   ot("\n");\r
 317 \r
 318   // we can't enter supervisor mode, nor unmask irqs just by using OR\r
 319   if (size!=0 && type!=0) {\r
 320     SuperChange(op,1);\r
 321     ot("\n");\r
 322     opend_check_interrupt = 1;\r
 323   }\r
 324   // also can't set trace bit with AND\r
 325   if (size!=0 && type!=1)\r
 326     opend_check_trace = 1;\r
 327 \r
 328   OpEnd(ea);\r
 329 \r
 330   return 0;\r
 331 }\r
 332 \r
 333 // --------------------- Opcodes 0x4850+ ---------------------\r
 334 // Emit an Pea opcode, 01001000 01aaaaaa\r
 335 int OpPea(int op)\r
 336 {\r
 337   int use=0;\r
 338   int ea=0;\r
 339 \r
 340   ea=op&0x003f; if (ea<0x10) return 1; // Swap opcode\r
 341   if (EaCanRead(ea,-1)==0) return 1; // See if we can do this opcode:\r
 342 \r
 343   use=OpBase(op,0);\r
 344   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 345 \r
 346   OpStart(op,ea);\r
 347 \r
 348   ot("  ldr r11,[r7,#0x3c]\n");\r
 349   EaCalc (1,0x003f, ea,0);\r
 350   ot("\n");\r
 351   ot("  sub r0,r11,#4 ;@ Predecrement A7\n");\r
 352   ot("  str r0,[r7,#0x3c] ;@ Save A7\n");\r
 353   ot("\n");\r
 354   MemHandler(1,2); // Write 32-bit\r
 355   ot("\n");\r
 356 \r
 357   Cycles=6+Ea_add_ns(g_pea_cycle_table,ea);\r
 358 \r
 359   OpEnd(ea);\r
 360 \r
 361   return 0;\r
 362 }\r
 363 \r
 364 // --------------------- Opcodes 0x4880+ ---------------------\r
 365 // Emit a Movem opcode, 01001d00 1xeeeeee regmask\r
 366 int OpMovem(int op)\r
 367 {\r
 368   int size=0,ea=0,cea=0,dir=0;\r
 369   int use=0,decr=0,change=0;\r
 370 \r
 371   size=((op>>6)&1)+1; // word, long\r
 372   ea=op&0x003f;\r
 373   dir=(op>>10)&1; // Direction (1==ea2reg)\r
 374 \r
 375   if (dir) {\r
 376     if (ea<0x10 || ea>0x3b || (ea&0x38)==0x20) return 1; // Invalid EA\r
 377   } else {\r
 378     if (ea<0x10 || ea>0x39 || (ea&0x38)==0x18) return 1;\r
 379   }\r
 380 \r
 381   if ((ea&0x38)==0x18 || (ea&0x38)==0x20) change=1;\r
 382   if ((ea&0x38)==0x20) decr=1; // -(An), bitfield is decr\r
 383 \r
 384   cea=ea; if (change) cea=0x10;\r
 385 \r
 386   use=OpBase(op,size);\r
 387   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 388 \r
 389   OpStart(op,ea,0,1);\r
 390 \r
 391   ot("  ldrh r11,[r4],#2 ;@ r11=register mask\n");\r
 392   ot("\n");\r
 393   ot(";@ Get the address into r6:\n");\r
 394   EaCalc(6,0x003f,cea,size);\r
 395 \r
 396 #if !MEMHANDLERS_NEED_PREV_PC\r
 397   // must save PC, need a spare register\r
 398   ot("  str r4,[r7,#0x40] ;@ Save PC\n");\r
 399 #endif\r
 400 \r
 401   ot(";@ r4=Register Index*4:\n");\r
 402   if (decr) ot("  mov r4,#0x40 ;@ order reversed for -(An)\n");\r
 403   else      ot("  mov r4,#-4\n");\r
 404   \r
 405   ot("\n");\r
 406   ot("  tst r11,r11\n");        // sanity check\r
 407   ot("  beq NoRegs%.4x\n",op);\r
 408 \r
 409 #if EMULATE_ADDRESS_ERRORS_IO\r
 410   ot("\n");\r
 411   ot("  tst r6,#1 ;@ address error?\n");\r
 412   ot("  movne r0,r6\n");\r
 413   ot("  bne ExceptionAddressError_%c_data\n",dir?'r':'w');\r
 414 #endif\r
 415 \r
 416   ot("\n");\r
 417   ot("Movemloop%.4x%s\n",op, ms?"":":");\r
 418   ot("  add r4,r4,#%d ;@ r4=Next Register\n",decr?-4:4);\r
 419   ot("  movs r11,r11,lsr #1\n");\r
 420   ot("  bcc Movemloop%.4x\n",op);\r
 421   ot("\n");\r
 422 \r
 423   if (decr) ot("  sub r6,r6,#%d ;@ Pre-decrement address\n",1<<size);\r
 424 \r
 425   if (dir)\r
 426   {\r
 427     ot("  ;@ Copy memory to register:\n",1<<size);\r
 428     earead_check_addrerr=0; // already checked\r
 429     EaRead (6,0,ea,size,0x003f);\r
 430     ot("  str r0,[r7,r4] ;@ Save value into Dn/An\n");\r
 431   }\r
 432   else\r
 433   {\r
 434     ot("  ;@ Copy register to memory:\n",1<<size);\r
 435     ot("  ldr r1,[r7,r4] ;@ Load value from Dn/An\n");\r
 436 #if SPLIT_MOVEL_PD\r
 437     if (decr && size==2) { // -(An)\r
 438       ot("  add r0,r6,#2\n");\r
 439       EaWrite(0,1,ea,1,0x003f,0,0);\r
 440       ot("  ldr r1,[r7,r4] ;@ Load value from Dn/An\n");\r
 441       ot("  mov r0,r6\n");\r
 442       EaWrite(0,1,ea,1,0x003f,1);\r
 443     }\r
 444     else\r
 445 #endif\r
 446     {\r
 447       EaWrite(6,1,ea,size,0x003f);\r
 448     }\r
 449   }\r
 450 \r
 451   if (decr==0) ot("  add r6,r6,#%d ;@ Post-increment address\n",1<<size);\r
 452 \r
 453   ot("  sub r5,r5,#%d ;@ Take some cycles\n",2<<size);\r
 454   ot("  tst r11,r11\n");\r
 455   ot("  bne Movemloop%.4x\n",op);\r
 456   ot("\n");\r
 457 \r
 458   if (change)\r
 459   {\r
 460     ot(";@ Write back address:\n");\r
 461     EaCalc (0,0x0007,8|(ea&7),2);\r
 462     EaWrite(0,     6,8|(ea&7),2,0x0007);\r
 463   }\r
 464 \r
 465   ot("NoRegs%.4x%s\n",op, ms?"":":");\r
 466   ot("  ldr r4,[r7,#0x40]\n");\r
 467   ot("  ldr r6,[r7,#0x54] ;@ restore Opcode Jump table\n");\r
 468   ot("\n");\r
 469 \r
 470   if(dir) { // er\r
 471          if (ea==0x3a) Cycles=16; // ($nn,PC)\r
 472     else if (ea==0x3b) Cycles=18; // ($nn,pc,Rn)\r
 473     else Cycles=12;\r
 474   } else {\r
 475     Cycles=8;\r
 476   }\r
 477 \r
 478   Cycles+=Ea_add_ns(g_movem_cycle_table,ea);\r
 479 \r
 480   opend_op_changes_cycles = 1;\r
 481   OpEnd(ea);\r
 482   ot("\n");\r
 483 \r
 484   return 0;\r
 485 }\r
 486 \r
 487 // --------------------- Opcodes 0x4e60+ ---------------------\r
 488 // Emit a Move USP opcode, 01001110 0110dnnn move An to/from USP\r
 489 int OpMoveUsp(int op)\r
 490 {\r
 491   int use=0,dir=0;\r
 492 \r
 493   dir=(op>>3)&1; // Direction\r
 494   use=op&~0x0007; // Use same opcode for all An\r
 495 \r
 496   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 497 \r
 498   OpStart(op,0,0,0,1); Cycles=4;\r
 499 \r
 500   if (dir)\r
 501   {\r
 502     eawrite_check_addrerr=1;\r
 503     ot("  ldr r1,[r7,#0x48] ;@ Get from USP\n\n");\r
 504     EaCalc (0,0x000f,8,2,1);\r
 505     EaWrite(0,     1,8,2,0x000f,1);\r
 506   }\r
 507   else\r
 508   {\r
 509     EaCalc (0,0x000f,8,2,1);\r
 510     EaRead (0,     0,8,2,0x000f,1);\r
 511     ot("  str r0,[r7,#0x48] ;@ Put in USP\n\n");\r
 512   }\r
 513     \r
 514   OpEnd();\r
 515 \r
 516   return 0;\r
 517 }\r
 518 \r
 519 // --------------------- Opcodes 0x7000+ ---------------------\r
 520 // Emit a Move Quick opcode, 0111nnn0 dddddddd  moveq #dd,Dn\r
 521 int OpMoveq(int op)\r
 522 {\r
 523   int use=0;\r
 524 \r
 525   use=op&0xf100; // Use same opcode for all values\r
 526   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 527 \r
 528   OpStart(op); Cycles=4;\r
 529 \r
 530   ot("  movs r0,r8,asl #24\n");\r
 531   ot("  and r1,r8,#0x0e00\n");\r
 532   ot("  mov r0,r0,asr #24 ;@ Sign extended Quick value\n");\r
 533   ot("  mrs r10,cpsr ;@ r10=NZ flags\n");\r
 534   ot("  str r0,[r7,r1,lsr #7] ;@ Store into Dn\n");\r
 535   ot("\n");\r
 536 \r
 537   OpEnd();\r
 538 \r
 539   return 0;\r
 540 }\r
 541 \r
 542 // --------------------- Opcodes 0xc140+ ---------------------\r
 543 // Emit a Exchange opcode:\r
 544 // 1100ttt1 01000sss  exg ds,dt\r
 545 // 1100ttt1 01001sss  exg as,at\r
 546 // 1100ttt1 10001sss  exg as,dt\r
 547 int OpExg(int op)\r
 548 {\r
 549   int use=0,type=0;\r
 550 \r
 551   type=op&0xf8;\r
 552 \r
 553   if (type!=0x40 && type!=0x48 && type!=0x88) return 1; // Not an exg opcode\r
 554 \r
 555   use=op&0xf1f8; // Use same opcode for all values\r
 556   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler\r
 557 \r
 558   OpStart(op); Cycles=6;\r
 559 \r
 560   ot("  and r2,r8,#0x0e00 ;@ Find T register\n");\r
 561   ot("  and r3,r8,#0x000f ;@ Find S register\n");\r
 562   if (type==0x48) ot("  orr r2,r2,#0x1000 ;@ T is an address register\n");\r
 563   ot("\n");\r
 564   ot("  ldr r0,[r7,r2,lsr #7] ;@ Get T\n");\r
 565   ot("  ldr r1,[r7,r3,lsl #2] ;@ Get S\n");\r
 566   ot("\n");\r
 567   ot("  str r0,[r7,r3,lsl #2] ;@ T->S\n");\r
 568   ot("  str r1,[r7,r2,lsr #7] ;@ S->T\n");  \r
 569   ot("\n");\r
 570 \r
 571   OpEnd();\r
 572   \r
 573   return 0;\r
 574 }\r
 575 \r
 576 // ------------------------- movep -------------------------------\r
 577 // 0000ddd1 0z001sss\r
 578 // 0000sss1 1z001ddd (to mem)\r
 579 int OpMovep(int op)\r
 580 {\r
 581   int ea=0,rea=0;\r
 582   int size=1,use=0,dir,aadd=0;\r
 583 \r
 584   use=op&0xf1f8;\r
 585   if (op!=use) { OpUse(op,use); return 0; } // Use existing handler (for all dests, srcs)\r
 586 \r
 587   // Get EA\r
 588   ea = (op&0x0007)|0x28;\r
 589   rea= (op&0x0e00)>>9;\r
 590   dir = (op>>7)&1;\r
 591 \r
 592   // Find size extension\r
 593   if(op&0x0040) size=2;\r
 594 \r
 595   OpStart(op,ea);\r
 596   \r
 597   if(dir) // reg to mem\r
 598   {\r
 599     EaCalcReadNoSE(-1,11,rea,size,0x0e00);\r
 600 \r
 601     EaCalc(8,0x000f,ea,size);\r
 602     if(size==2) { // if operand is long\r
 603       ot("  mov r1,r11,lsr #24 ;@ first byte\n");\r
 604       EaWrite(8,1,ea,0,0x000f); // store first byte\r
 605       ot("  add r0,r8,#%i\n",(aadd+=2));\r
 606       ot("  mov r1,r11,lsr #16 ;@ second byte\n");\r
 607       EaWrite(0,1,ea,0,0x000f); // store second byte\r
 608       ot("  add r0,r8,#%i\n",(aadd+=2));\r
 609     } else {\r
 610       ot("  mov r0,r8\n");\r
 611     }\r
 612     ot("  mov r1,r11,lsr #8 ;@ first or third byte\n");\r
 613     EaWrite(0,1,ea,0,0x000f);\r
 614     ot("  add r0,r8,#%i\n",(aadd+=2));\r
 615     ot("  and r1,r11,#0xff\n");\r
 616     EaWrite(0,1,ea,0,0x000f);\r
 617   }\r
 618   else // mem to reg\r
 619   {\r
 620     EaCalc(6,0x000f,ea,size,1);\r
 621     EaRead(6,11,ea,0,0x000f,1); // read first byte\r
 622     ot("  add r0,r6,#2\n");\r
 623     EaRead(0,1,ea,0,0x000f,1); // read second byte\r
 624     if(size==2) { // if operand is long\r
 625       ot("  orr r11,r11,r1,lsr #8 ;@ second byte\n");\r
 626       ot("  add r0,r6,#4\n");\r
 627       EaRead(0,1,ea,0,0x000f,1);\r
 628       ot("  orr r11,r11,r1,lsr #16 ;@ third byte\n");\r
 629       ot("  add r0,r6,#6\n");\r
 630       EaRead(0,1,ea,0,0x000f,1);\r
 631       ot("  orr r1,r11,r1,lsr #24 ;@ fourth byte\n");\r
 632     } else {\r
 633       ot("  orr r1,r11,r1,lsr #8 ;@ second byte\n");\r
 634     }\r
 635     // store the result\r
 636     EaCalc(0,0x0e00,rea,size,1);\r
 637     EaWrite(0,1,rea,size,0x0e00,1);\r
 638     ot("  ldr r6,[r7,#0x54]\n");\r
 639   }\r
 640 \r
 641   Cycles=(size==2)?24:16;\r
 642   OpEnd(ea);\r
 643 \r
 644   return 0;\r
 645 }\r
 646 \r
 647 // Emit a Stop/Reset opcodes, 01001110 011100t0 imm\r
 648 int OpStopReset(int op)\r
 649 {\r
 650   int type=(op>>1)&1; // stop/reset\r
 651 \r
 652   OpStart(op,0,0,0,1);\r
 653 \r
 654   if(type) {\r
 655     // copy immediate to SR, stop the CPU and eat all remaining cycles.\r
 656     ot("  ldrh r0,[r4],#2 ;@ Fetch the immediate\n");\r
 657     OpRegToFlags(1);\r
 658     SuperChange(op,0);\r
 659 \r
 660     ot("\n");\r
 661 \r
 662     ot("  ldr r0,[r7,#0x58]\n");\r
 663     ot("  mov r5,#0 ;@ eat cycles\n");\r
 664     ot("  orr r0,r0,#1 ;@ stopped\n");\r
 665     ot("  str r0,[r7,#0x58]\n");\r
 666     ot("\n");\r
 667 \r
 668     Cycles = 4;\r
 669     ot("\n");\r
 670   }\r
 671   else\r
 672   {\r
 673     Cycles = 132;\r
 674 #if USE_RESET_CALLBACK\r
 675     ot("  str r4,[r7,#0x40] ;@ Save PC\n");\r
 676     ot("  mov r1,r10,lsr #28\n");\r
 677     ot("  strb r1,[r7,#0x46] ;@ Save Flags (NZCV)\n");\r
 678     ot("  str r5,[r7,#0x5c] ;@ Save Cycles\n");\r
 679     ot("  ldr r11,[r7,#0x90] ;@ ResetCallback\n");\r
 680     ot("  tst r11,r11\n");\r
 681     ot("  movne lr,pc\n");\r
 682     ot("  bxne r11 ;@ call ResetCallback if it is defined\n");\r
 683     ot("  ldrb r10,[r7,#0x46] ;@ r10 = Load Flags (NZCV)\n");\r
 684     ot("  ldr r5,[r7,#0x5c] ;@ Load Cycles\n");\r
 685     ot("  ldr r4,[r7,#0x40] ;@ Load PC\n");\r
 686     ot("  mov r10,r10,lsl #28\n");\r
 687     ot("\n");\r
 688 #endif\r
 689   }\r
 690 \r
 691   OpEnd();\r
 692 \r
 693   return 0;\r
 694 }\r
 695 \r