95304103c8527f4507b36cf62072e915b1893070
[pcsx_rearmed.git] / libpcsxcore / new_dynarec / assem_arm.c
1 /* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *
2  *   Mupen64plus - assem_arm.c                                             *
3  *   Copyright (C) 2009-2010 Ari64                                         *
4  *                                                                         *
5  *   This program is free software; you can redistribute it and/or modify  *
6  *   it under the terms of the GNU General Public License as published by  *
7  *   the Free Software Foundation; either version 2 of the License, or     *
8  *   (at your option) any later version.                                   *
9  *                                                                         *
10  *   This program is distributed in the hope that it will be useful,       *
11  *   but WITHOUT ANY WARRANTY; without even the implied warranty of        *
12  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the         *
13  *   GNU General Public License for more details.                          *
14  *                                                                         *
15  *   You should have received a copy of the GNU General Public License     *
16  *   along with this program; if not, write to the                         *
17  *   Free Software Foundation, Inc.,                                       *
18  *   51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.          *
19  * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * */
20
21 extern int cycle_count;
22 extern int last_count;
23 extern int pcaddr;
24 extern int pending_exception;
25 extern int branch_target;
26 extern uint64_t readmem_dword;
27 #ifdef MUPEN64
28 extern precomp_instr fake_pc;
29 #endif
30 extern void *dynarec_local;
31 extern u_int memory_map[1048576];
32 extern u_int mini_ht[32][2];
33 extern u_int rounding_modes[4];
34
35 void indirect_jump_indexed();
36 void indirect_jump();
37 void do_interrupt();
38 void jump_vaddr_r0();
39 void jump_vaddr_r1();
40 void jump_vaddr_r2();
41 void jump_vaddr_r3();
42 void jump_vaddr_r4();
43 void jump_vaddr_r5();
44 void jump_vaddr_r6();
45 void jump_vaddr_r7();
46 void jump_vaddr_r8();
47 void jump_vaddr_r9();
48 void jump_vaddr_r10();
49 void jump_vaddr_r12();
50
51 const u_int jump_vaddr_reg[16] = {
52   (int)jump_vaddr_r0,
53   (int)jump_vaddr_r1,
54   (int)jump_vaddr_r2,
55   (int)jump_vaddr_r3,
56   (int)jump_vaddr_r4,
57   (int)jump_vaddr_r5,
58   (int)jump_vaddr_r6,
59   (int)jump_vaddr_r7,
60   (int)jump_vaddr_r8,
61   (int)jump_vaddr_r9,
62   (int)jump_vaddr_r10,
63   0,
64   (int)jump_vaddr_r12,
65   0,
66   0,
67   0};
68
69 void invalidate_addr_r0();
70 void invalidate_addr_r1();
71 void invalidate_addr_r2();
72 void invalidate_addr_r3();
73 void invalidate_addr_r4();
74 void invalidate_addr_r5();
75 void invalidate_addr_r6();
76 void invalidate_addr_r7();
77 void invalidate_addr_r8();
78 void invalidate_addr_r9();
79 void invalidate_addr_r10();
80 void invalidate_addr_r12();
81
82 const u_int invalidate_addr_reg[16] = {
83   (int)invalidate_addr_r0,
84   (int)invalidate_addr_r1,
85   (int)invalidate_addr_r2,
86   (int)invalidate_addr_r3,
87   (int)invalidate_addr_r4,
88   (int)invalidate_addr_r5,
89   (int)invalidate_addr_r6,
90   (int)invalidate_addr_r7,
91   (int)invalidate_addr_r8,
92   (int)invalidate_addr_r9,
93   (int)invalidate_addr_r10,
94   0,
95   (int)invalidate_addr_r12,
96   0,
97   0,
98   0};
99
100 #include "fpu.h"
101
102 unsigned int needs_clear_cache[1<<(TARGET_SIZE_2-17)];
103
104 /* Linker */
105
106 void set_jump_target(int addr,u_int target)
107 {
108   u_char *ptr=(u_char *)addr;
109   u_int *ptr2=(u_int *)ptr;
110   if(ptr[3]==0xe2) {
111     assert((target-(u_int)ptr2-8)<1024);
112     assert((addr&3)==0);
113     assert((target&3)==0);
114     *ptr2=(*ptr2&0xFFFFF000)|((target-(u_int)ptr2-8)>>2)|0xF00;
115     //printf("target=%x addr=%x insn=%x\n",target,addr,*ptr2);
116   }
117   else if(ptr[3]==0x72) {
118     // generated by emit_jno_unlikely
119     if((target-(u_int)ptr2-8)<1024) {
120       assert((addr&3)==0);
121       assert((target&3)==0);
122       *ptr2=(*ptr2&0xFFFFF000)|((target-(u_int)ptr2-8)>>2)|0xF00;
123     }
124     else if((target-(u_int)ptr2-8)<4096&&!((target-(u_int)ptr2-8)&15)) {
125       assert((addr&3)==0);
126       assert((target&3)==0);
127       *ptr2=(*ptr2&0xFFFFF000)|((target-(u_int)ptr2-8)>>4)|0xE00;
128     }
129     else *ptr2=(0x7A000000)|(((target-(u_int)ptr2-8)<<6)>>8);
130   }
131   else {
132     assert((ptr[3]&0x0e)==0xa);
133     *ptr2=(*ptr2&0xFF000000)|(((target-(u_int)ptr2-8)<<6)>>8);
134   }
135 }
136
137 // This optionally copies the instruction from the target of the branch into
138 // the space before the branch.  Works, but the difference in speed is
139 // usually insignificant.
140 void set_jump_target_fillslot(int addr,u_int target,int copy)
141 {
142   u_char *ptr=(u_char *)addr;
143   u_int *ptr2=(u_int *)ptr;
144   assert(!copy||ptr2[-1]==0xe28dd000);
145   if(ptr[3]==0xe2) {
146     assert(!copy);
147     assert((target-(u_int)ptr2-8)<4096);
148     *ptr2=(*ptr2&0xFFFFF000)|(target-(u_int)ptr2-8);
149   }
150   else {
151     assert((ptr[3]&0x0e)==0xa);
152     u_int target_insn=*(u_int *)target;
153     if((target_insn&0x0e100000)==0) { // ALU, no immediate, no flags
154       copy=0;
155     }
156     if((target_insn&0x0c100000)==0x04100000) { // Load
157       copy=0;
158     }
159     if(target_insn&0x08000000) {
160       copy=0;
161     }
162     if(copy) {
163       ptr2[-1]=target_insn;
164       target+=4;
165     }
166     *ptr2=(*ptr2&0xFF000000)|(((target-(u_int)ptr2-8)<<6)>>8);
167   }
168 }
169
170 /* Literal pool */
171 add_literal(int addr,int val)
172 {
173   literals[literalcount][0]=addr;
174   literals[literalcount][1]=val;
175   literalcount++; 
176
177
178 void *kill_pointer(void *stub)
179 {
180   int *ptr=(int *)(stub+4);
181   assert((*ptr&0x0ff00000)==0x05900000);
182   u_int offset=*ptr&0xfff;
183   int **l_ptr=(void *)ptr+offset+8;
184   int *i_ptr=*l_ptr;
185   set_jump_target((int)i_ptr,(int)stub);
186   return i_ptr;
187 }
188
189 int get_pointer(void *stub)
190 {
191   //printf("get_pointer(%x)\n",(int)stub);
192   int *ptr=(int *)(stub+4);
193   assert((*ptr&0x0ff00000)==0x05900000);
194   u_int offset=*ptr&0xfff;
195   int **l_ptr=(void *)ptr+offset+8;
196   int *i_ptr=*l_ptr;
197   assert((*i_ptr&0x0f000000)==0x0a000000);
198   return (int)i_ptr+((*i_ptr<<8)>>6)+8;
199 }
200
201 // Find the "clean" entry point from a "dirty" entry point
202 // by skipping past the call to verify_code
203 u_int get_clean_addr(int addr)
204 {
205   int *ptr=(int *)addr;
206   #ifdef ARMv5_ONLY
207   ptr+=4;
208   #else
209   ptr+=6;
210   #endif
211   if((*ptr&0xFF000000)!=0xeb000000) ptr++;
212   assert((*ptr&0xFF000000)==0xeb000000); // bl instruction
213   ptr++;
214   if((*ptr&0xFF000000)==0xea000000) {
215     return (int)ptr+((*ptr<<8)>>6)+8; // follow jump
216   }
217   return (u_int)ptr;
218 }
219
220 int verify_dirty(int addr)
221 {
222   u_int *ptr=(u_int *)addr;
223   #ifdef ARMv5_ONLY
224   // get from literal pool
225   assert((*ptr&0xFFF00000)==0xe5900000);
226   u_int offset=*ptr&0xfff;
227   u_int *l_ptr=(void *)ptr+offset+8;
228   u_int source=l_ptr[0];
229   u_int copy=l_ptr[1];
230   u_int len=l_ptr[2];
231   ptr+=4;
232   #else
233   // ARMv7 movw/movt
234   assert((*ptr&0xFFF00000)==0xe3000000);
235   u_int source=(ptr[0]&0xFFF)+((ptr[0]>>4)&0xF000)+((ptr[2]<<16)&0xFFF0000)+((ptr[2]<<12)&0xF0000000);
236   u_int copy=(ptr[1]&0xFFF)+((ptr[1]>>4)&0xF000)+((ptr[3]<<16)&0xFFF0000)+((ptr[3]<<12)&0xF0000000);
237   u_int len=(ptr[4]&0xFFF)+((ptr[4]>>4)&0xF000);
238   ptr+=6;
239   #endif
240   if((*ptr&0xFF000000)!=0xeb000000) ptr++;
241   assert((*ptr&0xFF000000)==0xeb000000); // bl instruction
242   u_int verifier=(int)ptr+((signed int)(*ptr<<8)>>6)+8; // get target of bl
243   if(verifier==(u_int)verify_code_vm||verifier==(u_int)verify_code_ds) {
244     unsigned int page=source>>12;
245     unsigned int map_value=memory_map[page];
246     if(map_value>=0x80000000) return 0;
247     while(page<((source+len-1)>>12)) {
248       if((memory_map[++page]<<2)!=(map_value<<2)) return 0;
249     }
250     source = source+(map_value<<2);
251   }
252   //printf("verify_dirty: %x %x %x\n",source,copy,len);
253   return !memcmp((void *)source,(void *)copy,len);
254 }
255
256 // This doesn't necessarily find all clean entry points, just
257 // guarantees that it's not dirty
258 int isclean(int addr)
259 {
260   #ifdef ARMv5_ONLY
261   int *ptr=((u_int *)addr)+4;
262   #else
263   int *ptr=((u_int *)addr)+6;
264   #endif
265   if((*ptr&0xFF000000)!=0xeb000000) ptr++;
266   if((*ptr&0xFF000000)!=0xeb000000) return 1; // bl instruction
267   if((int)ptr+((*ptr<<8)>>6)+8==(int)verify_code) return 0;
268   if((int)ptr+((*ptr<<8)>>6)+8==(int)verify_code_vm) return 0;
269   if((int)ptr+((*ptr<<8)>>6)+8==(int)verify_code_ds) return 0;
270   return 1;
271 }
272
273 void get_bounds(int addr,u_int *start,u_int *end)
274 {
275   u_int *ptr=(u_int *)addr;
276   #ifdef ARMv5_ONLY
277   // get from literal pool
278   assert((*ptr&0xFFF00000)==0xe5900000);
279   u_int offset=*ptr&0xfff;
280   u_int *l_ptr=(void *)ptr+offset+8;
281   u_int source=l_ptr[0];
282   //u_int copy=l_ptr[1];
283   u_int len=l_ptr[2];
284   ptr+=4;
285   #else
286   // ARMv7 movw/movt
287   assert((*ptr&0xFFF00000)==0xe3000000);
288   u_int source=(ptr[0]&0xFFF)+((ptr[0]>>4)&0xF000)+((ptr[2]<<16)&0xFFF0000)+((ptr[2]<<12)&0xF0000000);
289   //u_int copy=(ptr[1]&0xFFF)+((ptr[1]>>4)&0xF000)+((ptr[3]<<16)&0xFFF0000)+((ptr[3]<<12)&0xF0000000);
290   u_int len=(ptr[4]&0xFFF)+((ptr[4]>>4)&0xF000);
291   ptr+=6;
292   #endif
293   if((*ptr&0xFF000000)!=0xeb000000) ptr++;
294   assert((*ptr&0xFF000000)==0xeb000000); // bl instruction
295   u_int verifier=(int)ptr+((signed int)(*ptr<<8)>>6)+8; // get target of bl
296   if(verifier==(u_int)verify_code_vm||verifier==(u_int)verify_code_ds) {
297     if(memory_map[source>>12]>=0x80000000) source = 0;
298     else source = source+(memory_map[source>>12]<<2);
299   }
300   *start=source;
301   *end=source+len;
302 }
303
304 /* Register allocation */
305
306 // Note: registers are allocated clean (unmodified state)
307 // if you intend to modify the register, you must call dirty_reg().
308 void alloc_reg(struct regstat *cur,int i,signed char reg)
309 {
310   int r,hr;
311   int preferred_reg = (reg&7);
312   if(reg==CCREG) preferred_reg=HOST_CCREG;
313   if(reg==PTEMP||reg==FTEMP) preferred_reg=12;
314   
315   // Don't allocate unused registers
316   if((cur->u>>reg)&1) return;
317   
318   // see if it's already allocated
319   for(hr=0;hr<HOST_REGS;hr++)
320   {
321     if(cur->regmap[hr]==reg) return;
322   }
323   
324   // Keep the same mapping if the register was already allocated in a loop
325   preferred_reg = loop_reg(i,reg,preferred_reg);
326   
327   // Try to allocate the preferred register
328   if(cur->regmap[preferred_reg]==-1) {
329     cur->regmap[preferred_reg]=reg;
330     cur->dirty&=~(1<<preferred_reg);
331     cur->isconst&=~(1<<preferred_reg);
332     return;
333   }
334   r=cur->regmap[preferred_reg];
335   if(r<64&&((cur->u>>r)&1)) {
336     cur->regmap[preferred_reg]=reg;
337     cur->dirty&=~(1<<preferred_reg);
338     cur->isconst&=~(1<<preferred_reg);
339     return;
340   }
341   if(r>=64&&((cur->uu>>(r&63))&1)) {
342     cur->regmap[preferred_reg]=reg;
343     cur->dirty&=~(1<<preferred_reg);
344     cur->isconst&=~(1<<preferred_reg);
345     return;
346   }
347   
348   // Clear any unneeded registers
349   // We try to keep the mapping consistent, if possible, because it
350   // makes branches easier (especially loops).  So we try to allocate
351   // first (see above) before removing old mappings.  If this is not
352   // possible then go ahead and clear out the registers that are no
353   // longer needed.
354   for(hr=0;hr<HOST_REGS;hr++)
355   {
356     r=cur->regmap[hr];
357     if(r>=0) {
358       if(r<64) {
359         if((cur->u>>r)&1) {cur->regmap[hr]=-1;break;}
360       }
361       else
362       {
363         if((cur->uu>>(r&63))&1) {cur->regmap[hr]=-1;break;}
364       }
365     }
366   }
367   // Try to allocate any available register, but prefer
368   // registers that have not been used recently.
369   if(i>0) {
370     for(hr=0;hr<HOST_REGS;hr++) {
371       if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
372         if(regs[i-1].regmap[hr]!=rs1[i-1]&&regs[i-1].regmap[hr]!=rs2[i-1]&&regs[i-1].regmap[hr]!=rt1[i-1]&&regs[i-1].regmap[hr]!=rt2[i-1]) {
373           cur->regmap[hr]=reg;
374           cur->dirty&=~(1<<hr);
375           cur->isconst&=~(1<<hr);
376           return;
377         }
378       }
379     }
380   }
381   // Try to allocate any available register
382   for(hr=0;hr<HOST_REGS;hr++) {
383     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
384       cur->regmap[hr]=reg;
385       cur->dirty&=~(1<<hr);
386       cur->isconst&=~(1<<hr);
387       return;
388     }
389   }
390   
391   // Ok, now we have to evict someone
392   // Pick a register we hopefully won't need soon
393   u_char hsn[MAXREG+1];
394   memset(hsn,10,sizeof(hsn));
395   int j;
396   lsn(hsn,i,&preferred_reg);
397   //printf("eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",cur->regmap[0],cur->regmap[1],cur->regmap[2],cur->regmap[3],cur->regmap[5],cur->regmap[6],cur->regmap[7]);
398   //printf("hsn(%x): %d %d %d %d %d %d %d\n",start+i*4,hsn[cur->regmap[0]&63],hsn[cur->regmap[1]&63],hsn[cur->regmap[2]&63],hsn[cur->regmap[3]&63],hsn[cur->regmap[5]&63],hsn[cur->regmap[6]&63],hsn[cur->regmap[7]&63]);
399   if(i>0) {
400     // Don't evict the cycle count at entry points, otherwise the entry
401     // stub will have to write it.
402     if(bt[i]&&hsn[CCREG]>2) hsn[CCREG]=2;
403     if(i>1&&hsn[CCREG]>2&&(itype[i-2]==RJUMP||itype[i-2]==UJUMP||itype[i-2]==CJUMP||itype[i-2]==SJUMP||itype[i-2]==FJUMP)) hsn[CCREG]=2;
404     for(j=10;j>=3;j--)
405     {
406       // Alloc preferred register if available
407       if(hsn[r=cur->regmap[preferred_reg]&63]==j) {
408         for(hr=0;hr<HOST_REGS;hr++) {
409           // Evict both parts of a 64-bit register
410           if((cur->regmap[hr]&63)==r) {
411             cur->regmap[hr]=-1;
412             cur->dirty&=~(1<<hr);
413             cur->isconst&=~(1<<hr);
414           }
415         }
416         cur->regmap[preferred_reg]=reg;
417         return;
418       }
419       for(r=1;r<=MAXREG;r++)
420       {
421         if(hsn[r]==j&&r!=rs1[i-1]&&r!=rs2[i-1]&&r!=rt1[i-1]&&r!=rt2[i-1]) {
422           for(hr=0;hr<HOST_REGS;hr++) {
423             if(hr!=HOST_CCREG||j<hsn[CCREG]) {
424               if(cur->regmap[hr]==r+64) {
425                 cur->regmap[hr]=reg;
426                 cur->dirty&=~(1<<hr);
427                 cur->isconst&=~(1<<hr);
428                 return;
429               }
430             }
431           }
432           for(hr=0;hr<HOST_REGS;hr++) {
433             if(hr!=HOST_CCREG||j<hsn[CCREG]) {
434               if(cur->regmap[hr]==r) {
435                 cur->regmap[hr]=reg;
436                 cur->dirty&=~(1<<hr);
437                 cur->isconst&=~(1<<hr);
438                 return;
439               }
440             }
441           }
442         }
443       }
444     }
445   }
446   for(j=10;j>=0;j--)
447   {
448     for(r=1;r<=MAXREG;r++)
449     {
450       if(hsn[r]==j) {
451         for(hr=0;hr<HOST_REGS;hr++) {
452           if(cur->regmap[hr]==r+64) {
453             cur->regmap[hr]=reg;
454             cur->dirty&=~(1<<hr);
455             cur->isconst&=~(1<<hr);
456             return;
457           }
458         }
459         for(hr=0;hr<HOST_REGS;hr++) {
460           if(cur->regmap[hr]==r) {
461             cur->regmap[hr]=reg;
462             cur->dirty&=~(1<<hr);
463             cur->isconst&=~(1<<hr);
464             return;
465           }
466         }
467       }
468     }
469   }
470   printf("This shouldn't happen (alloc_reg)");exit(1);
471 }
472
473 void alloc_reg64(struct regstat *cur,int i,signed char reg)
474 {
475   int preferred_reg = 8+(reg&1);
476   int r,hr;
477   
478   // allocate the lower 32 bits
479   alloc_reg(cur,i,reg);
480   
481   // Don't allocate unused registers
482   if((cur->uu>>reg)&1) return;
483   
484   // see if the upper half is already allocated
485   for(hr=0;hr<HOST_REGS;hr++)
486   {
487     if(cur->regmap[hr]==reg+64) return;
488   }
489   
490   // Keep the same mapping if the register was already allocated in a loop
491   preferred_reg = loop_reg(i,reg,preferred_reg);
492   
493   // Try to allocate the preferred register
494   if(cur->regmap[preferred_reg]==-1) {
495     cur->regmap[preferred_reg]=reg|64;
496     cur->dirty&=~(1<<preferred_reg);
497     cur->isconst&=~(1<<preferred_reg);
498     return;
499   }
500   r=cur->regmap[preferred_reg];
501   if(r<64&&((cur->u>>r)&1)) {
502     cur->regmap[preferred_reg]=reg|64;
503     cur->dirty&=~(1<<preferred_reg);
504     cur->isconst&=~(1<<preferred_reg);
505     return;
506   }
507   if(r>=64&&((cur->uu>>(r&63))&1)) {
508     cur->regmap[preferred_reg]=reg|64;
509     cur->dirty&=~(1<<preferred_reg);
510     cur->isconst&=~(1<<preferred_reg);
511     return;
512   }
513   
514   // Clear any unneeded registers
515   // We try to keep the mapping consistent, if possible, because it
516   // makes branches easier (especially loops).  So we try to allocate
517   // first (see above) before removing old mappings.  If this is not
518   // possible then go ahead and clear out the registers that are no
519   // longer needed.
520   for(hr=HOST_REGS-1;hr>=0;hr--)
521   {
522     r=cur->regmap[hr];
523     if(r>=0) {
524       if(r<64) {
525         if((cur->u>>r)&1) {cur->regmap[hr]=-1;break;}
526       }
527       else
528       {
529         if((cur->uu>>(r&63))&1) {cur->regmap[hr]=-1;break;}
530       }
531     }
532   }
533   // Try to allocate any available register, but prefer
534   // registers that have not been used recently.
535   if(i>0) {
536     for(hr=0;hr<HOST_REGS;hr++) {
537       if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
538         if(regs[i-1].regmap[hr]!=rs1[i-1]&&regs[i-1].regmap[hr]!=rs2[i-1]&&regs[i-1].regmap[hr]!=rt1[i-1]&&regs[i-1].regmap[hr]!=rt2[i-1]) {
539           cur->regmap[hr]=reg|64;
540           cur->dirty&=~(1<<hr);
541           cur->isconst&=~(1<<hr);
542           return;
543         }
544       }
545     }
546   }
547   // Try to allocate any available register
548   for(hr=0;hr<HOST_REGS;hr++) {
549     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
550       cur->regmap[hr]=reg|64;
551       cur->dirty&=~(1<<hr);
552       cur->isconst&=~(1<<hr);
553       return;
554     }
555   }
556   
557   // Ok, now we have to evict someone
558   // Pick a register we hopefully won't need soon
559   u_char hsn[MAXREG+1];
560   memset(hsn,10,sizeof(hsn));
561   int j;
562   lsn(hsn,i,&preferred_reg);
563   //printf("eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",cur->regmap[0],cur->regmap[1],cur->regmap[2],cur->regmap[3],cur->regmap[5],cur->regmap[6],cur->regmap[7]);
564   //printf("hsn(%x): %d %d %d %d %d %d %d\n",start+i*4,hsn[cur->regmap[0]&63],hsn[cur->regmap[1]&63],hsn[cur->regmap[2]&63],hsn[cur->regmap[3]&63],hsn[cur->regmap[5]&63],hsn[cur->regmap[6]&63],hsn[cur->regmap[7]&63]);
565   if(i>0) {
566     // Don't evict the cycle count at entry points, otherwise the entry
567     // stub will have to write it.
568     if(bt[i]&&hsn[CCREG]>2) hsn[CCREG]=2;
569     if(i>1&&hsn[CCREG]>2&&(itype[i-2]==RJUMP||itype[i-2]==UJUMP||itype[i-2]==CJUMP||itype[i-2]==SJUMP||itype[i-2]==FJUMP)) hsn[CCREG]=2;
570     for(j=10;j>=3;j--)
571     {
572       // Alloc preferred register if available
573       if(hsn[r=cur->regmap[preferred_reg]&63]==j) {
574         for(hr=0;hr<HOST_REGS;hr++) {
575           // Evict both parts of a 64-bit register
576           if((cur->regmap[hr]&63)==r) {
577             cur->regmap[hr]=-1;
578             cur->dirty&=~(1<<hr);
579             cur->isconst&=~(1<<hr);
580           }
581         }
582         cur->regmap[preferred_reg]=reg|64;
583         return;
584       }
585       for(r=1;r<=MAXREG;r++)
586       {
587         if(hsn[r]==j&&r!=rs1[i-1]&&r!=rs2[i-1]&&r!=rt1[i-1]&&r!=rt2[i-1]) {
588           for(hr=0;hr<HOST_REGS;hr++) {
589             if(hr!=HOST_CCREG||j<hsn[CCREG]) {
590               if(cur->regmap[hr]==r+64) {
591                 cur->regmap[hr]=reg|64;
592                 cur->dirty&=~(1<<hr);
593                 cur->isconst&=~(1<<hr);
594                 return;
595               }
596             }
597           }
598           for(hr=0;hr<HOST_REGS;hr++) {
599             if(hr!=HOST_CCREG||j<hsn[CCREG]) {
600               if(cur->regmap[hr]==r) {
601                 cur->regmap[hr]=reg|64;
602                 cur->dirty&=~(1<<hr);
603                 cur->isconst&=~(1<<hr);
604                 return;
605               }
606             }
607           }
608         }
609       }
610     }
611   }
612   for(j=10;j>=0;j--)
613   {
614     for(r=1;r<=MAXREG;r++)
615     {
616       if(hsn[r]==j) {
617         for(hr=0;hr<HOST_REGS;hr++) {
618           if(cur->regmap[hr]==r+64) {
619             cur->regmap[hr]=reg|64;
620             cur->dirty&=~(1<<hr);
621             cur->isconst&=~(1<<hr);
622             return;
623           }
624         }
625         for(hr=0;hr<HOST_REGS;hr++) {
626           if(cur->regmap[hr]==r) {
627             cur->regmap[hr]=reg|64;
628             cur->dirty&=~(1<<hr);
629             cur->isconst&=~(1<<hr);
630             return;
631           }
632         }
633       }
634     }
635   }
636   printf("This shouldn't happen");exit(1);
637 }
638
639 // Allocate a temporary register.  This is done without regard to
640 // dirty status or whether the register we request is on the unneeded list
641 // Note: This will only allocate one register, even if called multiple times
642 void alloc_reg_temp(struct regstat *cur,int i,signed char reg)
643 {
644   int r,hr;
645   int preferred_reg = -1;
646   
647   // see if it's already allocated
648   for(hr=0;hr<HOST_REGS;hr++)
649   {
650     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==reg) return;
651   }
652   
653   // Try to allocate any available register
654   for(hr=HOST_REGS-1;hr>=0;hr--) {
655     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
656       cur->regmap[hr]=reg;
657       cur->dirty&=~(1<<hr);
658       cur->isconst&=~(1<<hr);
659       return;
660     }
661   }
662   
663   // Find an unneeded register
664   for(hr=HOST_REGS-1;hr>=0;hr--)
665   {
666     r=cur->regmap[hr];
667     if(r>=0) {
668       if(r<64) {
669         if((cur->u>>r)&1) {
670           if(i==0||((unneeded_reg[i-1]>>r)&1)) {
671             cur->regmap[hr]=reg;
672             cur->dirty&=~(1<<hr);
673             cur->isconst&=~(1<<hr);
674             return;
675           }
676         }
677       }
678       else
679       {
680         if((cur->uu>>(r&63))&1) {
681           if(i==0||((unneeded_reg_upper[i-1]>>(r&63))&1)) {
682             cur->regmap[hr]=reg;
683             cur->dirty&=~(1<<hr);
684             cur->isconst&=~(1<<hr);
685             return;
686           }
687         }
688       }
689     }
690   }
691   
692   // Ok, now we have to evict someone
693   // Pick a register we hopefully won't need soon
694   // TODO: we might want to follow unconditional jumps here
695   // TODO: get rid of dupe code and make this into a function
696   u_char hsn[MAXREG+1];
697   memset(hsn,10,sizeof(hsn));
698   int j;
699   lsn(hsn,i,&preferred_reg);
700   //printf("hsn: %d %d %d %d %d %d %d\n",hsn[cur->regmap[0]&63],hsn[cur->regmap[1]&63],hsn[cur->regmap[2]&63],hsn[cur->regmap[3]&63],hsn[cur->regmap[5]&63],hsn[cur->regmap[6]&63],hsn[cur->regmap[7]&63]);
701   if(i>0) {
702     // Don't evict the cycle count at entry points, otherwise the entry
703     // stub will have to write it.
704     if(bt[i]&&hsn[CCREG]>2) hsn[CCREG]=2;
705     if(i>1&&hsn[CCREG]>2&&(itype[i-2]==RJUMP||itype[i-2]==UJUMP||itype[i-2]==CJUMP||itype[i-2]==SJUMP||itype[i-2]==FJUMP)) hsn[CCREG]=2;
706     for(j=10;j>=3;j--)
707     {
708       for(r=1;r<=MAXREG;r++)
709       {
710         if(hsn[r]==j&&r!=rs1[i-1]&&r!=rs2[i-1]&&r!=rt1[i-1]&&r!=rt2[i-1]) {
711           for(hr=0;hr<HOST_REGS;hr++) {
712             if(hr!=HOST_CCREG||hsn[CCREG]>2) {
713               if(cur->regmap[hr]==r+64) {
714                 cur->regmap[hr]=reg;
715                 cur->dirty&=~(1<<hr);
716                 cur->isconst&=~(1<<hr);
717                 return;
718               }
719             }
720           }
721           for(hr=0;hr<HOST_REGS;hr++) {
722             if(hr!=HOST_CCREG||hsn[CCREG]>2) {
723               if(cur->regmap[hr]==r) {
724                 cur->regmap[hr]=reg;
725                 cur->dirty&=~(1<<hr);
726                 cur->isconst&=~(1<<hr);
727                 return;
728               }
729             }
730           }
731         }
732       }
733     }
734   }
735   for(j=10;j>=0;j--)
736   {
737     for(r=1;r<=MAXREG;r++)
738     {
739       if(hsn[r]==j) {
740         for(hr=0;hr<HOST_REGS;hr++) {
741           if(cur->regmap[hr]==r+64) {
742             cur->regmap[hr]=reg;
743             cur->dirty&=~(1<<hr);
744             cur->isconst&=~(1<<hr);
745             return;
746           }
747         }
748         for(hr=0;hr<HOST_REGS;hr++) {
749           if(cur->regmap[hr]==r) {
750             cur->regmap[hr]=reg;
751             cur->dirty&=~(1<<hr);
752             cur->isconst&=~(1<<hr);
753             return;
754           }
755         }
756       }
757     }
758   }
759   printf("This shouldn't happen");exit(1);
760 }
761 // Allocate a specific ARM register.
762 void alloc_arm_reg(struct regstat *cur,int i,signed char reg,char hr)
763 {
764   int n;
765   
766   // see if it's already allocated (and dealloc it)
767   for(n=0;n<HOST_REGS;n++)
768   {
769     if(n!=EXCLUDE_REG&&cur->regmap[n]==reg) {cur->regmap[n]=-1;}
770   }
771   
772   cur->regmap[hr]=reg;
773   cur->dirty&=~(1<<hr);
774   cur->isconst&=~(1<<hr);
775 }
776
777 // Alloc cycle count into dedicated register
778 alloc_cc(struct regstat *cur,int i)
779 {
780   alloc_arm_reg(cur,i,CCREG,HOST_CCREG);
781 }
782
783 /* Special alloc */
784
785
786 /* Assembler */
787
788 char regname[16][4] = {
789  "r0",
790  "r1",
791  "r2",
792  "r3",
793  "r4",
794  "r5",
795  "r6",
796  "r7",
797  "r8",
798  "r9",
799  "r10",
800  "fp",
801  "r12",
802  "sp",
803  "lr",
804  "pc"};
805
806 void output_byte(u_char byte)
807 {
808   *(out++)=byte;
809 }
810 void output_modrm(u_char mod,u_char rm,u_char ext)
811 {
812   assert(mod<4);
813   assert(rm<8);
814   assert(ext<8);
815   u_char byte=(mod<<6)|(ext<<3)|rm;
816   *(out++)=byte;
817 }
818 void output_sib(u_char scale,u_char index,u_char base)
819 {
820   assert(scale<4);
821   assert(index<8);
822   assert(base<8);
823   u_char byte=(scale<<6)|(index<<3)|base;
824   *(out++)=byte;
825 }
826 void output_w32(u_int word)
827 {
828   *((u_int *)out)=word;
829   out+=4;
830 }
831 u_int rd_rn_rm(u_int rd, u_int rn, u_int rm)
832 {
833   assert(rd<16);
834   assert(rn<16);
835   assert(rm<16);
836   return((rn<<16)|(rd<<12)|rm);
837 }
838 u_int rd_rn_imm_shift(u_int rd, u_int rn, u_int imm, u_int shift)
839 {
840   assert(rd<16);
841   assert(rn<16);
842   assert(imm<256);
843   assert((shift&1)==0);
844   return((rn<<16)|(rd<<12)|(((32-shift)&30)<<7)|imm);
845 }
846 u_int genimm(u_int imm,u_int *encoded)
847 {
848   if(imm==0) {*encoded=0;return 1;}
849   int i=32;
850   while(i>0)
851   {
852     if(imm<256) {
853       *encoded=((i&30)<<7)|imm;
854       return 1;
855     }
856     imm=(imm>>2)|(imm<<30);i-=2;
857   }
858   return 0;
859 }
860 void genimm_checked(u_int imm,u_int *encoded)
861 {
862   u_int ret=genimm(imm,encoded);
863   assert(ret);
864 }
865 u_int genjmp(u_int addr)
866 {
867   int offset=addr-(int)out-8;
868   if(offset<-33554432||offset>=33554432) {
869     if (addr>2) {
870       printf("genjmp: out of range: %08x\n", offset);
871       exit(1);
872     }
873     return 0;
874   }
875   return ((u_int)offset>>2)&0xffffff;
876 }
877
878 void emit_mov(int rs,int rt)
879 {
880   assem_debug("mov %s,%s\n",regname[rt],regname[rs]);
881   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs));
882 }
883
884 void emit_movs(int rs,int rt)
885 {
886   assem_debug("movs %s,%s\n",regname[rt],regname[rs]);
887   output_w32(0xe1b00000|rd_rn_rm(rt,0,rs));
888 }
889
890 void emit_add(int rs1,int rs2,int rt)
891 {
892   assem_debug("add %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
893   output_w32(0xe0800000|rd_rn_rm(rt,rs1,rs2));
894 }
895
896 void emit_adds(int rs1,int rs2,int rt)
897 {
898   assem_debug("adds %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
899   output_w32(0xe0900000|rd_rn_rm(rt,rs1,rs2));
900 }
901
902 void emit_adcs(int rs1,int rs2,int rt)
903 {
904   assem_debug("adcs %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
905   output_w32(0xe0b00000|rd_rn_rm(rt,rs1,rs2));
906 }
907
908 void emit_sbc(int rs1,int rs2,int rt)
909 {
910   assem_debug("sbc %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
911   output_w32(0xe0c00000|rd_rn_rm(rt,rs1,rs2));
912 }
913
914 void emit_sbcs(int rs1,int rs2,int rt)
915 {
916   assem_debug("sbcs %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
917   output_w32(0xe0d00000|rd_rn_rm(rt,rs1,rs2));
918 }
919
920 void emit_neg(int rs, int rt)
921 {
922   assem_debug("rsb %s,%s,#0\n",regname[rt],regname[rs]);
923   output_w32(0xe2600000|rd_rn_rm(rt,rs,0));
924 }
925
926 void emit_negs(int rs, int rt)
927 {
928   assem_debug("rsbs %s,%s,#0\n",regname[rt],regname[rs]);
929   output_w32(0xe2700000|rd_rn_rm(rt,rs,0));
930 }
931
932 void emit_sub(int rs1,int rs2,int rt)
933 {
934   assem_debug("sub %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
935   output_w32(0xe0400000|rd_rn_rm(rt,rs1,rs2));
936 }
937
938 void emit_subs(int rs1,int rs2,int rt)
939 {
940   assem_debug("subs %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
941   output_w32(0xe0500000|rd_rn_rm(rt,rs1,rs2));
942 }
943
944 void emit_zeroreg(int rt)
945 {
946   assem_debug("mov %s,#0\n",regname[rt]);
947   output_w32(0xe3a00000|rd_rn_rm(rt,0,0));
948 }
949
950 void emit_loadlp(u_int imm,u_int rt)
951 {
952   add_literal((int)out,imm);
953   assem_debug("ldr %s,pc+? [=%x]\n",regname[rt],imm);
954   output_w32(0xe5900000|rd_rn_rm(rt,15,0));
955 }
956 void emit_movw(u_int imm,u_int rt)
957 {
958   assert(imm<65536);
959   assem_debug("movw %s,#%d (0x%x)\n",regname[rt],imm,imm);
960   output_w32(0xe3000000|rd_rn_rm(rt,0,0)|(imm&0xfff)|((imm<<4)&0xf0000));
961 }
962 void emit_movt(u_int imm,u_int rt)
963 {
964   assem_debug("movt %s,#%d (0x%x)\n",regname[rt],imm&0xffff0000,imm&0xffff0000);
965   output_w32(0xe3400000|rd_rn_rm(rt,0,0)|((imm>>16)&0xfff)|((imm>>12)&0xf0000));
966 }
967 void emit_movimm(u_int imm,u_int rt)
968 {
969   u_int armval;
970   if(genimm(imm,&armval)) {
971     assem_debug("mov %s,#%d\n",regname[rt],imm);
972     output_w32(0xe3a00000|rd_rn_rm(rt,0,0)|armval);
973   }else if(genimm(~imm,&armval)) {
974     assem_debug("mvn %s,#%d\n",regname[rt],imm);
975     output_w32(0xe3e00000|rd_rn_rm(rt,0,0)|armval);
976   }else if(imm<65536) {
977     #ifdef ARMv5_ONLY
978     assem_debug("mov %s,#%d\n",regname[rt],imm&0xFF00);
979     output_w32(0xe3a00000|rd_rn_imm_shift(rt,0,imm>>8,8));
980     assem_debug("add %s,%s,#%d\n",regname[rt],regname[rt],imm&0xFF);
981     output_w32(0xe2800000|rd_rn_imm_shift(rt,rt,imm&0xff,0));
982     #else
983     emit_movw(imm,rt);
984     #endif
985   }else{
986     #ifdef ARMv5_ONLY
987     emit_loadlp(imm,rt);
988     #else
989     emit_movw(imm&0x0000FFFF,rt);
990     emit_movt(imm&0xFFFF0000,rt);
991     #endif
992   }
993 }
994 void emit_pcreladdr(u_int rt)
995 {
996   assem_debug("add %s,pc,#?\n",regname[rt]);
997   output_w32(0xe2800000|rd_rn_rm(rt,15,0));
998 }
999
1000 void emit_loadreg(int r, int hr)
1001 {
1002 #ifdef FORCE32
1003   if(r&64) {
1004     printf("64bit load in 32bit mode!\n");
1005     exit(1);
1006   }
1007 #endif
1008   if((r&63)==0)
1009     emit_zeroreg(hr);
1010   else {
1011     int addr=((int)reg)+((r&63)<<REG_SHIFT)+((r&64)>>4);
1012     if((r&63)==HIREG) addr=(int)&hi+((r&64)>>4);
1013     if((r&63)==LOREG) addr=(int)&lo+((r&64)>>4);
1014     if(r==CCREG) addr=(int)&cycle_count;
1015     if(r==CSREG) addr=(int)&Status;
1016     if(r==FSREG) addr=(int)&FCR31;
1017     if(r==INVCP) addr=(int)&invc_ptr;
1018     u_int offset = addr-(u_int)&dynarec_local;
1019     assert(offset<4096);
1020     assem_debug("ldr %s,fp+%d\n",regname[hr],offset);
1021     output_w32(0xe5900000|rd_rn_rm(hr,FP,0)|offset);
1022   }
1023 }
1024 void emit_storereg(int r, int hr)
1025 {
1026 #ifdef FORCE32
1027   if(r&64) {
1028     printf("64bit store in 32bit mode!\n");
1029     exit(1);
1030   }
1031 #endif
1032   int addr=((int)reg)+((r&63)<<REG_SHIFT)+((r&64)>>4);
1033   if((r&63)==HIREG) addr=(int)&hi+((r&64)>>4);
1034   if((r&63)==LOREG) addr=(int)&lo+((r&64)>>4);
1035   if(r==CCREG) addr=(int)&cycle_count;
1036   if(r==FSREG) addr=(int)&FCR31;
1037   u_int offset = addr-(u_int)&dynarec_local;
1038   assert(offset<4096);
1039   assem_debug("str %s,fp+%d\n",regname[hr],offset);
1040   output_w32(0xe5800000|rd_rn_rm(hr,FP,0)|offset);
1041 }
1042
1043 void emit_test(int rs, int rt)
1044 {
1045   assem_debug("tst %s,%s\n",regname[rs],regname[rt]);
1046   output_w32(0xe1100000|rd_rn_rm(0,rs,rt));
1047 }
1048
1049 void emit_testimm(int rs,int imm)
1050 {
1051   u_int armval;
1052   assem_debug("tst %s,$%d\n",regname[rs],imm);
1053   genimm_checked(imm,&armval);
1054   output_w32(0xe3100000|rd_rn_rm(0,rs,0)|armval);
1055 }
1056
1057 void emit_testeqimm(int rs,int imm)
1058 {
1059   u_int armval;
1060   assem_debug("tsteq %s,$%d\n",regname[rs],imm);
1061   genimm_checked(imm,&armval);
1062   output_w32(0x03100000|rd_rn_rm(0,rs,0)|armval);
1063 }
1064
1065 void emit_not(int rs,int rt)
1066 {
1067   assem_debug("mvn %s,%s\n",regname[rt],regname[rs]);
1068   output_w32(0xe1e00000|rd_rn_rm(rt,0,rs));
1069 }
1070
1071 void emit_mvnmi(int rs,int rt)
1072 {
1073   assem_debug("mvnmi %s,%s\n",regname[rt],regname[rs]);
1074   output_w32(0x41e00000|rd_rn_rm(rt,0,rs));
1075 }
1076
1077 void emit_and(u_int rs1,u_int rs2,u_int rt)
1078 {
1079   assem_debug("and %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
1080   output_w32(0xe0000000|rd_rn_rm(rt,rs1,rs2));
1081 }
1082
1083 void emit_or(u_int rs1,u_int rs2,u_int rt)
1084 {
1085   assem_debug("orr %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
1086   output_w32(0xe1800000|rd_rn_rm(rt,rs1,rs2));
1087 }
1088 void emit_or_and_set_flags(int rs1,int rs2,int rt)
1089 {
1090   assem_debug("orrs %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
1091   output_w32(0xe1900000|rd_rn_rm(rt,rs1,rs2));
1092 }
1093
1094 void emit_orrshl_imm(u_int rs,u_int imm,u_int rt)
1095 {
1096   assert(rs<16);
1097   assert(rt<16);
1098   assert(imm<32);
1099   assem_debug("orr %s,%s,%s,lsl #%d\n",regname[rt],regname[rt],regname[rs],imm);
1100   output_w32(0xe1800000|rd_rn_rm(rt,rt,rs)|(imm<<7));
1101 }
1102
1103 void emit_orrshr_imm(u_int rs,u_int imm,u_int rt)
1104 {
1105   assert(rs<16);
1106   assert(rt<16);
1107   assert(imm<32);
1108   assem_debug("orr %s,%s,%s,lsr #%d\n",regname[rt],regname[rt],regname[rs],imm);
1109   output_w32(0xe1800020|rd_rn_rm(rt,rt,rs)|(imm<<7));
1110 }
1111
1112 void emit_xor(u_int rs1,u_int rs2,u_int rt)
1113 {
1114   assem_debug("eor %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
1115   output_w32(0xe0200000|rd_rn_rm(rt,rs1,rs2));
1116 }
1117
1118 void emit_addimm(u_int rs,int imm,u_int rt)
1119 {
1120   assert(rs<16);
1121   assert(rt<16);
1122   if(imm!=0) {
1123     assert(imm>-65536&&imm<65536);
1124     u_int armval;
1125     if(genimm(imm,&armval)) {
1126       assem_debug("add %s,%s,#%d\n",regname[rt],regname[rs],imm);
1127       output_w32(0xe2800000|rd_rn_rm(rt,rs,0)|armval);
1128     }else if(genimm(-imm,&armval)) {
1129       assem_debug("sub %s,%s,#%d\n",regname[rt],regname[rs],imm);
1130       output_w32(0xe2400000|rd_rn_rm(rt,rs,0)|armval);
1131     }else if(imm<0) {
1132       assem_debug("sub %s,%s,#%d\n",regname[rt],regname[rs],(-imm)&0xFF00);
1133       assem_debug("sub %s,%s,#%d\n",regname[rt],regname[rt],(-imm)&0xFF);
1134       output_w32(0xe2400000|rd_rn_imm_shift(rt,rs,(-imm)>>8,8));
1135       output_w32(0xe2400000|rd_rn_imm_shift(rt,rt,(-imm)&0xff,0));
1136     }else{
1137       assem_debug("add %s,%s,#%d\n",regname[rt],regname[rs],imm&0xFF00);
1138       assem_debug("add %s,%s,#%d\n",regname[rt],regname[rt],imm&0xFF);
1139       output_w32(0xe2800000|rd_rn_imm_shift(rt,rs,imm>>8,8));
1140       output_w32(0xe2800000|rd_rn_imm_shift(rt,rt,imm&0xff,0));
1141     }
1142   }
1143   else if(rs!=rt) emit_mov(rs,rt);
1144 }
1145
1146 void emit_addimm_and_set_flags(int imm,int rt)
1147 {
1148   assert(imm>-65536&&imm<65536);
1149   u_int armval;
1150   if(genimm(imm,&armval)) {
1151     assem_debug("adds %s,%s,#%d\n",regname[rt],regname[rt],imm);
1152     output_w32(0xe2900000|rd_rn_rm(rt,rt,0)|armval);
1153   }else if(genimm(-imm,&armval)) {
1154     assem_debug("subs %s,%s,#%d\n",regname[rt],regname[rt],imm);
1155     output_w32(0xe2500000|rd_rn_rm(rt,rt,0)|armval);
1156   }else if(imm<0) {
1157     assem_debug("sub %s,%s,#%d\n",regname[rt],regname[rt],(-imm)&0xFF00);
1158     assem_debug("subs %s,%s,#%d\n",regname[rt],regname[rt],(-imm)&0xFF);
1159     output_w32(0xe2400000|rd_rn_imm_shift(rt,rt,(-imm)>>8,8));
1160     output_w32(0xe2500000|rd_rn_imm_shift(rt,rt,(-imm)&0xff,0));
1161   }else{
1162     assem_debug("add %s,%s,#%d\n",regname[rt],regname[rt],imm&0xFF00);
1163     assem_debug("adds %s,%s,#%d\n",regname[rt],regname[rt],imm&0xFF);
1164     output_w32(0xe2800000|rd_rn_imm_shift(rt,rt,imm>>8,8));
1165     output_w32(0xe2900000|rd_rn_imm_shift(rt,rt,imm&0xff,0));
1166   }
1167 }
1168 void emit_addimm_no_flags(u_int imm,u_int rt)
1169 {
1170   emit_addimm(rt,imm,rt);
1171 }
1172
1173 void emit_addnop(u_int r)
1174 {
1175   assert(r<16);
1176   assem_debug("add %s,%s,#0 (nop)\n",regname[r],regname[r]);
1177   output_w32(0xe2800000|rd_rn_rm(r,r,0));
1178 }
1179
1180 void emit_adcimm(u_int rs,int imm,u_int rt)
1181 {
1182   u_int armval;
1183   genimm_checked(imm,&armval);
1184   assem_debug("adc %s,%s,#%d\n",regname[rt],regname[rs],imm);
1185   output_w32(0xe2a00000|rd_rn_rm(rt,rs,0)|armval);
1186 }
1187 /*void emit_sbcimm(int imm,u_int rt)
1188 {
1189   u_int armval;
1190   genimm_checked(imm,&armval);
1191   assem_debug("sbc %s,%s,#%d\n",regname[rt],regname[rt],imm);
1192   output_w32(0xe2c00000|rd_rn_rm(rt,rt,0)|armval);
1193 }*/
1194 void emit_sbbimm(int imm,u_int rt)
1195 {
1196   assem_debug("sbb $%d,%%%s\n",imm,regname[rt]);
1197   assert(rt<8);
1198   if(imm<128&&imm>=-128) {
1199     output_byte(0x83);
1200     output_modrm(3,rt,3);
1201     output_byte(imm);
1202   }
1203   else
1204   {
1205     output_byte(0x81);
1206     output_modrm(3,rt,3);
1207     output_w32(imm);
1208   }
1209 }
1210 void emit_rscimm(int rs,int imm,u_int rt)
1211 {
1212   assert(0);
1213   u_int armval;
1214   genimm_checked(imm,&armval);
1215   assem_debug("rsc %s,%s,#%d\n",regname[rt],regname[rs],imm);
1216   output_w32(0xe2e00000|rd_rn_rm(rt,rs,0)|armval);
1217 }
1218
1219 void emit_addimm64_32(int rsh,int rsl,int imm,int rth,int rtl)
1220 {
1221   // TODO: if(genimm(imm,&armval)) ...
1222   // else
1223   emit_movimm(imm,HOST_TEMPREG);
1224   emit_adds(HOST_TEMPREG,rsl,rtl);
1225   emit_adcimm(rsh,0,rth);
1226 }
1227
1228 void emit_sbb(int rs1,int rs2)
1229 {
1230   assem_debug("sbb %%%s,%%%s\n",regname[rs2],regname[rs1]);
1231   output_byte(0x19);
1232   output_modrm(3,rs1,rs2);
1233 }
1234
1235 void emit_andimm(int rs,int imm,int rt)
1236 {
1237   u_int armval;
1238   if(imm==0) {
1239     emit_zeroreg(rt);
1240   }else if(genimm(imm,&armval)) {
1241     assem_debug("and %s,%s,#%d\n",regname[rt],regname[rs],imm);
1242     output_w32(0xe2000000|rd_rn_rm(rt,rs,0)|armval);
1243   }else if(genimm(~imm,&armval)) {
1244     assem_debug("bic %s,%s,#%d\n",regname[rt],regname[rs],imm);
1245     output_w32(0xe3c00000|rd_rn_rm(rt,rs,0)|armval);
1246   }else if(imm==65535) {
1247     #ifdef ARMv5_ONLY
1248     assem_debug("bic %s,%s,#FF000000\n",regname[rt],regname[rs]);
1249     output_w32(0xe3c00000|rd_rn_rm(rt,rs,0)|0x4FF);
1250     assem_debug("bic %s,%s,#00FF0000\n",regname[rt],regname[rt]);
1251     output_w32(0xe3c00000|rd_rn_rm(rt,rt,0)|0x8FF);
1252     #else
1253     assem_debug("uxth %s,%s\n",regname[rt],regname[rs]);
1254     output_w32(0xe6ff0070|rd_rn_rm(rt,0,rs));
1255     #endif
1256   }else{
1257     assert(imm>0&&imm<65535);
1258     #ifdef ARMv5_ONLY
1259     assem_debug("mov r14,#%d\n",imm&0xFF00);
1260     output_w32(0xe3a00000|rd_rn_imm_shift(HOST_TEMPREG,0,imm>>8,8));
1261     assem_debug("add r14,r14,#%d\n",imm&0xFF);
1262     output_w32(0xe2800000|rd_rn_imm_shift(HOST_TEMPREG,HOST_TEMPREG,imm&0xff,0));
1263     #else
1264     emit_movw(imm,HOST_TEMPREG);
1265     #endif
1266     assem_debug("and %s,%s,r14\n",regname[rt],regname[rs]);
1267     output_w32(0xe0000000|rd_rn_rm(rt,rs,HOST_TEMPREG));
1268   }
1269 }
1270
1271 void emit_orimm(int rs,int imm,int rt)
1272 {
1273   u_int armval;
1274   if(imm==0) {
1275     if(rs!=rt) emit_mov(rs,rt);
1276   }else if(genimm(imm,&armval)) {
1277     assem_debug("orr %s,%s,#%d\n",regname[rt],regname[rs],imm);
1278     output_w32(0xe3800000|rd_rn_rm(rt,rs,0)|armval);
1279   }else{
1280     assert(imm>0&&imm<65536);
1281     assem_debug("orr %s,%s,#%d\n",regname[rt],regname[rs],imm&0xFF00);
1282     assem_debug("orr %s,%s,#%d\n",regname[rt],regname[rs],imm&0xFF);
1283     output_w32(0xe3800000|rd_rn_imm_shift(rt,rs,imm>>8,8));
1284     output_w32(0xe3800000|rd_rn_imm_shift(rt,rt,imm&0xff,0));
1285   }
1286 }
1287
1288 void emit_xorimm(int rs,int imm,int rt)
1289 {
1290   u_int armval;
1291   if(imm==0) {
1292     if(rs!=rt) emit_mov(rs,rt);
1293   }else if(genimm(imm,&armval)) {
1294     assem_debug("eor %s,%s,#%d\n",regname[rt],regname[rs],imm);
1295     output_w32(0xe2200000|rd_rn_rm(rt,rs,0)|armval);
1296   }else{
1297     assert(imm>0&&imm<65536);
1298     assem_debug("eor %s,%s,#%d\n",regname[rt],regname[rs],imm&0xFF00);
1299     assem_debug("eor %s,%s,#%d\n",regname[rt],regname[rs],imm&0xFF);
1300     output_w32(0xe2200000|rd_rn_imm_shift(rt,rs,imm>>8,8));
1301     output_w32(0xe2200000|rd_rn_imm_shift(rt,rt,imm&0xff,0));
1302   }
1303 }
1304
1305 void emit_shlimm(int rs,u_int imm,int rt)
1306 {
1307   assert(imm>0);
1308   assert(imm<32);
1309   //if(imm==1) ...
1310   assem_debug("lsl %s,%s,#%d\n",regname[rt],regname[rs],imm);
1311   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs)|(imm<<7));
1312 }
1313
1314 void emit_shrimm(int rs,u_int imm,int rt)
1315 {
1316   assert(imm>0);
1317   assert(imm<32);
1318   assem_debug("lsr %s,%s,#%d\n",regname[rt],regname[rs],imm);
1319   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs)|0x20|(imm<<7));
1320 }
1321
1322 void emit_sarimm(int rs,u_int imm,int rt)
1323 {
1324   assert(imm>0);
1325   assert(imm<32);
1326   assem_debug("asr %s,%s,#%d\n",regname[rt],regname[rs],imm);
1327   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs)|0x40|(imm<<7));
1328 }
1329
1330 void emit_rorimm(int rs,u_int imm,int rt)
1331 {
1332   assert(imm>0);
1333   assert(imm<32);
1334   assem_debug("ror %s,%s,#%d\n",regname[rt],regname[rs],imm);
1335   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs)|0x60|(imm<<7));
1336 }
1337
1338 void emit_shldimm(int rs,int rs2,u_int imm,int rt)
1339 {
1340   assem_debug("shld %%%s,%%%s,%d\n",regname[rt],regname[rs2],imm);
1341   assert(imm>0);
1342   assert(imm<32);
1343   //if(imm==1) ...
1344   assem_debug("lsl %s,%s,#%d\n",regname[rt],regname[rs],imm);
1345   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs)|(imm<<7));
1346   assem_debug("orr %s,%s,%s,lsr #%d\n",regname[rt],regname[rt],regname[rs2],32-imm);
1347   output_w32(0xe1800020|rd_rn_rm(rt,rt,rs2)|((32-imm)<<7));
1348 }
1349
1350 void emit_shrdimm(int rs,int rs2,u_int imm,int rt)
1351 {
1352   assem_debug("shrd %%%s,%%%s,%d\n",regname[rt],regname[rs2],imm);
1353   assert(imm>0);
1354   assert(imm<32);
1355   //if(imm==1) ...
1356   assem_debug("lsr %s,%s,#%d\n",regname[rt],regname[rs],imm);
1357   output_w32(0xe1a00020|rd_rn_rm(rt,0,rs)|(imm<<7));
1358   assem_debug("orr %s,%s,%s,lsl #%d\n",regname[rt],regname[rt],regname[rs2],32-imm);
1359   output_w32(0xe1800000|rd_rn_rm(rt,rt,rs2)|((32-imm)<<7));
1360 }
1361
1362 void emit_signextend16(int rs,int rt)
1363 {
1364   #ifdef ARMv5_ONLY
1365   emit_shlimm(rs,16,rt);
1366   emit_sarimm(rt,16,rt);
1367   #else
1368   assem_debug("sxth %s,%s\n",regname[rt],regname[rs]);
1369   output_w32(0xe6bf0070|rd_rn_rm(rt,0,rs));
1370   #endif
1371 }
1372
1373 void emit_shl(u_int rs,u_int shift,u_int rt)
1374 {
1375   assert(rs<16);
1376   assert(rt<16);
1377   assert(shift<16);
1378   //if(imm==1) ...
1379   assem_debug("lsl %s,%s,%s\n",regname[rt],regname[rs],regname[shift]);
1380   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs)|0x10|(shift<<8));
1381 }
1382 void emit_shr(u_int rs,u_int shift,u_int rt)
1383 {
1384   assert(rs<16);
1385   assert(rt<16);
1386   assert(shift<16);
1387   assem_debug("lsr %s,%s,%s\n",regname[rt],regname[rs],regname[shift]);
1388   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs)|0x30|(shift<<8));
1389 }
1390 void emit_sar(u_int rs,u_int shift,u_int rt)
1391 {
1392   assert(rs<16);
1393   assert(rt<16);
1394   assert(shift<16);
1395   assem_debug("asr %s,%s,%s\n",regname[rt],regname[rs],regname[shift]);
1396   output_w32(0xe1a00000|rd_rn_rm(rt,0,rs)|0x50|(shift<<8));
1397 }
1398 void emit_shlcl(int r)
1399 {
1400   assem_debug("shl %%%s,%%cl\n",regname[r]);
1401   assert(0);
1402 }
1403 void emit_shrcl(int r)
1404 {
1405   assem_debug("shr %%%s,%%cl\n",regname[r]);
1406   assert(0);
1407 }
1408 void emit_sarcl(int r)
1409 {
1410   assem_debug("sar %%%s,%%cl\n",regname[r]);
1411   assert(0);
1412 }
1413
1414 void emit_shldcl(int r1,int r2)
1415 {
1416   assem_debug("shld %%%s,%%%s,%%cl\n",regname[r1],regname[r2]);
1417   assert(0);
1418 }
1419 void emit_shrdcl(int r1,int r2)
1420 {
1421   assem_debug("shrd %%%s,%%%s,%%cl\n",regname[r1],regname[r2]);
1422   assert(0);
1423 }
1424 void emit_orrshl(u_int rs,u_int shift,u_int rt)
1425 {
1426   assert(rs<16);
1427   assert(rt<16);
1428   assert(shift<16);
1429   assem_debug("orr %s,%s,%s,lsl %s\n",regname[rt],regname[rt],regname[rs],regname[shift]);
1430   output_w32(0xe1800000|rd_rn_rm(rt,rt,rs)|0x10|(shift<<8));
1431 }
1432 void emit_orrshr(u_int rs,u_int shift,u_int rt)
1433 {
1434   assert(rs<16);
1435   assert(rt<16);
1436   assert(shift<16);
1437   assem_debug("orr %s,%s,%s,lsr %s\n",regname[rt],regname[rt],regname[rs],regname[shift]);
1438   output_w32(0xe1800000|rd_rn_rm(rt,rt,rs)|0x30|(shift<<8));
1439 }
1440
1441 void emit_cmpimm(int rs,int imm)
1442 {
1443   u_int armval;
1444   if(genimm(imm,&armval)) {
1445     assem_debug("cmp %s,$%d\n",regname[rs],imm);
1446     output_w32(0xe3500000|rd_rn_rm(0,rs,0)|armval);
1447   }else if(genimm(-imm,&armval)) {
1448     assem_debug("cmn %s,$%d\n",regname[rs],imm);
1449     output_w32(0xe3700000|rd_rn_rm(0,rs,0)|armval);
1450   }else if(imm>0) {
1451     assert(imm<65536);
1452     #ifdef ARMv5_ONLY
1453     emit_movimm(imm,HOST_TEMPREG);
1454     #else
1455     emit_movw(imm,HOST_TEMPREG);
1456     #endif
1457     assem_debug("cmp %s,r14\n",regname[rs]);
1458     output_w32(0xe1500000|rd_rn_rm(0,rs,HOST_TEMPREG));
1459   }else{
1460     assert(imm>-65536);
1461     #ifdef ARMv5_ONLY
1462     emit_movimm(-imm,HOST_TEMPREG);
1463     #else
1464     emit_movw(-imm,HOST_TEMPREG);
1465     #endif
1466     assem_debug("cmn %s,r14\n",regname[rs]);
1467     output_w32(0xe1700000|rd_rn_rm(0,rs,HOST_TEMPREG));
1468   }
1469 }
1470
1471 void emit_cmovne(u_int *addr,int rt)
1472 {
1473   assem_debug("cmovne %x,%%%s",(int)addr,regname[rt]);
1474   assert(0);
1475 }
1476 void emit_cmovl(u_int *addr,int rt)
1477 {
1478   assem_debug("cmovl %x,%%%s",(int)addr,regname[rt]);
1479   assert(0);
1480 }
1481 void emit_cmovs(u_int *addr,int rt)
1482 {
1483   assem_debug("cmovs %x,%%%s",(int)addr,regname[rt]);
1484   assert(0);
1485 }
1486 void emit_cmovne_imm(int imm,int rt)
1487 {
1488   assem_debug("movne %s,#%d\n",regname[rt],imm);
1489   u_int armval;
1490   genimm_checked(imm,&armval);
1491   output_w32(0x13a00000|rd_rn_rm(rt,0,0)|armval);
1492 }
1493 void emit_cmovl_imm(int imm,int rt)
1494 {
1495   assem_debug("movlt %s,#%d\n",regname[rt],imm);
1496   u_int armval;
1497   genimm_checked(imm,&armval);
1498   output_w32(0xb3a00000|rd_rn_rm(rt,0,0)|armval);
1499 }
1500 void emit_cmovb_imm(int imm,int rt)
1501 {
1502   assem_debug("movcc %s,#%d\n",regname[rt],imm);
1503   u_int armval;
1504   genimm_checked(imm,&armval);
1505   output_w32(0x33a00000|rd_rn_rm(rt,0,0)|armval);
1506 }
1507 void emit_cmovs_imm(int imm,int rt)
1508 {
1509   assem_debug("movmi %s,#%d\n",regname[rt],imm);
1510   u_int armval;
1511   genimm_checked(imm,&armval);
1512   output_w32(0x43a00000|rd_rn_rm(rt,0,0)|armval);
1513 }
1514 void emit_cmove_reg(int rs,int rt)
1515 {
1516   assem_debug("moveq %s,%s\n",regname[rt],regname[rs]);
1517   output_w32(0x01a00000|rd_rn_rm(rt,0,rs));
1518 }
1519 void emit_cmovne_reg(int rs,int rt)
1520 {
1521   assem_debug("movne %s,%s\n",regname[rt],regname[rs]);
1522   output_w32(0x11a00000|rd_rn_rm(rt,0,rs));
1523 }
1524 void emit_cmovl_reg(int rs,int rt)
1525 {
1526   assem_debug("movlt %s,%s\n",regname[rt],regname[rs]);
1527   output_w32(0xb1a00000|rd_rn_rm(rt,0,rs));
1528 }
1529 void emit_cmovs_reg(int rs,int rt)
1530 {
1531   assem_debug("movmi %s,%s\n",regname[rt],regname[rs]);
1532   output_w32(0x41a00000|rd_rn_rm(rt,0,rs));
1533 }
1534
1535 void emit_slti32(int rs,int imm,int rt)
1536 {
1537   if(rs!=rt) emit_zeroreg(rt);
1538   emit_cmpimm(rs,imm);
1539   if(rs==rt) emit_movimm(0,rt);
1540   emit_cmovl_imm(1,rt);
1541 }
1542 void emit_sltiu32(int rs,int imm,int rt)
1543 {
1544   if(rs!=rt) emit_zeroreg(rt);
1545   emit_cmpimm(rs,imm);
1546   if(rs==rt) emit_movimm(0,rt);
1547   emit_cmovb_imm(1,rt);
1548 }
1549 void emit_slti64_32(int rsh,int rsl,int imm,int rt)
1550 {
1551   assert(rsh!=rt);
1552   emit_slti32(rsl,imm,rt);
1553   if(imm>=0)
1554   {
1555     emit_test(rsh,rsh);
1556     emit_cmovne_imm(0,rt);
1557     emit_cmovs_imm(1,rt);
1558   }
1559   else
1560   {
1561     emit_cmpimm(rsh,-1);
1562     emit_cmovne_imm(0,rt);
1563     emit_cmovl_imm(1,rt);
1564   }
1565 }
1566 void emit_sltiu64_32(int rsh,int rsl,int imm,int rt)
1567 {
1568   assert(rsh!=rt);
1569   emit_sltiu32(rsl,imm,rt);
1570   if(imm>=0)
1571   {
1572     emit_test(rsh,rsh);
1573     emit_cmovne_imm(0,rt);
1574   }
1575   else
1576   {
1577     emit_cmpimm(rsh,-1);
1578     emit_cmovne_imm(1,rt);
1579   }
1580 }
1581
1582 void emit_cmp(int rs,int rt)
1583 {
1584   assem_debug("cmp %s,%s\n",regname[rs],regname[rt]);
1585   output_w32(0xe1500000|rd_rn_rm(0,rs,rt));
1586 }
1587 void emit_set_gz32(int rs, int rt)
1588 {
1589   //assem_debug("set_gz32\n");
1590   emit_cmpimm(rs,1);
1591   emit_movimm(1,rt);
1592   emit_cmovl_imm(0,rt);
1593 }
1594 void emit_set_nz32(int rs, int rt)
1595 {
1596   //assem_debug("set_nz32\n");
1597   if(rs!=rt) emit_movs(rs,rt);
1598   else emit_test(rs,rs);
1599   emit_cmovne_imm(1,rt);
1600 }
1601 void emit_set_gz64_32(int rsh, int rsl, int rt)
1602 {
1603   //assem_debug("set_gz64\n");
1604   emit_set_gz32(rsl,rt);
1605   emit_test(rsh,rsh);
1606   emit_cmovne_imm(1,rt);
1607   emit_cmovs_imm(0,rt);
1608 }
1609 void emit_set_nz64_32(int rsh, int rsl, int rt)
1610 {
1611   //assem_debug("set_nz64\n");
1612   emit_or_and_set_flags(rsh,rsl,rt);
1613   emit_cmovne_imm(1,rt);
1614 }
1615 void emit_set_if_less32(int rs1, int rs2, int rt)
1616 {
1617   //assem_debug("set if less (%%%s,%%%s),%%%s\n",regname[rs1],regname[rs2],regname[rt]);
1618   if(rs1!=rt&&rs2!=rt) emit_zeroreg(rt);
1619   emit_cmp(rs1,rs2);
1620   if(rs1==rt||rs2==rt) emit_movimm(0,rt);
1621   emit_cmovl_imm(1,rt);
1622 }
1623 void emit_set_if_carry32(int rs1, int rs2, int rt)
1624 {
1625   //assem_debug("set if carry (%%%s,%%%s),%%%s\n",regname[rs1],regname[rs2],regname[rt]);
1626   if(rs1!=rt&&rs2!=rt) emit_zeroreg(rt);
1627   emit_cmp(rs1,rs2);
1628   if(rs1==rt||rs2==rt) emit_movimm(0,rt);
1629   emit_cmovb_imm(1,rt);
1630 }
1631 void emit_set_if_less64_32(int u1, int l1, int u2, int l2, int rt)
1632 {
1633   //assem_debug("set if less64 (%%%s,%%%s,%%%s,%%%s),%%%s\n",regname[u1],regname[l1],regname[u2],regname[l2],regname[rt]);
1634   assert(u1!=rt);
1635   assert(u2!=rt);
1636   emit_cmp(l1,l2);
1637   emit_movimm(0,rt);
1638   emit_sbcs(u1,u2,HOST_TEMPREG);
1639   emit_cmovl_imm(1,rt);
1640 }
1641 void emit_set_if_carry64_32(int u1, int l1, int u2, int l2, int rt)
1642 {
1643   //assem_debug("set if carry64 (%%%s,%%%s,%%%s,%%%s),%%%s\n",regname[u1],regname[l1],regname[u2],regname[l2],regname[rt]);
1644   assert(u1!=rt);
1645   assert(u2!=rt);
1646   emit_cmp(l1,l2);
1647   emit_movimm(0,rt);
1648   emit_sbcs(u1,u2,HOST_TEMPREG);
1649   emit_cmovb_imm(1,rt);
1650 }
1651
1652 void emit_call(int a)
1653 {
1654   assem_debug("bl %x (%x+%x)\n",a,(int)out,a-(int)out-8);
1655   u_int offset=genjmp(a);
1656   output_w32(0xeb000000|offset);
1657 }
1658 void emit_jmp(int a)
1659 {
1660   assem_debug("b %x (%x+%x)\n",a,(int)out,a-(int)out-8);
1661   u_int offset=genjmp(a);
1662   output_w32(0xea000000|offset);
1663 }
1664 void emit_jne(int a)
1665 {
1666   assem_debug("bne %x\n",a);
1667   u_int offset=genjmp(a);
1668   output_w32(0x1a000000|offset);
1669 }
1670 void emit_jeq(int a)
1671 {
1672   assem_debug("beq %x\n",a);
1673   u_int offset=genjmp(a);
1674   output_w32(0x0a000000|offset);
1675 }
1676 void emit_js(int a)
1677 {
1678   assem_debug("bmi %x\n",a);
1679   u_int offset=genjmp(a);
1680   output_w32(0x4a000000|offset);
1681 }
1682 void emit_jns(int a)
1683 {
1684   assem_debug("bpl %x\n",a);
1685   u_int offset=genjmp(a);
1686   output_w32(0x5a000000|offset);
1687 }
1688 void emit_jl(int a)
1689 {
1690   assem_debug("blt %x\n",a);
1691   u_int offset=genjmp(a);
1692   output_w32(0xba000000|offset);
1693 }
1694 void emit_jge(int a)
1695 {
1696   assem_debug("bge %x\n",a);
1697   u_int offset=genjmp(a);
1698   output_w32(0xaa000000|offset);
1699 }
1700 void emit_jno(int a)
1701 {
1702   assem_debug("bvc %x\n",a);
1703   u_int offset=genjmp(a);
1704   output_w32(0x7a000000|offset);
1705 }
1706 void emit_jc(int a)
1707 {
1708   assem_debug("bcs %x\n",a);
1709   u_int offset=genjmp(a);
1710   output_w32(0x2a000000|offset);
1711 }
1712 void emit_jcc(int a)
1713 {
1714   assem_debug("bcc %x\n",a);
1715   u_int offset=genjmp(a);
1716   output_w32(0x3a000000|offset);
1717 }
1718
1719 void emit_pushimm(int imm)
1720 {
1721   assem_debug("push $%x\n",imm);
1722   assert(0);
1723 }
1724 void emit_pusha()
1725 {
1726   assem_debug("pusha\n");
1727   assert(0);
1728 }
1729 void emit_popa()
1730 {
1731   assem_debug("popa\n");
1732   assert(0);
1733 }
1734 void emit_pushreg(u_int r)
1735 {
1736   assem_debug("push %%%s\n",regname[r]);
1737   assert(0);
1738 }
1739 void emit_popreg(u_int r)
1740 {
1741   assem_debug("pop %%%s\n",regname[r]);
1742   assert(0);
1743 }
1744 void emit_callreg(u_int r)
1745 {
1746   assem_debug("call *%%%s\n",regname[r]);
1747   assert(0);
1748 }
1749 void emit_jmpreg(u_int r)
1750 {
1751   assem_debug("mov pc,%s\n",regname[r]);
1752   output_w32(0xe1a00000|rd_rn_rm(15,0,r));
1753 }
1754
1755 void emit_readword_indexed(int offset, int rs, int rt)
1756 {
1757   assert(offset>-4096&&offset<4096);
1758   assem_debug("ldr %s,%s+%d\n",regname[rt],regname[rs],offset);
1759   if(offset>=0) {
1760     output_w32(0xe5900000|rd_rn_rm(rt,rs,0)|offset);
1761   }else{
1762     output_w32(0xe5100000|rd_rn_rm(rt,rs,0)|(-offset));
1763   }
1764 }
1765 void emit_readword_dualindexedx4(int rs1, int rs2, int rt)
1766 {
1767   assem_debug("ldr %s,%s,%s lsl #2\n",regname[rt],regname[rs1],regname[rs2]);
1768   output_w32(0xe7900000|rd_rn_rm(rt,rs1,rs2)|0x100);
1769 }
1770 void emit_readword_indexed_tlb(int addr, int rs, int map, int rt)
1771 {
1772   if(map<0) emit_readword_indexed(addr, rs, rt);
1773   else {
1774     assert(addr==0);
1775     emit_readword_dualindexedx4(rs, map, rt);
1776   }
1777 }
1778 void emit_readdword_indexed_tlb(int addr, int rs, int map, int rh, int rl)
1779 {
1780   if(map<0) {
1781     if(rh>=0) emit_readword_indexed(addr, rs, rh);
1782     emit_readword_indexed(addr+4, rs, rl);
1783   }else{
1784     assert(rh!=rs);
1785     if(rh>=0) emit_readword_indexed_tlb(addr, rs, map, rh);
1786     emit_addimm(map,1,map);
1787     emit_readword_indexed_tlb(addr, rs, map, rl);
1788   }
1789 }
1790 void emit_movsbl_indexed(int offset, int rs, int rt)
1791 {
1792   assert(offset>-256&&offset<256);
1793   assem_debug("ldrsb %s,%s+%d\n",regname[rt],regname[rs],offset);
1794   if(offset>=0) {
1795     output_w32(0xe1d000d0|rd_rn_rm(rt,rs,0)|((offset<<4)&0xf00)|(offset&0xf));
1796   }else{
1797     output_w32(0xe15000d0|rd_rn_rm(rt,rs,0)|(((-offset)<<4)&0xf00)|((-offset)&0xf));
1798   }
1799 }
1800 void emit_movsbl_indexed_tlb(int addr, int rs, int map, int rt)
1801 {
1802   if(map<0) emit_movsbl_indexed(addr, rs, rt);
1803   else {
1804     if(addr==0) {
1805       emit_shlimm(map,2,map);
1806       assem_debug("ldrsb %s,%s+%s\n",regname[rt],regname[rs],regname[map]);
1807       output_w32(0xe19000d0|rd_rn_rm(rt,rs,map));
1808     }else{
1809       assert(addr>-256&&addr<256);
1810       assem_debug("add %s,%s,%s,lsl #2\n",regname[rt],regname[rs],regname[map]);
1811       output_w32(0xe0800000|rd_rn_rm(rt,rs,map)|(2<<7));
1812       emit_movsbl_indexed(addr, rt, rt);
1813     }
1814   }
1815 }
1816 void emit_movswl_indexed(int offset, int rs, int rt)
1817 {
1818   assert(offset>-256&&offset<256);
1819   assem_debug("ldrsh %s,%s+%d\n",regname[rt],regname[rs],offset);
1820   if(offset>=0) {
1821     output_w32(0xe1d000f0|rd_rn_rm(rt,rs,0)|((offset<<4)&0xf00)|(offset&0xf));
1822   }else{
1823     output_w32(0xe15000f0|rd_rn_rm(rt,rs,0)|(((-offset)<<4)&0xf00)|((-offset)&0xf));
1824   }
1825 }
1826 void emit_movzbl_indexed(int offset, int rs, int rt)
1827 {
1828   assert(offset>-4096&&offset<4096);
1829   assem_debug("ldrb %s,%s+%d\n",regname[rt],regname[rs],offset);
1830   if(offset>=0) {
1831     output_w32(0xe5d00000|rd_rn_rm(rt,rs,0)|offset);
1832   }else{
1833     output_w32(0xe5500000|rd_rn_rm(rt,rs,0)|(-offset));
1834   }
1835 }
1836 void emit_movzbl_dualindexedx4(int rs1, int rs2, int rt)
1837 {
1838   assem_debug("ldrb %s,%s,%s lsl #2\n",regname[rt],regname[rs1],regname[rs2]);
1839   output_w32(0xe7d00000|rd_rn_rm(rt,rs1,rs2)|0x100);
1840 }
1841 void emit_movzbl_indexed_tlb(int addr, int rs, int map, int rt)
1842 {
1843   if(map<0) emit_movzbl_indexed(addr, rs, rt);
1844   else {
1845     if(addr==0) {
1846       emit_movzbl_dualindexedx4(rs, map, rt);
1847     }else{
1848       emit_addimm(rs,addr,rt);
1849       emit_movzbl_dualindexedx4(rt, map, rt);
1850     }
1851   }
1852 }
1853 void emit_movzwl_indexed(int offset, int rs, int rt)
1854 {
1855   assert(offset>-256&&offset<256);
1856   assem_debug("ldrh %s,%s+%d\n",regname[rt],regname[rs],offset);
1857   if(offset>=0) {
1858     output_w32(0xe1d000b0|rd_rn_rm(rt,rs,0)|((offset<<4)&0xf00)|(offset&0xf));
1859   }else{
1860     output_w32(0xe15000b0|rd_rn_rm(rt,rs,0)|(((-offset)<<4)&0xf00)|((-offset)&0xf));
1861   }
1862 }
1863 void emit_readword(int addr, int rt)
1864 {
1865   u_int offset = addr-(u_int)&dynarec_local;
1866   assert(offset<4096);
1867   assem_debug("ldr %s,fp+%d\n",regname[rt],offset);
1868   output_w32(0xe5900000|rd_rn_rm(rt,FP,0)|offset);
1869 }
1870 void emit_movsbl(int addr, int rt)
1871 {
1872   u_int offset = addr-(u_int)&dynarec_local;
1873   assert(offset<256);
1874   assem_debug("ldrsb %s,fp+%d\n",regname[rt],offset);
1875   output_w32(0xe1d000d0|rd_rn_rm(rt,FP,0)|((offset<<4)&0xf00)|(offset&0xf));
1876 }
1877 void emit_movswl(int addr, int rt)
1878 {
1879   u_int offset = addr-(u_int)&dynarec_local;
1880   assert(offset<256);
1881   assem_debug("ldrsh %s,fp+%d\n",regname[rt],offset);
1882   output_w32(0xe1d000f0|rd_rn_rm(rt,FP,0)|((offset<<4)&0xf00)|(offset&0xf));
1883 }
1884 void emit_movzbl(int addr, int rt)
1885 {
1886   u_int offset = addr-(u_int)&dynarec_local;
1887   assert(offset<4096);
1888   assem_debug("ldrb %s,fp+%d\n",regname[rt],offset);
1889   output_w32(0xe5d00000|rd_rn_rm(rt,FP,0)|offset);
1890 }
1891 void emit_movzwl(int addr, int rt)
1892 {
1893   u_int offset = addr-(u_int)&dynarec_local;
1894   assert(offset<256);
1895   assem_debug("ldrh %s,fp+%d\n",regname[rt],offset);
1896   output_w32(0xe1d000b0|rd_rn_rm(rt,FP,0)|((offset<<4)&0xf00)|(offset&0xf));
1897 }
1898 void emit_movzwl_reg(int rs, int rt)
1899 {
1900   assem_debug("movzwl %%%s,%%%s\n",regname[rs]+1,regname[rt]);
1901   assert(0);
1902 }
1903
1904 void emit_xchg(int rs, int rt)
1905 {
1906   assem_debug("xchg %%%s,%%%s\n",regname[rs],regname[rt]);
1907   assert(0);
1908 }
1909 void emit_writeword_indexed(int rt, int offset, int rs)
1910 {
1911   assert(offset>-4096&&offset<4096);
1912   assem_debug("str %s,%s+%d\n",regname[rt],regname[rs],offset);
1913   if(offset>=0) {
1914     output_w32(0xe5800000|rd_rn_rm(rt,rs,0)|offset);
1915   }else{
1916     output_w32(0xe5000000|rd_rn_rm(rt,rs,0)|(-offset));
1917   }
1918 }
1919 void emit_writeword_dualindexedx4(int rt, int rs1, int rs2)
1920 {
1921   assem_debug("str %s,%s,%s lsl #2\n",regname[rt],regname[rs1],regname[rs2]);
1922   output_w32(0xe7800000|rd_rn_rm(rt,rs1,rs2)|0x100);
1923 }
1924 void emit_writeword_indexed_tlb(int rt, int addr, int rs, int map, int temp)
1925 {
1926   if(map<0) emit_writeword_indexed(rt, addr, rs);
1927   else {
1928     assert(addr==0);
1929     emit_writeword_dualindexedx4(rt, rs, map);
1930   }
1931 }
1932 void emit_writedword_indexed_tlb(int rh, int rl, int addr, int rs, int map, int temp)
1933 {
1934   if(map<0) {
1935     if(rh>=0) emit_writeword_indexed(rh, addr, rs);
1936     emit_writeword_indexed(rl, addr+4, rs);
1937   }else{
1938     assert(rh>=0);
1939     if(temp!=rs) emit_addimm(map,1,temp);
1940     emit_writeword_indexed_tlb(rh, addr, rs, map, temp);
1941     if(temp!=rs) emit_writeword_indexed_tlb(rl, addr, rs, temp, temp);
1942     else {
1943       emit_addimm(rs,4,rs);
1944       emit_writeword_indexed_tlb(rl, addr, rs, map, temp);
1945     }
1946   }
1947 }
1948 void emit_writehword_indexed(int rt, int offset, int rs)
1949 {
1950   assert(offset>-256&&offset<256);
1951   assem_debug("strh %s,%s+%d\n",regname[rt],regname[rs],offset);
1952   if(offset>=0) {
1953     output_w32(0xe1c000b0|rd_rn_rm(rt,rs,0)|((offset<<4)&0xf00)|(offset&0xf));
1954   }else{
1955     output_w32(0xe14000b0|rd_rn_rm(rt,rs,0)|(((-offset)<<4)&0xf00)|((-offset)&0xf));
1956   }
1957 }
1958 void emit_writebyte_indexed(int rt, int offset, int rs)
1959 {
1960   assert(offset>-4096&&offset<4096);
1961   assem_debug("strb %s,%s+%d\n",regname[rt],regname[rs],offset);
1962   if(offset>=0) {
1963     output_w32(0xe5c00000|rd_rn_rm(rt,rs,0)|offset);
1964   }else{
1965     output_w32(0xe5400000|rd_rn_rm(rt,rs,0)|(-offset));
1966   }
1967 }
1968 void emit_writebyte_dualindexedx4(int rt, int rs1, int rs2)
1969 {
1970   assem_debug("strb %s,%s,%s lsl #2\n",regname[rt],regname[rs1],regname[rs2]);
1971   output_w32(0xe7c00000|rd_rn_rm(rt,rs1,rs2)|0x100);
1972 }
1973 void emit_writebyte_indexed_tlb(int rt, int addr, int rs, int map, int temp)
1974 {
1975   if(map<0) emit_writebyte_indexed(rt, addr, rs);
1976   else {
1977     if(addr==0) {
1978       emit_writebyte_dualindexedx4(rt, rs, map);
1979     }else{
1980       emit_addimm(rs,addr,temp);
1981       emit_writebyte_dualindexedx4(rt, temp, map);
1982     }
1983   }
1984 }
1985 void emit_writeword(int rt, int addr)
1986 {
1987   u_int offset = addr-(u_int)&dynarec_local;
1988   assert(offset<4096);
1989   assem_debug("str %s,fp+%d\n",regname[rt],offset);
1990   output_w32(0xe5800000|rd_rn_rm(rt,FP,0)|offset);
1991 }
1992 void emit_writehword(int rt, int addr)
1993 {
1994   u_int offset = addr-(u_int)&dynarec_local;
1995   assert(offset<256);
1996   assem_debug("strh %s,fp+%d\n",regname[rt],offset);
1997   output_w32(0xe1c000b0|rd_rn_rm(rt,FP,0)|((offset<<4)&0xf00)|(offset&0xf));
1998 }
1999 void emit_writebyte(int rt, int addr)
2000 {
2001   u_int offset = addr-(u_int)&dynarec_local;
2002   assert(offset<4096);
2003   assem_debug("strb %s,fp+%d\n",regname[rt],offset);
2004   output_w32(0xe5c00000|rd_rn_rm(rt,FP,0)|offset);
2005 }
2006 void emit_writeword_imm(int imm, int addr)
2007 {
2008   assem_debug("movl $%x,%x\n",imm,addr);
2009   assert(0);
2010 }
2011 void emit_writebyte_imm(int imm, int addr)
2012 {
2013   assem_debug("movb $%x,%x\n",imm,addr);
2014   assert(0);
2015 }
2016
2017 void emit_mul(int rs)
2018 {
2019   assem_debug("mul %%%s\n",regname[rs]);
2020   assert(0);
2021 }
2022 void emit_imul(int rs)
2023 {
2024   assem_debug("imul %%%s\n",regname[rs]);
2025   assert(0);
2026 }
2027 void emit_umull(u_int rs1, u_int rs2, u_int hi, u_int lo)
2028 {
2029   assem_debug("umull %s, %s, %s, %s\n",regname[lo],regname[hi],regname[rs1],regname[rs2]);
2030   assert(rs1<16);
2031   assert(rs2<16);
2032   assert(hi<16);
2033   assert(lo<16);
2034   output_w32(0xe0800090|(hi<<16)|(lo<<12)|(rs2<<8)|rs1);
2035 }
2036 void emit_smull(u_int rs1, u_int rs2, u_int hi, u_int lo)
2037 {
2038   assem_debug("smull %s, %s, %s, %s\n",regname[lo],regname[hi],regname[rs1],regname[rs2]);
2039   assert(rs1<16);
2040   assert(rs2<16);
2041   assert(hi<16);
2042   assert(lo<16);
2043   output_w32(0xe0c00090|(hi<<16)|(lo<<12)|(rs2<<8)|rs1);
2044 }
2045
2046 void emit_div(int rs)
2047 {
2048   assem_debug("div %%%s\n",regname[rs]);
2049   assert(0);
2050 }
2051 void emit_idiv(int rs)
2052 {
2053   assem_debug("idiv %%%s\n",regname[rs]);
2054   assert(0);
2055 }
2056 void emit_cdq()
2057 {
2058   assem_debug("cdq\n");
2059   assert(0);
2060 }
2061
2062 void emit_clz(int rs,int rt)
2063 {
2064   assem_debug("clz %s,%s\n",regname[rt],regname[rs]);
2065   output_w32(0xe16f0f10|rd_rn_rm(rt,0,rs));
2066 }
2067
2068 void emit_subcs(int rs1,int rs2,int rt)
2069 {
2070   assem_debug("subcs %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
2071   output_w32(0x20400000|rd_rn_rm(rt,rs1,rs2));
2072 }
2073
2074 void emit_shrcc_imm(int rs,u_int imm,int rt)
2075 {
2076   assert(imm>0);
2077   assert(imm<32);
2078   assem_debug("lsrcc %s,%s,#%d\n",regname[rt],regname[rs],imm);
2079   output_w32(0x31a00000|rd_rn_rm(rt,0,rs)|0x20|(imm<<7));
2080 }
2081
2082 void emit_negmi(int rs, int rt)
2083 {
2084   assem_debug("rsbmi %s,%s,#0\n",regname[rt],regname[rs]);
2085   output_w32(0x42600000|rd_rn_rm(rt,rs,0));
2086 }
2087
2088 void emit_negsmi(int rs, int rt)
2089 {
2090   assem_debug("rsbsmi %s,%s,#0\n",regname[rt],regname[rs]);
2091   output_w32(0x42700000|rd_rn_rm(rt,rs,0));
2092 }
2093
2094 void emit_orreq(u_int rs1,u_int rs2,u_int rt)
2095 {
2096   assem_debug("orreq %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
2097   output_w32(0x01800000|rd_rn_rm(rt,rs1,rs2));
2098 }
2099
2100 void emit_orrne(u_int rs1,u_int rs2,u_int rt)
2101 {
2102   assem_debug("orrne %s,%s,%s\n",regname[rt],regname[rs1],regname[rs2]);
2103   output_w32(0x11800000|rd_rn_rm(rt,rs1,rs2));
2104 }
2105
2106 void emit_bic_lsl(u_int rs1,u_int rs2,u_int shift,u_int rt)
2107 {
2108   assem_debug("bic %s,%s,%s lsl %s\n",regname[rt],regname[rs1],regname[rs2],regname[shift]);
2109   output_w32(0xe1C00000|rd_rn_rm(rt,rs1,rs2)|0x10|(shift<<8));
2110 }
2111
2112 void emit_biceq_lsl(u_int rs1,u_int rs2,u_int shift,u_int rt)
2113 {
2114   assem_debug("biceq %s,%s,%s lsl %s\n",regname[rt],regname[rs1],regname[rs2],regname[shift]);
2115   output_w32(0x01C00000|rd_rn_rm(rt,rs1,rs2)|0x10|(shift<<8));
2116 }
2117
2118 void emit_bicne_lsl(u_int rs1,u_int rs2,u_int shift,u_int rt)
2119 {
2120   assem_debug("bicne %s,%s,%s lsl %s\n",regname[rt],regname[rs1],regname[rs2],regname[shift]);
2121   output_w32(0x11C00000|rd_rn_rm(rt,rs1,rs2)|0x10|(shift<<8));
2122 }
2123
2124 void emit_bic_lsr(u_int rs1,u_int rs2,u_int shift,u_int rt)
2125 {
2126   assem_debug("bic %s,%s,%s lsr %s\n",regname[rt],regname[rs1],regname[rs2],regname[shift]);
2127   output_w32(0xe1C00000|rd_rn_rm(rt,rs1,rs2)|0x30|(shift<<8));
2128 }
2129
2130 void emit_biceq_lsr(u_int rs1,u_int rs2,u_int shift,u_int rt)
2131 {
2132   assem_debug("biceq %s,%s,%s lsr %s\n",regname[rt],regname[rs1],regname[rs2],regname[shift]);
2133   output_w32(0x01C00000|rd_rn_rm(rt,rs1,rs2)|0x30|(shift<<8));
2134 }
2135
2136 void emit_bicne_lsr(u_int rs1,u_int rs2,u_int shift,u_int rt)
2137 {
2138   assem_debug("bicne %s,%s,%s lsr %s\n",regname[rt],regname[rs1],regname[rs2],regname[shift]);
2139   output_w32(0x11C00000|rd_rn_rm(rt,rs1,rs2)|0x30|(shift<<8));
2140 }
2141
2142 void emit_teq(int rs, int rt)
2143 {
2144   assem_debug("teq %s,%s\n",regname[rs],regname[rt]);
2145   output_w32(0xe1300000|rd_rn_rm(0,rs,rt));
2146 }
2147
2148 void emit_rsbimm(int rs, int imm, int rt)
2149 {
2150   u_int armval;
2151   genimm_checked(imm,&armval);
2152   assem_debug("rsb %s,%s,#%d\n",regname[rt],regname[rs],imm);
2153   output_w32(0xe2600000|rd_rn_rm(rt,rs,0)|armval);
2154 }
2155
2156 // Load 2 immediates optimizing for small code size
2157 void emit_mov2imm_compact(int imm1,u_int rt1,int imm2,u_int rt2)
2158 {
2159   emit_movimm(imm1,rt1);
2160   u_int armval;
2161   if(genimm(imm2-imm1,&armval)) {
2162     assem_debug("add %s,%s,#%d\n",regname[rt2],regname[rt1],imm2-imm1);
2163     output_w32(0xe2800000|rd_rn_rm(rt2,rt1,0)|armval);
2164   }else if(genimm(imm1-imm2,&armval)) {
2165     assem_debug("sub %s,%s,#%d\n",regname[rt2],regname[rt1],imm1-imm2);
2166     output_w32(0xe2400000|rd_rn_rm(rt2,rt1,0)|armval);
2167   }
2168   else emit_movimm(imm2,rt2);
2169 }
2170
2171 // Conditionally select one of two immediates, optimizing for small code size
2172 // This will only be called if HAVE_CMOV_IMM is defined
2173 void emit_cmov2imm_e_ne_compact(int imm1,int imm2,u_int rt)
2174 {
2175   u_int armval;
2176   if(genimm(imm2-imm1,&armval)) {
2177     emit_movimm(imm1,rt);
2178     assem_debug("addne %s,%s,#%d\n",regname[rt],regname[rt],imm2-imm1);
2179     output_w32(0x12800000|rd_rn_rm(rt,rt,0)|armval);
2180   }else if(genimm(imm1-imm2,&armval)) {
2181     emit_movimm(imm1,rt);
2182     assem_debug("subne %s,%s,#%d\n",regname[rt],regname[rt],imm1-imm2);
2183     output_w32(0x12400000|rd_rn_rm(rt,rt,0)|armval);
2184   }
2185   else {
2186     #ifdef ARMv5_ONLY
2187     emit_movimm(imm1,rt);
2188     add_literal((int)out,imm2);
2189     assem_debug("ldrne %s,pc+? [=%x]\n",regname[rt],imm2);
2190     output_w32(0x15900000|rd_rn_rm(rt,15,0));
2191     #else
2192     emit_movw(imm1&0x0000FFFF,rt);
2193     if((imm1&0xFFFF)!=(imm2&0xFFFF)) {
2194       assem_debug("movwne %s,#%d (0x%x)\n",regname[rt],imm2&0xFFFF,imm2&0xFFFF);
2195       output_w32(0x13000000|rd_rn_rm(rt,0,0)|(imm2&0xfff)|((imm2<<4)&0xf0000));
2196     }
2197     emit_movt(imm1&0xFFFF0000,rt);
2198     if((imm1&0xFFFF0000)!=(imm2&0xFFFF0000)) {
2199       assem_debug("movtne %s,#%d (0x%x)\n",regname[rt],imm2&0xffff0000,imm2&0xffff0000);
2200       output_w32(0x13400000|rd_rn_rm(rt,0,0)|((imm2>>16)&0xfff)|((imm2>>12)&0xf0000));
2201     }
2202     #endif
2203   }
2204 }
2205
2206 // special case for checking invalid_code
2207 void emit_cmpmem_indexedsr12_imm(int addr,int r,int imm)
2208 {
2209   assert(0);
2210 }
2211
2212 // special case for checking invalid_code
2213 void emit_cmpmem_indexedsr12_reg(int base,int r,int imm)
2214 {
2215   assert(imm<128&&imm>=0);
2216   assert(r>=0&&r<16);
2217   assem_debug("ldrb lr,%s,%s lsr #12\n",regname[base],regname[r]);
2218   output_w32(0xe7d00000|rd_rn_rm(HOST_TEMPREG,base,r)|0x620);
2219   emit_cmpimm(HOST_TEMPREG,imm);
2220 }
2221
2222 // special case for tlb mapping
2223 void emit_addsr12(int rs1,int rs2,int rt)
2224 {
2225   assem_debug("add %s,%s,%s lsr #12\n",regname[rt],regname[rs1],regname[rs2]);
2226   output_w32(0xe0800620|rd_rn_rm(rt,rs1,rs2));
2227 }
2228
2229 void emit_callne(int a)
2230 {
2231   assem_debug("blne %x\n",a);
2232   u_int offset=genjmp(a);
2233   output_w32(0x1b000000|offset);
2234 }
2235
2236 // Used to preload hash table entries
2237 void emit_prefetch(void *addr)
2238 {
2239   assem_debug("prefetch %x\n",(int)addr);
2240   output_byte(0x0F);
2241   output_byte(0x18);
2242   output_modrm(0,5,1);
2243   output_w32((int)addr);
2244 }
2245 void emit_prefetchreg(int r)
2246 {
2247   assem_debug("pld %s\n",regname[r]);
2248   output_w32(0xf5d0f000|rd_rn_rm(0,r,0));
2249 }
2250
2251 // Special case for mini_ht
2252 void emit_ldreq_indexed(int rs, u_int offset, int rt)
2253 {
2254   assert(offset<4096);
2255   assem_debug("ldreq %s,[%s, #%d]\n",regname[rt],regname[rs],offset);
2256   output_w32(0x05900000|rd_rn_rm(rt,rs,0)|offset);
2257 }
2258
2259 void emit_flds(int r,int sr)
2260 {
2261   assem_debug("flds s%d,[%s]\n",sr,regname[r]);
2262   output_w32(0xed900a00|((sr&14)<<11)|((sr&1)<<22)|(r<<16));
2263
2264
2265 void emit_vldr(int r,int vr)
2266 {
2267   assem_debug("vldr d%d,[%s]\n",vr,regname[r]);
2268   output_w32(0xed900b00|(vr<<12)|(r<<16));
2269
2270
2271 void emit_fsts(int sr,int r)
2272 {
2273   assem_debug("fsts s%d,[%s]\n",sr,regname[r]);
2274   output_w32(0xed800a00|((sr&14)<<11)|((sr&1)<<22)|(r<<16));
2275
2276
2277 void emit_vstr(int vr,int r)
2278 {
2279   assem_debug("vstr d%d,[%s]\n",vr,regname[r]);
2280   output_w32(0xed800b00|(vr<<12)|(r<<16));
2281
2282
2283 void emit_ftosizs(int s,int d)
2284 {
2285   assem_debug("ftosizs s%d,s%d\n",d,s);
2286   output_w32(0xeebd0ac0|((d&14)<<11)|((d&1)<<22)|((s&14)>>1)|((s&1)<<5));
2287
2288
2289 void emit_ftosizd(int s,int d)
2290 {
2291   assem_debug("ftosizd s%d,d%d\n",d,s);
2292   output_w32(0xeebd0bc0|((d&14)<<11)|((d&1)<<22)|(s&7));
2293
2294
2295 void emit_fsitos(int s,int d)
2296 {
2297   assem_debug("fsitos s%d,s%d\n",d,s);
2298   output_w32(0xeeb80ac0|((d&14)<<11)|((d&1)<<22)|((s&14)>>1)|((s&1)<<5));
2299
2300
2301 void emit_fsitod(int s,int d)
2302 {
2303   assem_debug("fsitod d%d,s%d\n",d,s);
2304   output_w32(0xeeb80bc0|((d&7)<<12)|((s&14)>>1)|((s&1)<<5));
2305
2306
2307 void emit_fcvtds(int s,int d)
2308 {
2309   assem_debug("fcvtds d%d,s%d\n",d,s);
2310   output_w32(0xeeb70ac0|((d&7)<<12)|((s&14)>>1)|((s&1)<<5));
2311
2312
2313 void emit_fcvtsd(int s,int d)
2314 {
2315   assem_debug("fcvtsd s%d,d%d\n",d,s);
2316   output_w32(0xeeb70bc0|((d&14)<<11)|((d&1)<<22)|(s&7));
2317
2318
2319 void emit_fsqrts(int s,int d)
2320 {
2321   assem_debug("fsqrts d%d,s%d\n",d,s);
2322   output_w32(0xeeb10ac0|((d&14)<<11)|((d&1)<<22)|((s&14)>>1)|((s&1)<<5));
2323
2324
2325 void emit_fsqrtd(int s,int d)
2326 {
2327   assem_debug("fsqrtd s%d,d%d\n",d,s);
2328   output_w32(0xeeb10bc0|((d&7)<<12)|(s&7));
2329
2330
2331 void emit_fabss(int s,int d)
2332 {
2333   assem_debug("fabss d%d,s%d\n",d,s);
2334   output_w32(0xeeb00ac0|((d&14)<<11)|((d&1)<<22)|((s&14)>>1)|((s&1)<<5));
2335
2336
2337 void emit_fabsd(int s,int d)
2338 {
2339   assem_debug("fabsd s%d,d%d\n",d,s);
2340   output_w32(0xeeb00bc0|((d&7)<<12)|(s&7));
2341
2342
2343 void emit_fnegs(int s,int d)
2344 {
2345   assem_debug("fnegs d%d,s%d\n",d,s);
2346   output_w32(0xeeb10a40|((d&14)<<11)|((d&1)<<22)|((s&14)>>1)|((s&1)<<5));
2347
2348
2349 void emit_fnegd(int s,int d)
2350 {
2351   assem_debug("fnegd s%d,d%d\n",d,s);
2352   output_w32(0xeeb10b40|((d&7)<<12)|(s&7));
2353
2354
2355 void emit_fadds(int s1,int s2,int d)
2356 {
2357   assem_debug("fadds s%d,s%d,s%d\n",d,s1,s2);
2358   output_w32(0xee300a00|((d&14)<<11)|((d&1)<<22)|((s1&14)<<15)|((s1&1)<<7)|((s2&14)>>1)|((s2&1)<<5));
2359
2360
2361 void emit_faddd(int s1,int s2,int d)
2362 {
2363   assem_debug("faddd d%d,d%d,d%d\n",d,s1,s2);
2364   output_w32(0xee300b00|((d&7)<<12)|((s1&7)<<16)|(s2&7));
2365
2366
2367 void emit_fsubs(int s1,int s2,int d)
2368 {
2369   assem_debug("fsubs s%d,s%d,s%d\n",d,s1,s2);
2370   output_w32(0xee300a40|((d&14)<<11)|((d&1)<<22)|((s1&14)<<15)|((s1&1)<<7)|((s2&14)>>1)|((s2&1)<<5));
2371
2372
2373 void emit_fsubd(int s1,int s2,int d)
2374 {
2375   assem_debug("fsubd d%d,d%d,d%d\n",d,s1,s2);
2376   output_w32(0xee300b40|((d&7)<<12)|((s1&7)<<16)|(s2&7));
2377
2378
2379 void emit_fmuls(int s1,int s2,int d)
2380 {
2381   assem_debug("fmuls s%d,s%d,s%d\n",d,s1,s2);
2382   output_w32(0xee200a00|((d&14)<<11)|((d&1)<<22)|((s1&14)<<15)|((s1&1)<<7)|((s2&14)>>1)|((s2&1)<<5));
2383
2384
2385 void emit_fmuld(int s1,int s2,int d)
2386 {
2387   assem_debug("fmuld d%d,d%d,d%d\n",d,s1,s2);
2388   output_w32(0xee200b00|((d&7)<<12)|((s1&7)<<16)|(s2&7));
2389
2390
2391 void emit_fdivs(int s1,int s2,int d)
2392 {
2393   assem_debug("fdivs s%d,s%d,s%d\n",d,s1,s2);
2394   output_w32(0xee800a00|((d&14)<<11)|((d&1)<<22)|((s1&14)<<15)|((s1&1)<<7)|((s2&14)>>1)|((s2&1)<<5));
2395
2396
2397 void emit_fdivd(int s1,int s2,int d)
2398 {
2399   assem_debug("fdivd d%d,d%d,d%d\n",d,s1,s2);
2400   output_w32(0xee800b00|((d&7)<<12)|((s1&7)<<16)|(s2&7));
2401
2402
2403 void emit_fcmps(int x,int y)
2404 {
2405   assem_debug("fcmps s14, s15\n");
2406   output_w32(0xeeb47a67);
2407
2408
2409 void emit_fcmpd(int x,int y)
2410 {
2411   assem_debug("fcmpd d6, d7\n");
2412   output_w32(0xeeb46b47);
2413
2414
2415 void emit_fmstat()
2416 {
2417   assem_debug("fmstat\n");
2418   output_w32(0xeef1fa10);
2419
2420
2421 void emit_bicne_imm(int rs,int imm,int rt)
2422 {
2423   u_int armval;
2424   genimm_checked(imm,&armval);
2425   assem_debug("bicne %s,%s,#%d\n",regname[rt],regname[rs],imm);
2426   output_w32(0x13c00000|rd_rn_rm(rt,rs,0)|armval);
2427 }
2428
2429 void emit_biccs_imm(int rs,int imm,int rt)
2430 {
2431   u_int armval;
2432   genimm_checked(imm,&armval);
2433   assem_debug("biccs %s,%s,#%d\n",regname[rt],regname[rs],imm);
2434   output_w32(0x23c00000|rd_rn_rm(rt,rs,0)|armval);
2435 }
2436
2437 void emit_bicvc_imm(int rs,int imm,int rt)
2438 {
2439   u_int armval;
2440   genimm_checked(imm,&armval);
2441   assem_debug("bicvc %s,%s,#%d\n",regname[rt],regname[rs],imm);
2442   output_w32(0x73c00000|rd_rn_rm(rt,rs,0)|armval);
2443 }
2444
2445 void emit_bichi_imm(int rs,int imm,int rt)
2446 {
2447   u_int armval;
2448   genimm_checked(imm,&armval);
2449   assem_debug("bichi %s,%s,#%d\n",regname[rt],regname[rs],imm);
2450   output_w32(0x83c00000|rd_rn_rm(rt,rs,0)|armval);
2451 }
2452
2453 void emit_orrvs_imm(int rs,int imm,int rt)
2454 {
2455   u_int armval;
2456   genimm_checked(imm,&armval);
2457   assem_debug("orrvs %s,%s,#%d\n",regname[rt],regname[rs],imm);
2458   output_w32(0x63800000|rd_rn_rm(rt,rs,0)|armval);
2459 }
2460
2461 void emit_orrne_imm(int rs,int imm,int rt)
2462 {
2463   u_int armval;
2464   genimm_checked(imm,&armval);
2465   assem_debug("orrne %s,%s,#%d\n",regname[rt],regname[rs],imm);
2466   output_w32(0x13800000|rd_rn_rm(rt,rs,0)|armval);
2467 }
2468
2469 void emit_andne_imm(int rs,int imm,int rt)
2470 {
2471   u_int armval;
2472   genimm_checked(imm,&armval);
2473   assem_debug("andne %s,%s,#%d\n",regname[rt],regname[rs],imm);
2474   output_w32(0x12000000|rd_rn_rm(rt,rs,0)|armval);
2475 }
2476
2477 void emit_jno_unlikely(int a)
2478 {
2479   //emit_jno(a);
2480   assem_debug("addvc pc,pc,#? (%x)\n",/*a-(int)out-8,*/a);
2481   output_w32(0x72800000|rd_rn_rm(15,15,0));
2482 }
2483
2484 // Save registers before function call
2485 void save_regs(u_int reglist)
2486 {
2487   reglist&=0x100f; // only save the caller-save registers, r0-r3, r12
2488   if(!reglist) return;
2489   assem_debug("stmia fp,{");
2490   if(reglist&1) assem_debug("r0, ");
2491   if(reglist&2) assem_debug("r1, ");
2492   if(reglist&4) assem_debug("r2, ");
2493   if(reglist&8) assem_debug("r3, ");
2494   if(reglist&0x1000) assem_debug("r12");
2495   assem_debug("}\n");
2496   output_w32(0xe88b0000|reglist);
2497 }
2498 // Restore registers after function call
2499 void restore_regs(u_int reglist)
2500 {
2501   reglist&=0x100f; // only restore the caller-save registers, r0-r3, r12
2502   if(!reglist) return;
2503   assem_debug("ldmia fp,{");
2504   if(reglist&1) assem_debug("r0, ");
2505   if(reglist&2) assem_debug("r1, ");
2506   if(reglist&4) assem_debug("r2, ");
2507   if(reglist&8) assem_debug("r3, ");
2508   if(reglist&0x1000) assem_debug("r12");
2509   assem_debug("}\n");
2510   output_w32(0xe89b0000|reglist);
2511 }
2512
2513 // Write back consts using r14 so we don't disturb the other registers
2514 void wb_consts(signed char i_regmap[],uint64_t i_is32,u_int i_dirty,int i)
2515 {
2516   int hr;
2517   for(hr=0;hr<HOST_REGS;hr++) {
2518     if(hr!=EXCLUDE_REG&&i_regmap[hr]>=0&&((i_dirty>>hr)&1)) {
2519       if(((regs[i].isconst>>hr)&1)&&i_regmap[hr]>0) {
2520         if(i_regmap[hr]<64 || !((i_is32>>(i_regmap[hr]&63))&1) ) {
2521           int value=constmap[i][hr];
2522           if(value==0) {
2523             emit_zeroreg(HOST_TEMPREG);
2524           }
2525           else {
2526             emit_movimm(value,HOST_TEMPREG);
2527           }
2528           emit_storereg(i_regmap[hr],HOST_TEMPREG);
2529 #ifndef FORCE32
2530           if((i_is32>>i_regmap[hr])&1) {
2531             if(value!=-1&&value!=0) emit_sarimm(HOST_TEMPREG,31,HOST_TEMPREG);
2532             emit_storereg(i_regmap[hr]|64,HOST_TEMPREG);
2533           }
2534 #endif
2535         }
2536       }
2537     }
2538   }
2539 }
2540
2541 /* Stubs/epilogue */
2542
2543 void literal_pool(int n)
2544 {
2545   if(!literalcount) return;
2546   if(n) {
2547     if((int)out-literals[0][0]<4096-n) return;
2548   }
2549   u_int *ptr;
2550   int i;
2551   for(i=0;i<literalcount;i++)
2552   {
2553     ptr=(u_int *)literals[i][0];
2554     u_int offset=(u_int)out-(u_int)ptr-8;
2555     assert(offset<4096);
2556     assert(!(offset&3));
2557     *ptr|=offset;
2558     output_w32(literals[i][1]);
2559   }
2560   literalcount=0;
2561 }
2562
2563 void literal_pool_jumpover(int n)
2564 {
2565   if(!literalcount) return;
2566   if(n) {
2567     if((int)out-literals[0][0]<4096-n) return;
2568   }
2569   int jaddr=(int)out;
2570   emit_jmp(0);
2571   literal_pool(0);
2572   set_jump_target(jaddr,(int)out);
2573 }
2574
2575 emit_extjump2(int addr, int target, int linker)
2576 {
2577   u_char *ptr=(u_char *)addr;
2578   assert((ptr[3]&0x0e)==0xa);
2579   emit_loadlp(target,0);
2580   emit_loadlp(addr,1);
2581   assert(addr>=BASE_ADDR&&addr<(BASE_ADDR+(1<<TARGET_SIZE_2)));
2582   //assert((target>=0x80000000&&target<0x80800000)||(target>0xA4000000&&target<0xA4001000));
2583 //DEBUG >
2584 #ifdef DEBUG_CYCLE_COUNT
2585   emit_readword((int)&last_count,ECX);
2586   emit_add(HOST_CCREG,ECX,HOST_CCREG);
2587   emit_readword((int)&next_interupt,ECX);
2588   emit_writeword(HOST_CCREG,(int)&Count);
2589   emit_sub(HOST_CCREG,ECX,HOST_CCREG);
2590   emit_writeword(ECX,(int)&last_count);
2591 #endif
2592 //DEBUG <
2593   emit_jmp(linker);
2594 }
2595
2596 emit_extjump(int addr, int target)
2597 {
2598   emit_extjump2(addr, target, (int)dyna_linker);
2599 }
2600 emit_extjump_ds(int addr, int target)
2601 {
2602   emit_extjump2(addr, target, (int)dyna_linker_ds);
2603 }
2604
2605 #ifdef PCSX
2606 #include "pcsxmem_inline.c"
2607 #endif
2608
2609 do_readstub(int n)
2610 {
2611   assem_debug("do_readstub %x\n",start+stubs[n][3]*4);
2612   literal_pool(256);
2613   set_jump_target(stubs[n][1],(int)out);
2614   int type=stubs[n][0];
2615   int i=stubs[n][3];
2616   int rs=stubs[n][4];
2617   struct regstat *i_regs=(struct regstat *)stubs[n][5];
2618   u_int reglist=stubs[n][7];
2619   signed char *i_regmap=i_regs->regmap;
2620   int addr=get_reg(i_regmap,AGEN1+(i&1));
2621   int rth,rt;
2622   int ds;
2623   if(itype[i]==C1LS||itype[i]==C2LS||itype[i]==LOADLR) {
2624     rth=get_reg(i_regmap,FTEMP|64);
2625     rt=get_reg(i_regmap,FTEMP);
2626   }else{
2627     rth=get_reg(i_regmap,rt1[i]|64);
2628     rt=get_reg(i_regmap,rt1[i]);
2629   }
2630   assert(rs>=0);
2631   if(addr<0) addr=rt;
2632   if(addr<0&&itype[i]!=C1LS&&itype[i]!=C2LS&&itype[i]!=LOADLR) addr=get_reg(i_regmap,-1);
2633   assert(addr>=0);
2634   int ftable=0;
2635   if(type==LOADB_STUB||type==LOADBU_STUB)
2636     ftable=(int)readmemb;
2637   if(type==LOADH_STUB||type==LOADHU_STUB)
2638     ftable=(int)readmemh;
2639   if(type==LOADW_STUB)
2640     ftable=(int)readmem;
2641 #ifndef FORCE32
2642   if(type==LOADD_STUB)
2643     ftable=(int)readmemd;
2644 #endif
2645   assert(ftable!=0);
2646   emit_writeword(rs,(int)&address);
2647   //emit_pusha();
2648   save_regs(reglist);
2649   ds=i_regs!=&regs[i];
2650   int real_rs=(itype[i]==LOADLR)?-1:get_reg(i_regmap,rs1[i]);
2651   u_int cmask=ds?-1:(0x100f|~i_regs->wasconst);
2652   if(!ds) load_all_consts(regs[i].regmap_entry,regs[i].was32,regs[i].wasdirty&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs))&0x100f,i);
2653   wb_dirtys(i_regs->regmap_entry,i_regs->was32,i_regs->wasdirty&cmask&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs)));
2654   if(!ds) wb_consts(regs[i].regmap_entry,regs[i].was32,regs[i].wasdirty&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs))&~0x100f,i);
2655   emit_shrimm(rs,16,1);
2656   int cc=get_reg(i_regmap,CCREG);
2657   if(cc<0) {
2658     emit_loadreg(CCREG,2);
2659   }
2660   emit_movimm(ftable,0);
2661   emit_addimm(cc<0?2:cc,2*stubs[n][6]+2,2);
2662 #ifndef PCSX
2663   emit_movimm(start+stubs[n][3]*4+(((regs[i].was32>>rs1[i])&1)<<1)+ds,3);
2664 #endif
2665   //emit_readword((int)&last_count,temp);
2666   //emit_add(cc,temp,cc);
2667   //emit_writeword(cc,(int)&Count);
2668   //emit_mov(15,14);
2669   emit_call((int)&indirect_jump_indexed);
2670   //emit_callreg(rs);
2671   //emit_readword_dualindexedx4(rs,HOST_TEMPREG,15);
2672 #ifndef PCSX
2673   // We really shouldn't need to update the count here,
2674   // but not doing so causes random crashes...
2675   emit_readword((int)&Count,HOST_TEMPREG);
2676   emit_readword((int)&next_interupt,2);
2677   emit_addimm(HOST_TEMPREG,-2*stubs[n][6]-2,HOST_TEMPREG);
2678   emit_writeword(2,(int)&last_count);
2679   emit_sub(HOST_TEMPREG,2,cc<0?HOST_TEMPREG:cc);
2680   if(cc<0) {
2681     emit_storereg(CCREG,HOST_TEMPREG);
2682   }
2683 #endif
2684   //emit_popa();
2685   restore_regs(reglist);
2686   //if((cc=get_reg(regmap,CCREG))>=0) {
2687   //  emit_loadreg(CCREG,cc);
2688   //}
2689   if(itype[i]==C1LS||itype[i]==C2LS||(rt>=0&&rt1[i]!=0)) {
2690     assert(rt>=0);
2691     if(type==LOADB_STUB)
2692       emit_movsbl((int)&readmem_dword,rt);
2693     if(type==LOADBU_STUB)
2694       emit_movzbl((int)&readmem_dword,rt);
2695     if(type==LOADH_STUB)
2696       emit_movswl((int)&readmem_dword,rt);
2697     if(type==LOADHU_STUB)
2698       emit_movzwl((int)&readmem_dword,rt);
2699     if(type==LOADW_STUB)
2700       emit_readword((int)&readmem_dword,rt);
2701     if(type==LOADD_STUB) {
2702       emit_readword((int)&readmem_dword,rt);
2703       if(rth>=0) emit_readword(((int)&readmem_dword)+4,rth);
2704     }
2705   }
2706   emit_jmp(stubs[n][2]); // return address
2707 }
2708
2709 inline_readstub(int type, int i, u_int addr, signed char regmap[], int target, int adj, u_int reglist)
2710 {
2711   int rs=get_reg(regmap,target);
2712   int rth=get_reg(regmap,target|64);
2713   int rt=get_reg(regmap,target);
2714   if(rs<0) rs=get_reg(regmap,-1);
2715   assert(rs>=0);
2716   int ftable=0;
2717   if(type==LOADB_STUB||type==LOADBU_STUB)
2718     ftable=(int)readmemb;
2719   if(type==LOADH_STUB||type==LOADHU_STUB)
2720     ftable=(int)readmemh;
2721   if(type==LOADW_STUB)
2722     ftable=(int)readmem;
2723 #ifndef FORCE32
2724   if(type==LOADD_STUB)
2725     ftable=(int)readmemd;
2726 #endif
2727   assert(ftable!=0);
2728 #ifdef PCSX
2729   if(pcsx_direct_read(type,addr,target?rs:-1,rt))
2730     return;
2731 #endif
2732   if(target==0)
2733     emit_movimm(addr,rs);
2734   emit_writeword(rs,(int)&address);
2735   //emit_pusha();
2736   save_regs(reglist);
2737   //emit_shrimm(rs,16,1);
2738   int cc=get_reg(regmap,CCREG);
2739   if(cc<0) {
2740     emit_loadreg(CCREG,2);
2741   }
2742   //emit_movimm(ftable,0);
2743   emit_movimm(((u_int *)ftable)[addr>>16],0);
2744   //emit_readword((int)&last_count,12);
2745   emit_addimm(cc<0?2:cc,CLOCK_DIVIDER*(adj+1),2);
2746 #ifndef PCSX
2747   if((signed int)addr>=(signed int)0xC0000000) {
2748     // Pagefault address
2749     int ds=regmap!=regs[i].regmap;
2750     emit_movimm(start+i*4+(((regs[i].was32>>rs1[i])&1)<<1)+ds,3);
2751   }
2752 #endif
2753   //emit_add(12,2,2);
2754   //emit_writeword(2,(int)&Count);
2755   //emit_call(((u_int *)ftable)[addr>>16]);
2756   emit_call((int)&indirect_jump);
2757 #ifndef PCSX
2758   // We really shouldn't need to update the count here,
2759   // but not doing so causes random crashes...
2760   emit_readword((int)&Count,HOST_TEMPREG);
2761   emit_readword((int)&next_interupt,2);
2762   emit_addimm(HOST_TEMPREG,-CLOCK_DIVIDER*(adj+1),HOST_TEMPREG);
2763   emit_writeword(2,(int)&last_count);
2764   emit_sub(HOST_TEMPREG,2,cc<0?HOST_TEMPREG:cc);
2765   if(cc<0) {
2766     emit_storereg(CCREG,HOST_TEMPREG);
2767   }
2768 #endif
2769   //emit_popa();
2770   restore_regs(reglist);
2771   if(rt>=0) {
2772     if(type==LOADB_STUB)
2773       emit_movsbl((int)&readmem_dword,rt);
2774     if(type==LOADBU_STUB)
2775       emit_movzbl((int)&readmem_dword,rt);
2776     if(type==LOADH_STUB)
2777       emit_movswl((int)&readmem_dword,rt);
2778     if(type==LOADHU_STUB)
2779       emit_movzwl((int)&readmem_dword,rt);
2780     if(type==LOADW_STUB)
2781       emit_readword((int)&readmem_dword,rt);
2782     if(type==LOADD_STUB) {
2783       emit_readword((int)&readmem_dword,rt);
2784       if(rth>=0) emit_readword(((int)&readmem_dword)+4,rth);
2785     }
2786   }
2787 }
2788
2789 do_writestub(int n)
2790 {
2791   assem_debug("do_writestub %x\n",start+stubs[n][3]*4);
2792   literal_pool(256);
2793   set_jump_target(stubs[n][1],(int)out);
2794   int type=stubs[n][0];
2795   int i=stubs[n][3];
2796   int rs=stubs[n][4];
2797   struct regstat *i_regs=(struct regstat *)stubs[n][5];
2798   u_int reglist=stubs[n][7];
2799   signed char *i_regmap=i_regs->regmap;
2800   int addr=get_reg(i_regmap,AGEN1+(i&1));
2801   int rth,rt,r;
2802   int ds;
2803   if(itype[i]==C1LS||itype[i]==C2LS) {
2804     rth=get_reg(i_regmap,FTEMP|64);
2805     rt=get_reg(i_regmap,r=FTEMP);
2806   }else{
2807     rth=get_reg(i_regmap,rs2[i]|64);
2808     rt=get_reg(i_regmap,r=rs2[i]);
2809   }
2810   assert(rs>=0);
2811   assert(rt>=0);
2812   if(addr<0) addr=get_reg(i_regmap,-1);
2813   assert(addr>=0);
2814   int ftable=0;
2815   if(type==STOREB_STUB)
2816     ftable=(int)writememb;
2817   if(type==STOREH_STUB)
2818     ftable=(int)writememh;
2819   if(type==STOREW_STUB)
2820     ftable=(int)writemem;
2821 #ifndef FORCE32
2822   if(type==STORED_STUB)
2823     ftable=(int)writememd;
2824 #endif
2825   assert(ftable!=0);
2826   emit_writeword(rs,(int)&address);
2827   //emit_shrimm(rs,16,rs);
2828   //emit_movmem_indexedx4(ftable,rs,rs);
2829   if(type==STOREB_STUB)
2830     emit_writebyte(rt,(int)&byte);
2831   if(type==STOREH_STUB)
2832     emit_writehword(rt,(int)&hword);
2833   if(type==STOREW_STUB)
2834     emit_writeword(rt,(int)&word);
2835   if(type==STORED_STUB) {
2836 #ifndef FORCE32
2837     emit_writeword(rt,(int)&dword);
2838     emit_writeword(r?rth:rt,(int)&dword+4);
2839 #else
2840     printf("STORED_STUB\n");
2841 #endif
2842   }
2843   //emit_pusha();
2844   save_regs(reglist);
2845   ds=i_regs!=&regs[i];
2846   int real_rs=get_reg(i_regmap,rs1[i]);
2847   u_int cmask=ds?-1:(0x100f|~i_regs->wasconst);
2848   if(!ds) load_all_consts(regs[i].regmap_entry,regs[i].was32,regs[i].wasdirty&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs))&0x100f,i);
2849   wb_dirtys(i_regs->regmap_entry,i_regs->was32,i_regs->wasdirty&cmask&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs)));
2850   if(!ds) wb_consts(regs[i].regmap_entry,regs[i].was32,regs[i].wasdirty&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs))&~0x100f,i);
2851   emit_shrimm(rs,16,1);
2852   int cc=get_reg(i_regmap,CCREG);
2853   if(cc<0) {
2854     emit_loadreg(CCREG,2);
2855   }
2856   emit_movimm(ftable,0);
2857   emit_addimm(cc<0?2:cc,2*stubs[n][6]+2,2);
2858 #ifndef PCSX
2859   emit_movimm(start+stubs[n][3]*4+(((regs[i].was32>>rs1[i])&1)<<1)+ds,3);
2860 #endif
2861   //emit_readword((int)&last_count,temp);
2862   //emit_addimm(cc,2*stubs[n][5]+2,cc);
2863   //emit_add(cc,temp,cc);
2864   //emit_writeword(cc,(int)&Count);
2865   emit_call((int)&indirect_jump_indexed);
2866   //emit_callreg(rs);
2867   emit_readword((int)&Count,HOST_TEMPREG);
2868   emit_readword((int)&next_interupt,2);
2869   emit_addimm(HOST_TEMPREG,-2*stubs[n][6]-2,HOST_TEMPREG);
2870   emit_writeword(2,(int)&last_count);
2871   emit_sub(HOST_TEMPREG,2,cc<0?HOST_TEMPREG:cc);
2872   if(cc<0) {
2873     emit_storereg(CCREG,HOST_TEMPREG);
2874   }
2875   //emit_popa();
2876   restore_regs(reglist);
2877   //if((cc=get_reg(regmap,CCREG))>=0) {
2878   //  emit_loadreg(CCREG,cc);
2879   //}
2880   emit_jmp(stubs[n][2]); // return address
2881 }
2882
2883 inline_writestub(int type, int i, u_int addr, signed char regmap[], int target, int adj, u_int reglist)
2884 {
2885   int rs=get_reg(regmap,-1);
2886   int rth=get_reg(regmap,target|64);
2887   int rt=get_reg(regmap,target);
2888   assert(rs>=0);
2889   assert(rt>=0);
2890 #ifdef PCSX
2891   if(pcsx_direct_write(type,addr,rs,rt,regmap))
2892     return;
2893 #endif
2894   int ftable=0;
2895   if(type==STOREB_STUB)
2896     ftable=(int)writememb;
2897   if(type==STOREH_STUB)
2898     ftable=(int)writememh;
2899   if(type==STOREW_STUB)
2900     ftable=(int)writemem;
2901 #ifndef FORCE32
2902   if(type==STORED_STUB)
2903     ftable=(int)writememd;
2904 #endif
2905   assert(ftable!=0);
2906   emit_writeword(rs,(int)&address);
2907   //emit_shrimm(rs,16,rs);
2908   //emit_movmem_indexedx4(ftable,rs,rs);
2909   if(type==STOREB_STUB)
2910     emit_writebyte(rt,(int)&byte);
2911   if(type==STOREH_STUB)
2912     emit_writehword(rt,(int)&hword);
2913   if(type==STOREW_STUB)
2914     emit_writeword(rt,(int)&word);
2915   if(type==STORED_STUB) {
2916 #ifndef FORCE32
2917     emit_writeword(rt,(int)&dword);
2918     emit_writeword(target?rth:rt,(int)&dword+4);
2919 #else
2920     printf("STORED_STUB\n");
2921 #endif
2922   }
2923   //emit_pusha();
2924   save_regs(reglist);
2925   //emit_shrimm(rs,16,1);
2926   int cc=get_reg(regmap,CCREG);
2927   if(cc<0) {
2928     emit_loadreg(CCREG,2);
2929   }
2930   //emit_movimm(ftable,0);
2931   emit_movimm(((u_int *)ftable)[addr>>16],0);
2932   //emit_readword((int)&last_count,12);
2933   emit_addimm(cc<0?2:cc,CLOCK_DIVIDER*(adj+1),2);
2934 #ifndef PCSX
2935   if((signed int)addr>=(signed int)0xC0000000) {
2936     // Pagefault address
2937     int ds=regmap!=regs[i].regmap;
2938     emit_movimm(start+i*4+(((regs[i].was32>>rs1[i])&1)<<1)+ds,3);
2939   }
2940 #endif
2941   //emit_add(12,2,2);
2942   //emit_writeword(2,(int)&Count);
2943   //emit_call(((u_int *)ftable)[addr>>16]);
2944   emit_call((int)&indirect_jump);
2945   emit_readword((int)&Count,HOST_TEMPREG);
2946   emit_readword((int)&next_interupt,2);
2947   emit_addimm(HOST_TEMPREG,-CLOCK_DIVIDER*(adj+1),HOST_TEMPREG);
2948   emit_writeword(2,(int)&last_count);
2949   emit_sub(HOST_TEMPREG,2,cc<0?HOST_TEMPREG:cc);
2950   if(cc<0) {
2951     emit_storereg(CCREG,HOST_TEMPREG);
2952   }
2953   //emit_popa();
2954   restore_regs(reglist);
2955 }
2956
2957 do_unalignedwritestub(int n)
2958 {
2959   assem_debug("do_unalignedwritestub %x\n",start+stubs[n][3]*4);
2960   literal_pool(256);
2961   set_jump_target(stubs[n][1],(int)out);
2962
2963   int i=stubs[n][3];
2964   struct regstat *i_regs=(struct regstat *)stubs[n][4];
2965   int addr=stubs[n][5];
2966   u_int reglist=stubs[n][7];
2967   signed char *i_regmap=i_regs->regmap;
2968   int temp2=get_reg(i_regmap,FTEMP);
2969   int rt;
2970   int ds, real_rs;
2971   rt=get_reg(i_regmap,rs2[i]);
2972   assert(rt>=0);
2973   assert(addr>=0);
2974   assert(opcode[i]==0x2a||opcode[i]==0x2e); // SWL/SWR only implemented
2975   reglist|=(1<<addr);
2976   reglist&=~(1<<temp2);
2977
2978   emit_andimm(addr,0xfffffffc,temp2);
2979   emit_writeword(temp2,(int)&address);
2980
2981   save_regs(reglist);
2982   ds=i_regs!=&regs[i];
2983   real_rs=get_reg(i_regmap,rs1[i]);
2984   u_int cmask=ds?-1:(0x100f|~i_regs->wasconst);
2985   if(!ds) load_all_consts(regs[i].regmap_entry,regs[i].was32,regs[i].wasdirty&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs))&0x100f,i);
2986   wb_dirtys(i_regs->regmap_entry,i_regs->was32,i_regs->wasdirty&cmask&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs)));
2987   if(!ds) wb_consts(regs[i].regmap_entry,regs[i].was32,regs[i].wasdirty&~(1<<addr)&(real_rs<0?-1:~(1<<real_rs))&~0x100f,i);
2988   emit_shrimm(addr,16,1);
2989   int cc=get_reg(i_regmap,CCREG);
2990   if(cc<0) {
2991     emit_loadreg(CCREG,2);
2992   }
2993   emit_movimm((u_int)readmem,0);
2994   emit_addimm(cc<0?2:cc,2*stubs[n][6]+2,2);
2995 #ifndef PCSX
2996   // pagefault address
2997   emit_movimm(start+stubs[n][3]*4+(((regs[i].was32>>rs1[i])&1)<<1)+ds,3);
2998 #endif
2999   emit_call((int)&indirect_jump_indexed);
3000   restore_regs(reglist);
3001
3002   emit_readword((int)&readmem_dword,temp2);
3003   int temp=addr; //hmh
3004   emit_shlimm(addr,3,temp);
3005   emit_andimm(temp,24,temp);
3006 #ifdef BIG_ENDIAN_MIPS
3007   if (opcode[i]==0x2e) // SWR
3008 #else
3009   if (opcode[i]==0x2a) // SWL
3010 #endif
3011     emit_xorimm(temp,24,temp);
3012   emit_movimm(-1,HOST_TEMPREG);
3013   if (opcode[i]==0x2a) { // SWL
3014     emit_bic_lsr(temp2,HOST_TEMPREG,temp,temp2);
3015     emit_orrshr(rt,temp,temp2);
3016   }else{
3017     emit_bic_lsl(temp2,HOST_TEMPREG,temp,temp2);
3018     emit_orrshl(rt,temp,temp2);
3019   }
3020   emit_readword((int)&address,addr);
3021   emit_writeword(temp2,(int)&word);
3022   //save_regs(reglist); // don't need to, no state changes
3023   emit_shrimm(addr,16,1);
3024   emit_movimm((u_int)writemem,0);
3025   //emit_call((int)&indirect_jump_indexed);
3026   emit_mov(15,14);
3027   emit_readword_dualindexedx4(0,1,15);
3028   emit_readword((int)&Count,HOST_TEMPREG);
3029   emit_readword((int)&next_interupt,2);
3030   emit_addimm(HOST_TEMPREG,-2*stubs[n][6]-2,HOST_TEMPREG);
3031   emit_writeword(2,(int)&last_count);
3032   emit_sub(HOST_TEMPREG,2,cc<0?HOST_TEMPREG:cc);
3033   if(cc<0) {
3034     emit_storereg(CCREG,HOST_TEMPREG);
3035   }
3036   restore_regs(reglist);
3037   emit_jmp(stubs[n][2]); // return address
3038 }
3039
3040 void printregs(int edi,int esi,int ebp,int esp,int b,int d,int c,int a)
3041 {
3042   printf("regs: %x %x %x %x %x %x %x (%x)\n",a,b,c,d,ebp,esi,edi,(&edi)[-1]);
3043 }
3044
3045 do_invstub(int n)
3046 {
3047   literal_pool(20);
3048   u_int reglist=stubs[n][3];
3049   set_jump_target(stubs[n][1],(int)out);
3050   save_regs(reglist);
3051   if(stubs[n][4]!=0) emit_mov(stubs[n][4],0);
3052   emit_call((int)&invalidate_addr);
3053   restore_regs(reglist);
3054   emit_jmp(stubs[n][2]); // return address
3055 }
3056
3057 int do_dirty_stub(int i)
3058 {
3059   assem_debug("do_dirty_stub %x\n",start+i*4);
3060   u_int addr=(int)start<(int)0xC0000000?(u_int)source:(u_int)start;
3061   #ifdef PCSX
3062   addr=(u_int)source;
3063   #endif
3064   // Careful about the code output here, verify_dirty needs to parse it.
3065   #ifdef ARMv5_ONLY
3066   emit_loadlp(addr,1);
3067   emit_loadlp((int)copy,2);
3068   emit_loadlp(slen*4,3);
3069   #else
3070   emit_movw(addr&0x0000FFFF,1);
3071   emit_movw(((u_int)copy)&0x0000FFFF,2);
3072   emit_movt(addr&0xFFFF0000,1);
3073   emit_movt(((u_int)copy)&0xFFFF0000,2);
3074   emit_movw(slen*4,3);
3075   #endif
3076   emit_movimm(start+i*4,0);
3077   emit_call((int)start<(int)0xC0000000?(int)&verify_code:(int)&verify_code_vm);
3078   int entry=(int)out;
3079   load_regs_entry(i);
3080   if(entry==(int)out) entry=instr_addr[i];
3081   emit_jmp(instr_addr[i]);
3082   return entry;
3083 }
3084
3085 void do_dirty_stub_ds()
3086 {
3087   // Careful about the code output here, verify_dirty needs to parse it.
3088   #ifdef ARMv5_ONLY
3089   emit_loadlp((int)start<(int)0xC0000000?(int)source:(int)start,1);
3090   emit_loadlp((int)copy,2);
3091   emit_loadlp(slen*4,3);
3092   #else
3093   emit_movw(((int)start<(int)0xC0000000?(u_int)source:(u_int)start)&0x0000FFFF,1);
3094   emit_movw(((u_int)copy)&0x0000FFFF,2);
3095   emit_movt(((int)start<(int)0xC0000000?(u_int)source:(u_int)start)&0xFFFF0000,1);
3096   emit_movt(((u_int)copy)&0xFFFF0000,2);
3097   emit_movw(slen*4,3);
3098   #endif
3099   emit_movimm(start+1,0);
3100   emit_call((int)&verify_code_ds);
3101 }
3102
3103 do_cop1stub(int n)
3104 {
3105   literal_pool(256);
3106   assem_debug("do_cop1stub %x\n",start+stubs[n][3]*4);
3107   set_jump_target(stubs[n][1],(int)out);
3108   int i=stubs[n][3];
3109 //  int rs=stubs[n][4];
3110   struct regstat *i_regs=(struct regstat *)stubs[n][5];
3111   int ds=stubs[n][6];
3112   if(!ds) {
3113     load_all_consts(regs[i].regmap_entry,regs[i].was32,regs[i].wasdirty,i);
3114     //if(i_regs!=&regs[i]) printf("oops: regs[i]=%x i_regs=%x",(int)&regs[i],(int)i_regs);
3115   }
3116   //else {printf("fp exception in delay slot\n");}
3117   wb_dirtys(i_regs->regmap_entry,i_regs->was32,i_regs->wasdirty);
3118   if(regs[i].regmap_entry[HOST_CCREG]!=CCREG) emit_loadreg(CCREG,HOST_CCREG);
3119   emit_movimm(start+(i-ds)*4,EAX); // Get PC
3120   emit_addimm(HOST_CCREG,CLOCK_DIVIDER*ccadj[i],HOST_CCREG); // CHECK: is this right?  There should probably be an extra cycle...
3121   emit_jmp(ds?(int)fp_exception_ds:(int)fp_exception);
3122 }
3123
3124 /* TLB */
3125
3126 int do_tlb_r(int s,int ar,int map,int x,int a,int shift,int c,u_int addr)
3127 {
3128   if(c) {
3129     if((signed int)addr>=(signed int)0xC0000000) {
3130       // address_generation already loaded the const
3131       emit_readword_dualindexedx4(FP,map,map);
3132     }
3133     else
3134       return -1; // No mapping
3135   }
3136   else {
3137     assert(s!=map);
3138     emit_movimm(((int)memory_map-(int)&dynarec_local)>>2,map);
3139     emit_addsr12(map,s,map);
3140     // Schedule this while we wait on the load
3141     //if(x) emit_xorimm(s,x,ar);
3142     if(shift>=0) emit_shlimm(s,3,shift);
3143     if(~a) emit_andimm(s,a,ar);
3144     emit_readword_dualindexedx4(FP,map,map);
3145   }
3146   return map;
3147 }
3148 int do_tlb_r_branch(int map, int c, u_int addr, int *jaddr)
3149 {
3150   if(!c||(signed int)addr>=(signed int)0xC0000000) {
3151     emit_test(map,map);
3152     *jaddr=(int)out;
3153     emit_js(0);
3154   }
3155   return map;
3156 }
3157
3158 int gen_tlb_addr_r(int ar, int map) {
3159   if(map>=0) {
3160     assem_debug("add %s,%s,%s lsl #2\n",regname[ar],regname[ar],regname[map]);
3161     output_w32(0xe0800100|rd_rn_rm(ar,ar,map));
3162   }
3163 }
3164
3165 int do_tlb_w(int s,int ar,int map,int x,int c,u_int addr)
3166 {
3167   if(c) {
3168     if(addr<0x80800000||addr>=0xC0000000) {
3169       // address_generation already loaded the const
3170       emit_readword_dualindexedx4(FP,map,map);
3171     }
3172     else
3173       return -1; // No mapping
3174   }
3175   else {
3176     assert(s!=map);
3177     emit_movimm(((int)memory_map-(int)&dynarec_local)>>2,map);
3178     emit_addsr12(map,s,map);
3179     // Schedule this while we wait on the load
3180     //if(x) emit_xorimm(s,x,ar);
3181     emit_readword_dualindexedx4(FP,map,map);
3182   }
3183   return map;
3184 }
3185 int do_tlb_w_branch(int map, int c, u_int addr, int *jaddr)
3186 {
3187   if(!c||addr<0x80800000||addr>=0xC0000000) {
3188     emit_testimm(map,0x40000000);
3189     *jaddr=(int)out;
3190     emit_jne(0);
3191   }
3192 }
3193
3194 int gen_tlb_addr_w(int ar, int map) {
3195   if(map>=0) {
3196     assem_debug("add %s,%s,%s lsl #2\n",regname[ar],regname[ar],regname[map]);
3197     output_w32(0xe0800100|rd_rn_rm(ar,ar,map));
3198   }
3199 }
3200
3201 // Generate the address of the memory_map entry, relative to dynarec_local
3202 generate_map_const(u_int addr,int reg) {
3203   //printf("generate_map_const(%x,%s)\n",addr,regname[reg]);
3204   emit_movimm((addr>>12)+(((u_int)memory_map-(u_int)&dynarec_local)>>2),reg);
3205 }
3206
3207 /* Special assem */
3208
3209 void shift_assemble_arm(int i,struct regstat *i_regs)
3210 {
3211   if(rt1[i]) {
3212     if(opcode2[i]<=0x07) // SLLV/SRLV/SRAV
3213     {
3214       signed char s,t,shift;
3215       t=get_reg(i_regs->regmap,rt1[i]);
3216       s=get_reg(i_regs->regmap,rs1[i]);
3217       shift=get_reg(i_regs->regmap,rs2[i]);
3218       if(t>=0){
3219         if(rs1[i]==0)
3220         {
3221           emit_zeroreg(t);
3222         }
3223         else if(rs2[i]==0)
3224         {
3225           assert(s>=0);
3226           if(s!=t) emit_mov(s,t);
3227         }
3228         else
3229         {
3230           emit_andimm(shift,31,HOST_TEMPREG);
3231           if(opcode2[i]==4) // SLLV
3232           {
3233             emit_shl(s,HOST_TEMPREG,t);
3234           }
3235           if(opcode2[i]==6) // SRLV
3236           {
3237             emit_shr(s,HOST_TEMPREG,t);
3238           }
3239           if(opcode2[i]==7) // SRAV
3240           {
3241             emit_sar(s,HOST_TEMPREG,t);
3242           }
3243         }
3244       }
3245     } else { // DSLLV/DSRLV/DSRAV
3246       signed char sh,sl,th,tl,shift;
3247       th=get_reg(i_regs->regmap,rt1[i]|64);
3248       tl=get_reg(i_regs->regmap,rt1[i]);
3249       sh=get_reg(i_regs->regmap,rs1[i]|64);
3250       sl=get_reg(i_regs->regmap,rs1[i]);
3251       shift=get_reg(i_regs->regmap,rs2[i]);
3252       if(tl>=0){
3253         if(rs1[i]==0)
3254         {
3255           emit_zeroreg(tl);
3256           if(th>=0) emit_zeroreg(th);
3257         }
3258         else if(rs2[i]==0)
3259         {
3260           assert(sl>=0);
3261           if(sl!=tl) emit_mov(sl,tl);
3262           if(th>=0&&sh!=th) emit_mov(sh,th);
3263         }
3264         else
3265         {
3266           // FIXME: What if shift==tl ?
3267           assert(shift!=tl);
3268           int temp=get_reg(i_regs->regmap,-1);
3269           int real_th=th;
3270           if(th<0&&opcode2[i]!=0x14) {th=temp;} // DSLLV doesn't need a temporary register
3271           assert(sl>=0);
3272           assert(sh>=0);
3273           emit_andimm(shift,31,HOST_TEMPREG);
3274           if(opcode2[i]==0x14) // DSLLV
3275           {
3276             if(th>=0) emit_shl(sh,HOST_TEMPREG,th);
3277             emit_rsbimm(HOST_TEMPREG,32,HOST_TEMPREG);
3278             emit_orrshr(sl,HOST_TEMPREG,th);
3279             emit_andimm(shift,31,HOST_TEMPREG);
3280             emit_testimm(shift,32);
3281             emit_shl(sl,HOST_TEMPREG,tl);
3282             if(th>=0) emit_cmovne_reg(tl,th);
3283             emit_cmovne_imm(0,tl);
3284           }
3285           if(opcode2[i]==0x16) // DSRLV
3286           {
3287             assert(th>=0);
3288             emit_shr(sl,HOST_TEMPREG,tl);
3289             emit_rsbimm(HOST_TEMPREG,32,HOST_TEMPREG);
3290             emit_orrshl(sh,HOST_TEMPREG,tl);
3291             emit_andimm(shift,31,HOST_TEMPREG);
3292             emit_testimm(shift,32);
3293             emit_shr(sh,HOST_TEMPREG,th);
3294             emit_cmovne_reg(th,tl);
3295             if(real_th>=0) emit_cmovne_imm(0,th);
3296           }
3297           if(opcode2[i]==0x17) // DSRAV
3298           {
3299             assert(th>=0);
3300             emit_shr(sl,HOST_TEMPREG,tl);
3301             emit_rsbimm(HOST_TEMPREG,32,HOST_TEMPREG);
3302             if(real_th>=0) {
3303               assert(temp>=0);
3304               emit_sarimm(th,31,temp);
3305             }
3306             emit_orrshl(sh,HOST_TEMPREG,tl);
3307             emit_andimm(shift,31,HOST_TEMPREG);
3308             emit_testimm(shift,32);
3309             emit_sar(sh,HOST_TEMPREG,th);
3310             emit_cmovne_reg(th,tl);
3311             if(real_th>=0) emit_cmovne_reg(temp,th);
3312           }
3313         }
3314       }
3315     }
3316   }
3317 }
3318 #define shift_assemble shift_assemble_arm
3319
3320 void loadlr_assemble_arm(int i,struct regstat *i_regs)
3321 {
3322   int s,th,tl,temp,temp2,addr,map=-1;
3323   int offset;
3324   int jaddr=0;
3325   int memtarget,c=0;
3326   u_int hr,reglist=0;
3327   th=get_reg(i_regs->regmap,rt1[i]|64);
3328   tl=get_reg(i_regs->regmap,rt1[i]);
3329   s=get_reg(i_regs->regmap,rs1[i]);
3330   temp=get_reg(i_regs->regmap,-1);
3331   temp2=get_reg(i_regs->regmap,FTEMP);
3332   addr=get_reg(i_regs->regmap,AGEN1+(i&1));
3333   assert(addr<0);
3334   offset=imm[i];
3335   for(hr=0;hr<HOST_REGS;hr++) {
3336     if(i_regs->regmap[hr]>=0) reglist|=1<<hr;
3337   }
3338   reglist|=1<<temp;
3339   if(offset||s<0||c) addr=temp2;
3340   else addr=s;
3341   if(s>=0) {
3342     c=(i_regs->wasconst>>s)&1;
3343     memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
3344     if(using_tlb&&((signed int)(constmap[i][s]+offset))>=(signed int)0xC0000000) memtarget=1;
3345   }
3346   if(!using_tlb) {
3347     if(!c) {
3348       #ifdef RAM_OFFSET
3349       map=get_reg(i_regs->regmap,ROREG);
3350       if(map<0) emit_loadreg(ROREG,map=HOST_TEMPREG);
3351       #endif
3352       emit_shlimm(addr,3,temp);
3353       if (opcode[i]==0x22||opcode[i]==0x26) {
3354         emit_andimm(addr,0xFFFFFFFC,temp2); // LWL/LWR
3355       }else{
3356         emit_andimm(addr,0xFFFFFFF8,temp2); // LDL/LDR
3357       }
3358       emit_cmpimm(addr,RAM_SIZE);
3359       jaddr=(int)out;
3360       emit_jno(0);
3361     }
3362     else {
3363       if (opcode[i]==0x22||opcode[i]==0x26) {
3364         emit_movimm(((constmap[i][s]+offset)<<3)&24,temp); // LWL/LWR
3365       }else{
3366         emit_movimm(((constmap[i][s]+offset)<<3)&56,temp); // LDL/LDR
3367       }
3368     }
3369   }else{ // using tlb
3370     int a;
3371     if(c) {
3372       a=-1;
3373     }else if (opcode[i]==0x22||opcode[i]==0x26) {
3374       a=0xFFFFFFFC; // LWL/LWR
3375     }else{
3376       a=0xFFFFFFF8; // LDL/LDR
3377     }
3378     map=get_reg(i_regs->regmap,TLREG);
3379     assert(map>=0);
3380     map=do_tlb_r(addr,temp2,map,0,a,c?-1:temp,c,constmap[i][s]+offset);
3381     if(c) {
3382       if (opcode[i]==0x22||opcode[i]==0x26) {
3383         emit_movimm(((constmap[i][s]+offset)<<3)&24,temp); // LWL/LWR
3384       }else{
3385         emit_movimm(((constmap[i][s]+offset)<<3)&56,temp); // LDL/LDR
3386       }
3387     }
3388     do_tlb_r_branch(map,c,constmap[i][s]+offset,&jaddr);
3389   }
3390   if (opcode[i]==0x22||opcode[i]==0x26) { // LWL/LWR
3391     if(!c||memtarget) {
3392       //emit_readword_indexed((int)rdram-0x80000000,temp2,temp2);
3393       emit_readword_indexed_tlb(0,temp2,map,temp2);
3394       if(jaddr) add_stub(LOADW_STUB,jaddr,(int)out,i,temp2,(int)i_regs,ccadj[i],reglist);
3395     }
3396     else
3397       inline_readstub(LOADW_STUB,i,(constmap[i][s]+offset)&0xFFFFFFFC,i_regs->regmap,FTEMP,ccadj[i],reglist);
3398     if(rt1[i]) {
3399       assert(tl>=0);
3400       emit_andimm(temp,24,temp);
3401 #ifdef BIG_ENDIAN_MIPS
3402       if (opcode[i]==0x26) // LWR
3403 #else
3404       if (opcode[i]==0x22) // LWL
3405 #endif
3406         emit_xorimm(temp,24,temp);
3407       emit_movimm(-1,HOST_TEMPREG);
3408       if (opcode[i]==0x26) {
3409         emit_shr(temp2,temp,temp2);
3410         emit_bic_lsr(tl,HOST_TEMPREG,temp,tl);
3411       }else{
3412         emit_shl(temp2,temp,temp2);
3413         emit_bic_lsl(tl,HOST_TEMPREG,temp,tl);
3414       }
3415       emit_or(temp2,tl,tl);
3416     }
3417     //emit_storereg(rt1[i],tl); // DEBUG
3418   }
3419   if (opcode[i]==0x1A||opcode[i]==0x1B) { // LDL/LDR
3420     // FIXME: little endian
3421     int temp2h=get_reg(i_regs->regmap,FTEMP|64);
3422     if(!c||memtarget) {
3423       //if(th>=0) emit_readword_indexed((int)rdram-0x80000000,temp2,temp2h);
3424       //emit_readword_indexed((int)rdram-0x7FFFFFFC,temp2,temp2);
3425       emit_readdword_indexed_tlb(0,temp2,map,temp2h,temp2);
3426       if(jaddr) add_stub(LOADD_STUB,jaddr,(int)out,i,temp2,(int)i_regs,ccadj[i],reglist);
3427     }
3428     else
3429       inline_readstub(LOADD_STUB,i,(constmap[i][s]+offset)&0xFFFFFFF8,i_regs->regmap,FTEMP,ccadj[i],reglist);
3430     if(rt1[i]) {
3431       assert(th>=0);
3432       assert(tl>=0);
3433       emit_testimm(temp,32);
3434       emit_andimm(temp,24,temp);
3435       if (opcode[i]==0x1A) { // LDL
3436         emit_rsbimm(temp,32,HOST_TEMPREG);
3437         emit_shl(temp2h,temp,temp2h);
3438         emit_orrshr(temp2,HOST_TEMPREG,temp2h);
3439         emit_movimm(-1,HOST_TEMPREG);
3440         emit_shl(temp2,temp,temp2);
3441         emit_cmove_reg(temp2h,th);
3442         emit_biceq_lsl(tl,HOST_TEMPREG,temp,tl);
3443         emit_bicne_lsl(th,HOST_TEMPREG,temp,th);
3444         emit_orreq(temp2,tl,tl);
3445         emit_orrne(temp2,th,th);
3446       }
3447       if (opcode[i]==0x1B) { // LDR
3448         emit_xorimm(temp,24,temp);
3449         emit_rsbimm(temp,32,HOST_TEMPREG);
3450         emit_shr(temp2,temp,temp2);
3451         emit_orrshl(temp2h,HOST_TEMPREG,temp2);
3452         emit_movimm(-1,HOST_TEMPREG);
3453         emit_shr(temp2h,temp,temp2h);
3454         emit_cmovne_reg(temp2,tl);
3455         emit_bicne_lsr(th,HOST_TEMPREG,temp,th);
3456         emit_biceq_lsr(tl,HOST_TEMPREG,temp,tl);
3457         emit_orrne(temp2h,th,th);
3458         emit_orreq(temp2h,tl,tl);
3459       }
3460     }
3461   }
3462 }
3463 #define loadlr_assemble loadlr_assemble_arm
3464
3465 void cop0_assemble(int i,struct regstat *i_regs)
3466 {
3467   if(opcode2[i]==0) // MFC0
3468   {
3469     signed char t=get_reg(i_regs->regmap,rt1[i]);
3470     char copr=(source[i]>>11)&0x1f;
3471     //assert(t>=0); // Why does this happen?  OOT is weird
3472     if(t>=0&&rt1[i]!=0) {
3473 #ifdef MUPEN64
3474       emit_addimm(FP,(int)&fake_pc-(int)&dynarec_local,0);
3475       emit_movimm((source[i]>>11)&0x1f,1);
3476       emit_writeword(0,(int)&PC);
3477       emit_writebyte(1,(int)&(fake_pc.f.r.nrd));
3478       if(copr==9) {
3479         emit_readword((int)&last_count,ECX);
3480         emit_loadreg(CCREG,HOST_CCREG); // TODO: do proper reg alloc
3481         emit_add(HOST_CCREG,ECX,HOST_CCREG);
3482         emit_addimm(HOST_CCREG,CLOCK_DIVIDER*ccadj[i],HOST_CCREG);
3483         emit_writeword(HOST_CCREG,(int)&Count);
3484       }
3485       emit_call((int)MFC0);
3486       emit_readword((int)&readmem_dword,t);
3487 #else
3488       emit_readword((int)&reg_cop0+copr*4,t);
3489 #endif
3490     }
3491   }
3492   else if(opcode2[i]==4) // MTC0
3493   {
3494     signed char s=get_reg(i_regs->regmap,rs1[i]);
3495     char copr=(source[i]>>11)&0x1f;
3496     assert(s>=0);
3497     emit_writeword(s,(int)&readmem_dword);
3498     wb_register(rs1[i],i_regs->regmap,i_regs->dirty,i_regs->is32);
3499 #ifdef MUPEN64
3500     emit_addimm(FP,(int)&fake_pc-(int)&dynarec_local,0);
3501     emit_movimm((source[i]>>11)&0x1f,1);
3502     emit_writeword(0,(int)&PC);
3503     emit_writebyte(1,(int)&(fake_pc.f.r.nrd));
3504 #endif
3505     if(copr==9||copr==11||copr==12||copr==13) {
3506       emit_readword((int)&last_count,ECX);
3507       emit_loadreg(CCREG,HOST_CCREG); // TODO: do proper reg alloc
3508       emit_add(HOST_CCREG,ECX,HOST_CCREG);
3509       emit_addimm(HOST_CCREG,CLOCK_DIVIDER*ccadj[i],HOST_CCREG);
3510       emit_writeword(HOST_CCREG,(int)&Count);
3511     }
3512     // What a mess.  The status register (12) can enable interrupts,
3513     // so needs a special case to handle a pending interrupt.
3514     // The interrupt must be taken immediately, because a subsequent
3515     // instruction might disable interrupts again.
3516     if(copr==12||copr==13) {
3517 #ifdef PCSX
3518       if (is_delayslot) {
3519         // burn cycles to cause cc_interrupt, which will
3520         // reschedule next_interupt. Relies on CCREG from above.
3521         assem_debug("MTC0 DS %d\n", copr);
3522         emit_writeword(HOST_CCREG,(int)&last_count);
3523         emit_movimm(0,HOST_CCREG);
3524         emit_storereg(CCREG,HOST_CCREG);
3525         emit_movimm(copr,0);
3526         emit_call((int)pcsx_mtc0_ds);
3527         return;
3528       }
3529 #endif
3530       emit_movimm(start+i*4+4,0);
3531       emit_movimm(0,1);
3532       emit_writeword(0,(int)&pcaddr);
3533       emit_writeword(1,(int)&pending_exception);
3534     }
3535     //else if(copr==12&&is_delayslot) emit_call((int)MTC0_R12);
3536     //else
3537 #ifdef PCSX
3538     emit_movimm(copr,0);
3539     emit_call((int)pcsx_mtc0);
3540 #else
3541     emit_call((int)MTC0);
3542 #endif
3543     if(copr==9||copr==11||copr==12||copr==13) {
3544       emit_readword((int)&Count,HOST_CCREG);
3545       emit_readword((int)&next_interupt,ECX);
3546       emit_addimm(HOST_CCREG,-CLOCK_DIVIDER*ccadj[i],HOST_CCREG);
3547       emit_sub(HOST_CCREG,ECX,HOST_CCREG);
3548       emit_writeword(ECX,(int)&last_count);
3549       emit_storereg(CCREG,HOST_CCREG);
3550     }
3551     if(copr==12||copr==13) {
3552       assert(!is_delayslot);
3553       emit_readword((int)&pending_exception,14);
3554     }
3555     emit_loadreg(rs1[i],s);
3556     if(get_reg(i_regs->regmap,rs1[i]|64)>=0)
3557       emit_loadreg(rs1[i]|64,get_reg(i_regs->regmap,rs1[i]|64));
3558     if(copr==12||copr==13) {
3559       emit_test(14,14);
3560       emit_jne((int)&do_interrupt);
3561     }
3562     cop1_usable=0;
3563   }
3564   else
3565   {
3566     assert(opcode2[i]==0x10);
3567 #ifndef DISABLE_TLB
3568     if((source[i]&0x3f)==0x01) // TLBR
3569       emit_call((int)TLBR);
3570     if((source[i]&0x3f)==0x02) // TLBWI
3571       emit_call((int)TLBWI_new);
3572     if((source[i]&0x3f)==0x06) { // TLBWR
3573       // The TLB entry written by TLBWR is dependent on the count,
3574       // so update the cycle count
3575       emit_readword((int)&last_count,ECX);
3576       if(i_regs->regmap[HOST_CCREG]!=CCREG) emit_loadreg(CCREG,HOST_CCREG);
3577       emit_add(HOST_CCREG,ECX,HOST_CCREG);
3578       emit_addimm(HOST_CCREG,CLOCK_DIVIDER*ccadj[i],HOST_CCREG);
3579       emit_writeword(HOST_CCREG,(int)&Count);
3580       emit_call((int)TLBWR_new);
3581     }
3582     if((source[i]&0x3f)==0x08) // TLBP
3583       emit_call((int)TLBP);
3584 #endif
3585 #ifdef PCSX
3586     if((source[i]&0x3f)==0x10) // RFE
3587     {
3588       emit_readword((int)&Status,0);
3589       emit_andimm(0,0x3c,1);
3590       emit_andimm(0,~0xf,0);
3591       emit_orrshr_imm(1,2,0);
3592       emit_writeword(0,(int)&Status);
3593     }
3594 #else
3595     if((source[i]&0x3f)==0x18) // ERET
3596     {
3597       int count=ccadj[i];
3598       if(i_regs->regmap[HOST_CCREG]!=CCREG) emit_loadreg(CCREG,HOST_CCREG);
3599       emit_addimm(HOST_CCREG,CLOCK_DIVIDER*count,HOST_CCREG); // TODO: Should there be an extra cycle here?
3600       emit_jmp((int)jump_eret);
3601     }
3602 #endif
3603   }
3604 }
3605
3606 static void cop2_get_dreg(u_int copr,signed char tl,signed char temp)
3607 {
3608   switch (copr) {
3609     case 1:
3610     case 3:
3611     case 5:
3612     case 8:
3613     case 9:
3614     case 10:
3615     case 11:
3616       emit_readword((int)&reg_cop2d[copr],tl);
3617       emit_signextend16(tl,tl);
3618       emit_writeword(tl,(int)&reg_cop2d[copr]); // hmh
3619       break;
3620     case 7:
3621     case 16:
3622     case 17:
3623     case 18:
3624     case 19:
3625       emit_readword((int)&reg_cop2d[copr],tl);
3626       emit_andimm(tl,0xffff,tl);
3627       emit_writeword(tl,(int)&reg_cop2d[copr]);
3628       break;
3629     case 15:
3630       emit_readword((int)&reg_cop2d[14],tl); // SXY2
3631       emit_writeword(tl,(int)&reg_cop2d[copr]);
3632       break;
3633     case 28:
3634     case 29:
3635       emit_readword((int)&reg_cop2d[9],temp);
3636       emit_testimm(temp,0x8000); // do we need this?
3637       emit_andimm(temp,0xf80,temp);
3638       emit_andne_imm(temp,0,temp);
3639       emit_shrimm(temp,7,tl);
3640       emit_readword((int)&reg_cop2d[10],temp);
3641       emit_testimm(temp,0x8000);
3642       emit_andimm(temp,0xf80,temp);
3643       emit_andne_imm(temp,0,temp);
3644       emit_orrshr_imm(temp,2,tl);
3645       emit_readword((int)&reg_cop2d[11],temp);
3646       emit_testimm(temp,0x8000);
3647       emit_andimm(temp,0xf80,temp);
3648       emit_andne_imm(temp,0,temp);
3649       emit_orrshl_imm(temp,3,tl);
3650       emit_writeword(tl,(int)&reg_cop2d[copr]);
3651       break;
3652     default:
3653       emit_readword((int)&reg_cop2d[copr],tl);
3654       break;
3655   }
3656 }
3657
3658 static void cop2_put_dreg(u_int copr,signed char sl,signed char temp)
3659 {
3660   switch (copr) {
3661     case 15:
3662       emit_readword((int)&reg_cop2d[13],temp);  // SXY1
3663       emit_writeword(sl,(int)&reg_cop2d[copr]);
3664       emit_writeword(temp,(int)&reg_cop2d[12]); // SXY0
3665       emit_readword((int)&reg_cop2d[14],temp);  // SXY2
3666       emit_writeword(sl,(int)&reg_cop2d[14]);
3667       emit_writeword(temp,(int)&reg_cop2d[13]); // SXY1
3668       break;
3669     case 28:
3670       emit_andimm(sl,0x001f,temp);
3671       emit_shlimm(temp,7,temp);
3672       emit_writeword(temp,(int)&reg_cop2d[9]);
3673       emit_andimm(sl,0x03e0,temp);
3674       emit_shlimm(temp,2,temp);
3675       emit_writeword(temp,(int)&reg_cop2d[10]);
3676       emit_andimm(sl,0x7c00,temp);
3677       emit_shrimm(temp,3,temp);
3678       emit_writeword(temp,(int)&reg_cop2d[11]);
3679       emit_writeword(sl,(int)&reg_cop2d[28]);
3680       break;
3681     case 30:
3682       emit_movs(sl,temp);
3683       emit_mvnmi(temp,temp);
3684       emit_clz(temp,temp);
3685       emit_writeword(sl,(int)&reg_cop2d[30]);
3686       emit_writeword(temp,(int)&reg_cop2d[31]);
3687       break;
3688     case 31:
3689       break;
3690     default:
3691       emit_writeword(sl,(int)&reg_cop2d[copr]);
3692       break;
3693   }
3694 }
3695
3696 void cop2_assemble(int i,struct regstat *i_regs)
3697 {
3698   u_int copr=(source[i]>>11)&0x1f;
3699   signed char temp=get_reg(i_regs->regmap,-1);
3700   if (opcode2[i]==0) { // MFC2
3701     signed char tl=get_reg(i_regs->regmap,rt1[i]);
3702     if(tl>=0&&rt1[i]!=0)
3703       cop2_get_dreg(copr,tl,temp);
3704   }
3705   else if (opcode2[i]==4) { // MTC2
3706     signed char sl=get_reg(i_regs->regmap,rs1[i]);
3707     cop2_put_dreg(copr,sl,temp);
3708   }
3709   else if (opcode2[i]==2) // CFC2
3710   {
3711     signed char tl=get_reg(i_regs->regmap,rt1[i]);
3712     if(tl>=0&&rt1[i]!=0)
3713       emit_readword((int)&reg_cop2c[copr],tl);
3714   }
3715   else if (opcode2[i]==6) // CTC2
3716   {
3717     signed char sl=get_reg(i_regs->regmap,rs1[i]);
3718     switch(copr) {
3719       case 4:
3720       case 12:
3721       case 20:
3722       case 26:
3723       case 27:
3724       case 29:
3725       case 30:
3726         emit_signextend16(sl,temp);
3727         break;
3728       case 31:
3729         //value = value & 0x7ffff000;
3730         //if (value & 0x7f87e000) value |= 0x80000000;
3731         emit_shrimm(sl,12,temp);
3732         emit_shlimm(temp,12,temp);
3733         emit_testimm(temp,0x7f000000);
3734         emit_testeqimm(temp,0x00870000);
3735         emit_testeqimm(temp,0x0000e000);
3736         emit_orrne_imm(temp,0x80000000,temp);
3737         break;
3738       default:
3739         temp=sl;
3740         break;
3741     }
3742     emit_writeword(temp,(int)&reg_cop2c[copr]);
3743     assert(sl>=0);
3744   }
3745 }
3746
3747 void c2op_assemble(int i,struct regstat *i_regs)
3748 {
3749   signed char temp=get_reg(i_regs->regmap,-1);
3750   u_int c2op=source[i]&0x3f;
3751   u_int hr,reglist=0;
3752   for(hr=0;hr<HOST_REGS;hr++) {
3753     if(i_regs->regmap[hr]>=0) reglist|=1<<hr;
3754   }
3755   if(i==0||itype[i-1]!=C2OP)
3756     save_regs(reglist);
3757
3758   if (gte_handlers[c2op]!=NULL) {
3759     int cc=get_reg(i_regs->regmap,CCREG);
3760     emit_movimm(source[i],1); // opcode
3761     if (cc>=0&&gte_cycletab[c2op])
3762       emit_addimm(cc,gte_cycletab[c2op]/2,cc); // XXX: could just adjust ccadj?
3763     emit_addimm(FP,(int)&psxRegs.CP2D.r[0]-(int)&dynarec_local,0); // cop2 regs
3764     emit_writeword(1,(int)&psxRegs.code);
3765     emit_call((int)gte_handlers[c2op]);
3766   }
3767
3768   if(i>=slen-1||itype[i+1]!=C2OP)
3769     restore_regs(reglist);
3770 }
3771
3772 void cop1_unusable(int i,struct regstat *i_regs)
3773 {
3774   // XXX: should just just do the exception instead
3775   if(!cop1_usable) {
3776     int jaddr=(int)out;
3777     emit_jmp(0);
3778     add_stub(FP_STUB,jaddr,(int)out,i,0,(int)i_regs,is_delayslot,0);
3779     cop1_usable=1;
3780   }
3781 }
3782
3783 void cop1_assemble(int i,struct regstat *i_regs)
3784 {
3785 #ifndef DISABLE_COP1
3786   // Check cop1 unusable
3787   if(!cop1_usable) {
3788     signed char rs=get_reg(i_regs->regmap,CSREG);
3789     assert(rs>=0);
3790     emit_testimm(rs,0x20000000);
3791     int jaddr=(int)out;
3792     emit_jeq(0);
3793     add_stub(FP_STUB,jaddr,(int)out,i,rs,(int)i_regs,is_delayslot,0);
3794     cop1_usable=1;
3795   }
3796   if (opcode2[i]==0) { // MFC1
3797     signed char tl=get_reg(i_regs->regmap,rt1[i]);
3798     if(tl>=0) {
3799       emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],tl);
3800       emit_readword_indexed(0,tl,tl);
3801     }
3802   }
3803   else if (opcode2[i]==1) { // DMFC1
3804     signed char tl=get_reg(i_regs->regmap,rt1[i]);
3805     signed char th=get_reg(i_regs->regmap,rt1[i]|64);
3806     if(tl>=0) {
3807       emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],tl);
3808       if(th>=0) emit_readword_indexed(4,tl,th);
3809       emit_readword_indexed(0,tl,tl);
3810     }
3811   }
3812   else if (opcode2[i]==4) { // MTC1
3813     signed char sl=get_reg(i_regs->regmap,rs1[i]);
3814     signed char temp=get_reg(i_regs->regmap,-1);
3815     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],temp);
3816     emit_writeword_indexed(sl,0,temp);
3817   }
3818   else if (opcode2[i]==5) { // DMTC1
3819     signed char sl=get_reg(i_regs->regmap,rs1[i]);
3820     signed char sh=rs1[i]>0?get_reg(i_regs->regmap,rs1[i]|64):sl;
3821     signed char temp=get_reg(i_regs->regmap,-1);
3822     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],temp);
3823     emit_writeword_indexed(sh,4,temp);
3824     emit_writeword_indexed(sl,0,temp);
3825   }
3826   else if (opcode2[i]==2) // CFC1
3827   {
3828     signed char tl=get_reg(i_regs->regmap,rt1[i]);
3829     if(tl>=0) {
3830       u_int copr=(source[i]>>11)&0x1f;
3831       if(copr==0) emit_readword((int)&FCR0,tl);
3832       if(copr==31) emit_readword((int)&FCR31,tl);
3833     }
3834   }
3835   else if (opcode2[i]==6) // CTC1
3836   {
3837     signed char sl=get_reg(i_regs->regmap,rs1[i]);
3838     u_int copr=(source[i]>>11)&0x1f;
3839     assert(sl>=0);
3840     if(copr==31)
3841     {
3842       emit_writeword(sl,(int)&FCR31);
3843       // Set the rounding mode
3844       //FIXME
3845       //char temp=get_reg(i_regs->regmap,-1);
3846       //emit_andimm(sl,3,temp);
3847       //emit_fldcw_indexed((int)&rounding_modes,temp);
3848     }
3849   }
3850 #else
3851   cop1_unusable(i, i_regs);
3852 #endif
3853 }
3854
3855 void fconv_assemble_arm(int i,struct regstat *i_regs)
3856 {
3857 #ifndef DISABLE_COP1
3858   signed char temp=get_reg(i_regs->regmap,-1);
3859   assert(temp>=0);
3860   // Check cop1 unusable
3861   if(!cop1_usable) {
3862     signed char rs=get_reg(i_regs->regmap,CSREG);
3863     assert(rs>=0);
3864     emit_testimm(rs,0x20000000);
3865     int jaddr=(int)out;
3866     emit_jeq(0);
3867     add_stub(FP_STUB,jaddr,(int)out,i,rs,(int)i_regs,is_delayslot,0);
3868     cop1_usable=1;
3869   }
3870   
3871   #if(defined(__VFP_FP__) && !defined(__SOFTFP__)) 
3872   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x0d) { // trunc_w_s
3873     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],temp);
3874     emit_flds(temp,15);
3875     emit_ftosizs(15,15); // float->int, truncate
3876     if(((source[i]>>11)&0x1f)!=((source[i]>>6)&0x1f))
3877       emit_readword((int)&reg_cop1_simple[(source[i]>>6)&0x1f],temp);
3878     emit_fsts(15,temp);
3879     return;
3880   }
3881   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x0d) { // trunc_w_d
3882     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],temp);
3883     emit_vldr(temp,7);
3884     emit_ftosizd(7,13); // double->int, truncate
3885     emit_readword((int)&reg_cop1_simple[(source[i]>>6)&0x1f],temp);
3886     emit_fsts(13,temp);
3887     return;
3888   }
3889   
3890   if(opcode2[i]==0x14&&(source[i]&0x3f)==0x20) { // cvt_s_w
3891     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],temp);
3892     emit_flds(temp,13);
3893     if(((source[i]>>11)&0x1f)!=((source[i]>>6)&0x1f))
3894       emit_readword((int)&reg_cop1_simple[(source[i]>>6)&0x1f],temp);
3895     emit_fsitos(13,15);
3896     emit_fsts(15,temp);
3897     return;
3898   }
3899   if(opcode2[i]==0x14&&(source[i]&0x3f)==0x21) { // cvt_d_w
3900     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],temp);
3901     emit_flds(temp,13);
3902     emit_readword((int)&reg_cop1_double[(source[i]>>6)&0x1f],temp);
3903     emit_fsitod(13,7);
3904     emit_vstr(7,temp);
3905     return;
3906   }
3907   
3908   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x21) { // cvt_d_s
3909     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],temp);
3910     emit_flds(temp,13);
3911     emit_readword((int)&reg_cop1_double[(source[i]>>6)&0x1f],temp);
3912     emit_fcvtds(13,7);
3913     emit_vstr(7,temp);
3914     return;
3915   }
3916   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x20) { // cvt_s_d
3917     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],temp);
3918     emit_vldr(temp,7);
3919     emit_readword((int)&reg_cop1_simple[(source[i]>>6)&0x1f],temp);
3920     emit_fcvtsd(7,13);
3921     emit_fsts(13,temp);
3922     return;
3923   }
3924   #endif
3925   
3926   // C emulation code
3927   
3928   u_int hr,reglist=0;
3929   for(hr=0;hr<HOST_REGS;hr++) {
3930     if(i_regs->regmap[hr]>=0) reglist|=1<<hr;
3931   }
3932   save_regs(reglist);
3933   
3934   if(opcode2[i]==0x14&&(source[i]&0x3f)==0x20) {
3935     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
3936     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
3937     emit_call((int)cvt_s_w);
3938   }
3939   if(opcode2[i]==0x14&&(source[i]&0x3f)==0x21) {
3940     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
3941     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
3942     emit_call((int)cvt_d_w);
3943   }
3944   if(opcode2[i]==0x15&&(source[i]&0x3f)==0x20) {
3945     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
3946     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
3947     emit_call((int)cvt_s_l);
3948   }
3949   if(opcode2[i]==0x15&&(source[i]&0x3f)==0x21) {
3950     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
3951     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
3952     emit_call((int)cvt_d_l);
3953   }
3954   
3955   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x21) {
3956     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
3957     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
3958     emit_call((int)cvt_d_s);
3959   }
3960   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x24) {
3961     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
3962     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
3963     emit_call((int)cvt_w_s);
3964   }
3965   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x25) {
3966     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
3967     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
3968     emit_call((int)cvt_l_s);
3969   }
3970   
3971   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x20) {
3972     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
3973     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
3974     emit_call((int)cvt_s_d);
3975   }
3976   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x24) {
3977     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
3978     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
3979     emit_call((int)cvt_w_d);
3980   }
3981   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x25) {
3982     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
3983     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
3984     emit_call((int)cvt_l_d);
3985   }
3986   
3987   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x08) {
3988     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
3989     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
3990     emit_call((int)round_l_s);
3991   }
3992   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x09) {
3993     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
3994     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
3995     emit_call((int)trunc_l_s);
3996   }
3997   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x0a) {
3998     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
3999     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
4000     emit_call((int)ceil_l_s);
4001   }
4002   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x0b) {
4003     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
4004     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
4005     emit_call((int)floor_l_s);
4006   }
4007   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x0c) {
4008     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
4009     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
4010     emit_call((int)round_w_s);
4011   }
4012   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x0d) {
4013     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
4014     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
4015     emit_call((int)trunc_w_s);
4016   }
4017   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x0e) {
4018     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
4019     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
4020     emit_call((int)ceil_w_s);
4021   }
4022   if(opcode2[i]==0x10&&(source[i]&0x3f)==0x0f) {
4023     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],ARG1_REG);
4024     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
4025     emit_call((int)floor_w_s);
4026   }
4027   
4028   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x08) {
4029     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
4030     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
4031     emit_call((int)round_l_d);
4032   }
4033   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x09) {
4034     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
4035     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
4036     emit_call((int)trunc_l_d);
4037   }
4038   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x0a) {
4039     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
4040     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
4041     emit_call((int)ceil_l_d);
4042   }
4043   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x0b) {
4044     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
4045     emit_readword((int)&reg_cop1_double[(source[i]>> 6)&0x1f],ARG2_REG);
4046     emit_call((int)floor_l_d);
4047   }
4048   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x0c) {
4049     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
4050     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
4051     emit_call((int)round_w_d);
4052   }
4053   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x0d) {
4054     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
4055     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
4056     emit_call((int)trunc_w_d);
4057   }
4058   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x0e) {
4059     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
4060     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
4061     emit_call((int)ceil_w_d);
4062   }
4063   if(opcode2[i]==0x11&&(source[i]&0x3f)==0x0f) {
4064     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],ARG1_REG);
4065     emit_readword((int)&reg_cop1_simple[(source[i]>> 6)&0x1f],ARG2_REG);
4066     emit_call((int)floor_w_d);
4067   }
4068   
4069   restore_regs(reglist);
4070 #else
4071   cop1_unusable(i, i_regs);
4072 #endif
4073 }
4074 #define fconv_assemble fconv_assemble_arm
4075
4076 void fcomp_assemble(int i,struct regstat *i_regs)
4077 {
4078 #ifndef DISABLE_COP1
4079   signed char fs=get_reg(i_regs->regmap,FSREG);
4080   signed char temp=get_reg(i_regs->regmap,-1);
4081   assert(temp>=0);
4082   // Check cop1 unusable
4083   if(!cop1_usable) {
4084     signed char cs=get_reg(i_regs->regmap,CSREG);
4085     assert(cs>=0);
4086     emit_testimm(cs,0x20000000);
4087     int jaddr=(int)out;
4088     emit_jeq(0);
4089     add_stub(FP_STUB,jaddr,(int)out,i,cs,(int)i_regs,is_delayslot,0);
4090     cop1_usable=1;
4091   }
4092   
4093   if((source[i]&0x3f)==0x30) {
4094     emit_andimm(fs,~0x800000,fs);
4095     return;
4096   }
4097   
4098   if((source[i]&0x3e)==0x38) {
4099     // sf/ngle - these should throw exceptions for NaNs
4100     emit_andimm(fs,~0x800000,fs);
4101     return;
4102   }
4103   
4104   #if(defined(__VFP_FP__) && !defined(__SOFTFP__)) 
4105   if(opcode2[i]==0x10) {
4106     emit_readword((int)&reg_cop1_simple[(source[i]>>11)&0x1f],temp);
4107     emit_readword((int)&reg_cop1_simple[(source[i]>>16)&0x1f],HOST_TEMPREG);
4108     emit_orimm(fs,0x800000,fs);
4109     emit_flds(temp,14);
4110     emit_flds(HOST_TEMPREG,15);
4111     emit_fcmps(14,15);
4112     emit_fmstat();
4113     if((source[i]&0x3f)==0x31) emit_bicvc_imm(fs,0x800000,fs); // c_un_s
4114     if((source[i]&0x3f)==0x32) emit_bicne_imm(fs,0x800000,fs); // c_eq_s
4115     if((source[i]&0x3f)==0x33) {emit_bicne_imm(fs,0x800000,fs);emit_orrvs_imm(fs,0x800000,fs);} // c_ueq_s
4116     if((source[i]&0x3f)==0x34) emit_biccs_imm(fs,0x800000,fs); // c_olt_s
4117     if((source[i]&0x3f)==0x35) {emit_biccs_imm(fs,0x800000,fs);emit_orrvs_imm(fs,0x800000,fs);} // c_ult_s 
4118     if((source[i]&0x3f)==0x36) emit_bichi_imm(fs,0x800000,fs); // c_ole_s
4119     if((source[i]&0x3f)==0x37) {emit_bichi_imm(fs,0x800000,fs);emit_orrvs_imm(fs,0x800000,fs);} // c_ule_s
4120     if((source[i]&0x3f)==0x3a) emit_bicne_imm(fs,0x800000,fs); // c_seq_s
4121     if((source[i]&0x3f)==0x3b) emit_bicne_imm(fs,0x800000,fs); // c_ngl_s
4122     if((source[i]&0x3f)==0x3c) emit_biccs_imm(fs,0x800000,fs); // c_lt_s
4123     if((source[i]&0x3f)==0x3d) emit_biccs_imm(fs,0x800000,fs); // c_nge_s
4124     if((source[i]&0x3f)==0x3e) emit_bichi_imm(fs,0x800000,fs); // c_le_s
4125     if((source[i]&0x3f)==0x3f) emit_bichi_imm(fs,0x800000,fs); // c_ngt_s
4126     return;
4127   }
4128   if(opcode2[i]==0x11) {
4129     emit_readword((int)&reg_cop1_double[(source[i]>>11)&0x1f],temp);
4130     emit_readword((int)&reg_cop1_double[(source[i]>>16)&0x1f],HOST_TEMPREG);
4131     emit_orimm(fs,0x800000,fs);
4132     emit_vldr(temp,6);
4133     emit_vldr(HOST_TEMPREG,7);
4134     emit_fcmpd(6,7);
4135     emit_fmstat();
4136     if((source[i]&0x3f)==0x31) emit_bicvc_imm(fs,0x800000,fs); // c_un_d
4137     if((source[i]&0x3f)==0x32) emit_bicne_imm(fs,0x800000,fs); // c_eq_d
4138     if((source[i]&0x3f)==0x33) {emit_bicne_imm(fs,0x800000,fs);emit_orrvs_imm(fs,0x800000,fs);} // c_ueq_d
4139     if((source[i]&0x3f)==0x34) emit_biccs_imm(fs,0x800000,fs); // c_olt_d
4140     if((source[i]&0x3f)==0x35) {emit_biccs_imm(fs,0x800000,fs);emit_orrvs_imm(fs,0x800000,fs);} // c_ult_d
4141     if((source[i]&0x3f)==0x36) emit_bichi_imm(fs,0x800000,fs); // c_ole_d
4142     if((source[i]&0x3f)==0x37) {emit_bichi_imm(fs,0x800000,fs);emit_orrvs_imm(fs,0x800000,fs);} // c_ule_d
4143     if((source[i]&0x3f)==0x3a) emit_bicne_imm(fs,0x800000,fs); // c_seq_d
4144     if((source[i]&0x3f)==0x3b) emit_bicne_imm(fs,0x800000,fs); // c_ngl_d
4145     if((source[i]&0x3f)==0x3c) emit_biccs_imm(fs,0x800000,fs); // c_lt_d
4146     if((source[i]&0x3f)==0x3d) emit_biccs_imm(fs,0x800000,fs); // c_nge_d
4147     if((source[i]&0x3f)==0x3e) emit_bichi_imm(fs,0x800000,fs); // c_le_d
4148     if((source[i]&0x3f)==0x3f) emit_bichi_imm(fs,0x800000,fs); // c_ngt_d
4149     return;
4150   }
4151   #endif
4152