a8fdf477cacdda70f9018d21b85ea8a4fdf4736f
[pcsx_rearmed.git] / libpcsxcore / new_dynarec / new_dynarec.c
1 /* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *
2  *   Mupen64plus - new_dynarec.c                                           *
3  *   Copyright (C) 2009-2011 Ari64                                         *
4  *                                                                         *
5  *   This program is free software; you can redistribute it and/or modify  *
6  *   it under the terms of the GNU General Public License as published by  *
7  *   the Free Software Foundation; either version 2 of the License, or     *
8  *   (at your option) any later version.                                   *
9  *                                                                         *
10  *   This program is distributed in the hope that it will be useful,       *
11  *   but WITHOUT ANY WARRANTY; without even the implied warranty of        *
12  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the         *
13  *   GNU General Public License for more details.                          *
14  *                                                                         *
15  *   You should have received a copy of the GNU General Public License     *
16  *   along with this program; if not, write to the                         *
17  *   Free Software Foundation, Inc.,                                       *
18  *   51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.          *
19  * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * */
20
21 #include <stdlib.h>
22 #include <stdint.h> //include for uint64_t
23 #include <assert.h>
24 #include <errno.h>
25 #include <sys/mman.h>
26 #ifdef __MACH__
27 #include <libkern/OSCacheControl.h>
28 #endif
29 #ifdef _3DS
30 #include <3ds_utils.h>
31 #endif
32 #ifdef VITA
33 #include <psp2/kernel/sysmem.h>
34 static int sceBlock;
35 #endif
36
37 #include "new_dynarec_config.h"
38 #include "../psxhle.h"
39 #include "../psxinterpreter.h"
40 #include "../gte.h"
41 #include "emu_if.h" // emulator interface
42
43 #define noinline __attribute__((noinline,noclone))
44 #ifndef ARRAY_SIZE
45 #define ARRAY_SIZE(x) (sizeof(x) / sizeof(x[0]))
46 #endif
47 #ifndef min
48 #define min(a, b) ((b) < (a) ? (b) : (a))
49 #endif
50 #ifndef max
51 #define max(a, b) ((b) > (a) ? (b) : (a))
52 #endif
53
54 //#define DISASM
55 //#define ASSEM_PRINT
56
57 #ifdef ASSEM_PRINT
58 #define assem_debug printf
59 #else
60 #define assem_debug(...)
61 #endif
62 //#define inv_debug printf
63 #define inv_debug(...)
64
65 #ifdef __i386__
66 #include "assem_x86.h"
67 #endif
68 #ifdef __x86_64__
69 #include "assem_x64.h"
70 #endif
71 #ifdef __arm__
72 #include "assem_arm.h"
73 #endif
74 #ifdef __aarch64__
75 #include "assem_arm64.h"
76 #endif
77
78 #define RAM_SIZE 0x200000
79 #define MAXBLOCK 4096
80 #define MAX_OUTPUT_BLOCK_SIZE 262144
81
82 struct ndrc_mem
83 {
84   u_char translation_cache[1 << TARGET_SIZE_2];
85   struct
86   {
87     struct tramp_insns ops[2048 / sizeof(struct tramp_insns)];
88     const void *f[2048 / sizeof(void *)];
89   } tramp;
90 };
91
92 #ifdef BASE_ADDR_DYNAMIC
93 static struct ndrc_mem *ndrc;
94 #else
95 static struct ndrc_mem ndrc_ __attribute__((aligned(4096)));
96 static struct ndrc_mem *ndrc = &ndrc_;
97 #endif
98
99 // stubs
100 enum stub_type {
101   CC_STUB = 1,
102   FP_STUB = 2,
103   LOADB_STUB = 3,
104   LOADH_STUB = 4,
105   LOADW_STUB = 5,
106   LOADD_STUB = 6,
107   LOADBU_STUB = 7,
108   LOADHU_STUB = 8,
109   STOREB_STUB = 9,
110   STOREH_STUB = 10,
111   STOREW_STUB = 11,
112   STORED_STUB = 12,
113   STORELR_STUB = 13,
114   INVCODE_STUB = 14,
115 };
116
117 struct regstat
118 {
119   signed char regmap_entry[HOST_REGS];
120   signed char regmap[HOST_REGS];
121   uint64_t wasdirty;
122   uint64_t dirty;
123   uint64_t u;
124   u_int wasconst;
125   u_int isconst;
126   u_int loadedconst;             // host regs that have constants loaded
127   u_int waswritten;              // MIPS regs that were used as store base before
128 };
129
130 // note: asm depends on this layout
131 struct ll_entry
132 {
133   u_int vaddr;
134   u_int reg_sv_flags;
135   void *addr;
136   struct ll_entry *next;
137 };
138
139 struct ht_entry
140 {
141   u_int vaddr[2];
142   void *tcaddr[2];
143 };
144
145 struct code_stub
146 {
147   enum stub_type type;
148   void *addr;
149   void *retaddr;
150   u_int a;
151   uintptr_t b;
152   uintptr_t c;
153   u_int d;
154   u_int e;
155 };
156
157 struct link_entry
158 {
159   void *addr;
160   u_int target;
161   u_int ext;
162 };
163
164 static struct decoded_insn
165 {
166   u_char itype;
167   u_char opcode;
168   u_char opcode2;
169   u_char rs1;
170   u_char rs2;
171   u_char rt1;
172   u_char rt2;
173   u_char lt1;
174   u_char bt:1;
175   u_char ooo:1;
176   u_char is_ds:1;
177   u_char is_jump:1;
178   u_char is_ujump:1;
179 } dops[MAXBLOCK];
180
181   // used by asm:
182   u_char *out;
183   struct ht_entry hash_table[65536]  __attribute__((aligned(16)));
184   struct ll_entry *jump_in[4096] __attribute__((aligned(16)));
185   struct ll_entry *jump_dirty[4096];
186
187   static struct ll_entry *jump_out[4096];
188   static u_int start;
189   static u_int *source;
190   static char insn[MAXBLOCK][10];
191   static uint64_t gte_rs[MAXBLOCK]; // gte: 32 data and 32 ctl regs
192   static uint64_t gte_rt[MAXBLOCK];
193   static uint64_t gte_unneeded[MAXBLOCK];
194   static u_int smrv[32]; // speculated MIPS register values
195   static u_int smrv_strong; // mask or regs that are likely to have correct values
196   static u_int smrv_weak; // same, but somewhat less likely
197   static u_int smrv_strong_next; // same, but after current insn executes
198   static u_int smrv_weak_next;
199   static int imm[MAXBLOCK];
200   static u_int ba[MAXBLOCK];
201   static uint64_t unneeded_reg[MAXBLOCK];
202   static uint64_t branch_unneeded_reg[MAXBLOCK];
203   static signed char regmap_pre[MAXBLOCK][HOST_REGS]; // pre-instruction i?
204   // contains 'real' consts at [i] insn, but may differ from what's actually
205   // loaded in host reg as 'final' value is always loaded, see get_final_value()
206   static uint32_t current_constmap[HOST_REGS];
207   static uint32_t constmap[MAXBLOCK][HOST_REGS];
208   static struct regstat regs[MAXBLOCK];
209   static struct regstat branch_regs[MAXBLOCK];
210   static signed char minimum_free_regs[MAXBLOCK];
211   static u_int needed_reg[MAXBLOCK];
212   static u_int wont_dirty[MAXBLOCK];
213   static u_int will_dirty[MAXBLOCK];
214   static int ccadj[MAXBLOCK];
215   static int slen;
216   static void *instr_addr[MAXBLOCK];
217   static struct link_entry link_addr[MAXBLOCK];
218   static int linkcount;
219   static struct code_stub stubs[MAXBLOCK*3];
220   static int stubcount;
221   static u_int literals[1024][2];
222   static int literalcount;
223   static int is_delayslot;
224   static char shadow[1048576]  __attribute__((aligned(16)));
225   static void *copy;
226   static int expirep;
227   static u_int stop_after_jal;
228   static u_int f1_hack; // 0 - off, ~0 - capture address, else addr
229 #ifndef RAM_FIXED
230   static uintptr_t ram_offset;
231 #else
232   static const uintptr_t ram_offset=0;
233 #endif
234
235   int new_dynarec_hacks;
236   int new_dynarec_hacks_pergame;
237   int new_dynarec_hacks_old;
238   int new_dynarec_did_compile;
239
240   #define HACK_ENABLED(x) ((new_dynarec_hacks | new_dynarec_hacks_pergame) & (x))
241
242   extern int cycle_count; // ... until end of the timeslice, counts -N -> 0
243   extern int last_count;  // last absolute target, often = next_interupt
244   extern int pcaddr;
245   extern int pending_exception;
246   extern int branch_target;
247   extern uintptr_t mini_ht[32][2];
248   extern u_char restore_candidate[512];
249
250   /* registers that may be allocated */
251   /* 1-31 gpr */
252 #define LOREG 32 // lo
253 #define HIREG 33 // hi
254 //#define FSREG 34 // FPU status (FCSR)
255 #define CSREG 35 // Coprocessor status
256 #define CCREG 36 // Cycle count
257 #define INVCP 37 // Pointer to invalid_code
258 //#define MMREG 38 // Pointer to memory_map
259 //#define ROREG 39 // ram offset (if rdram!=0x80000000)
260 #define TEMPREG 40
261 #define FTEMP 40 // FPU temporary register
262 #define PTEMP 41 // Prefetch temporary register
263 //#define TLREG 42 // TLB mapping offset
264 #define RHASH 43 // Return address hash
265 #define RHTBL 44 // Return address hash table address
266 #define RTEMP 45 // JR/JALR address register
267 #define MAXREG 45
268 #define AGEN1 46 // Address generation temporary register
269 //#define AGEN2 47 // Address generation temporary register
270 //#define MGEN1 48 // Maptable address generation temporary register
271 //#define MGEN2 49 // Maptable address generation temporary register
272 #define BTREG 50 // Branch target temporary register
273
274   /* instruction types */
275 #define NOP 0     // No operation
276 #define LOAD 1    // Load
277 #define STORE 2   // Store
278 #define LOADLR 3  // Unaligned load
279 #define STORELR 4 // Unaligned store
280 #define MOV 5     // Move
281 #define ALU 6     // Arithmetic/logic
282 #define MULTDIV 7 // Multiply/divide
283 #define SHIFT 8   // Shift by register
284 #define SHIFTIMM 9// Shift by immediate
285 #define IMM16 10  // 16-bit immediate
286 #define RJUMP 11  // Unconditional jump to register
287 #define UJUMP 12  // Unconditional jump
288 #define CJUMP 13  // Conditional branch (BEQ/BNE/BGTZ/BLEZ)
289 #define SJUMP 14  // Conditional branch (regimm format)
290 #define COP0 15   // Coprocessor 0
291 #define COP1 16   // Coprocessor 1
292 #define C1LS 17   // Coprocessor 1 load/store
293 //#define FJUMP 18  // Conditional branch (floating point)
294 //#define FLOAT 19  // Floating point unit
295 //#define FCONV 20  // Convert integer to float
296 //#define FCOMP 21  // Floating point compare (sets FSREG)
297 #define SYSCALL 22// SYSCALL
298 #define OTHER 23  // Other
299 #define SPAN 24   // Branch/delay slot spans 2 pages
300 #define NI 25     // Not implemented
301 #define HLECALL 26// PCSX fake opcodes for HLE
302 #define COP2 27   // Coprocessor 2 move
303 #define C2LS 28   // Coprocessor 2 load/store
304 #define C2OP 29   // Coprocessor 2 operation
305 #define INTCALL 30// Call interpreter to handle rare corner cases
306
307   /* branch codes */
308 #define TAKEN 1
309 #define NOTTAKEN 2
310 #define NULLDS 3
311
312 #define DJT_1 (void *)1l // no function, just a label in assem_debug log
313 #define DJT_2 (void *)2l
314
315 // asm linkage
316 int new_recompile_block(u_int addr);
317 void *get_addr_ht(u_int vaddr);
318 void invalidate_block(u_int block);
319 void invalidate_addr(u_int addr);
320 void remove_hash(int vaddr);
321 void dyna_linker();
322 void dyna_linker_ds();
323 void verify_code();
324 void verify_code_ds();
325 void cc_interrupt();
326 void fp_exception();
327 void fp_exception_ds();
328 void jump_to_new_pc();
329 void call_gteStall();
330 void new_dyna_leave();
331
332 // Needed by assembler
333 static void wb_register(signed char r,signed char regmap[],uint64_t dirty);
334 static void wb_dirtys(signed char i_regmap[],uint64_t i_dirty);
335 static void wb_needed_dirtys(signed char i_regmap[],uint64_t i_dirty,int addr);
336 static void load_all_regs(signed char i_regmap[]);
337 static void load_needed_regs(signed char i_regmap[],signed char next_regmap[]);
338 static void load_regs_entry(int t);
339 static void load_all_consts(signed char regmap[],u_int dirty,int i);
340 static u_int get_host_reglist(const signed char *regmap);
341
342 static int verify_dirty(const u_int *ptr);
343 static int get_final_value(int hr, int i, int *value);
344 static void add_stub(enum stub_type type, void *addr, void *retaddr,
345   u_int a, uintptr_t b, uintptr_t c, u_int d, u_int e);
346 static void add_stub_r(enum stub_type type, void *addr, void *retaddr,
347   int i, int addr_reg, const struct regstat *i_regs, int ccadj, u_int reglist);
348 static void add_to_linker(void *addr, u_int target, int ext);
349 static void *emit_fastpath_cmp_jump(int i,int addr,int *addr_reg_override);
350 static void *get_direct_memhandler(void *table, u_int addr,
351   enum stub_type type, uintptr_t *addr_host);
352 static void cop2_do_stall_check(u_int op, int i, const struct regstat *i_regs, u_int reglist);
353 static void pass_args(int a0, int a1);
354 static void emit_far_jump(const void *f);
355 static void emit_far_call(const void *f);
356
357 static void mprotect_w_x(void *start, void *end, int is_x)
358 {
359 #ifdef NO_WRITE_EXEC
360   #if defined(VITA)
361   // *Open* enables write on all memory that was
362   // allocated by sceKernelAllocMemBlockForVM()?
363   if (is_x)
364     sceKernelCloseVMDomain();
365   else
366     sceKernelOpenVMDomain();
367   #else
368   u_long mstart = (u_long)start & ~4095ul;
369   u_long mend = (u_long)end;
370   if (mprotect((void *)mstart, mend - mstart,
371                PROT_READ | (is_x ? PROT_EXEC : PROT_WRITE)) != 0)
372     SysPrintf("mprotect(%c) failed: %s\n", is_x ? 'x' : 'w', strerror(errno));
373   #endif
374 #endif
375 }
376
377 static void start_tcache_write(void *start, void *end)
378 {
379   mprotect_w_x(start, end, 0);
380 }
381
382 static void end_tcache_write(void *start, void *end)
383 {
384 #if defined(__arm__) || defined(__aarch64__)
385   size_t len = (char *)end - (char *)start;
386   #if   defined(__BLACKBERRY_QNX__)
387   msync(start, len, MS_SYNC | MS_CACHE_ONLY | MS_INVALIDATE_ICACHE);
388   #elif defined(__MACH__)
389   sys_cache_control(kCacheFunctionPrepareForExecution, start, len);
390   #elif defined(VITA)
391   sceKernelSyncVMDomain(sceBlock, start, len);
392   #elif defined(_3DS)
393   ctr_flush_invalidate_cache();
394   #elif defined(__aarch64__)
395   // as of 2021, __clear_cache() is still broken on arm64
396   // so here is a custom one :(
397   clear_cache_arm64(start, end);
398   #else
399   __clear_cache(start, end);
400   #endif
401   (void)len;
402 #endif
403
404   mprotect_w_x(start, end, 1);
405 }
406
407 static void *start_block(void)
408 {
409   u_char *end = out + MAX_OUTPUT_BLOCK_SIZE;
410   if (end > ndrc->translation_cache + sizeof(ndrc->translation_cache))
411     end = ndrc->translation_cache + sizeof(ndrc->translation_cache);
412   start_tcache_write(out, end);
413   return out;
414 }
415
416 static void end_block(void *start)
417 {
418   end_tcache_write(start, out);
419 }
420
421 // also takes care of w^x mappings when patching code
422 static u_int needs_clear_cache[1<<(TARGET_SIZE_2-17)];
423
424 static void mark_clear_cache(void *target)
425 {
426   uintptr_t offset = (u_char *)target - ndrc->translation_cache;
427   u_int mask = 1u << ((offset >> 12) & 31);
428   if (!(needs_clear_cache[offset >> 17] & mask)) {
429     char *start = (char *)((uintptr_t)target & ~4095l);
430     start_tcache_write(start, start + 4095);
431     needs_clear_cache[offset >> 17] |= mask;
432   }
433 }
434
435 // Clearing the cache is rather slow on ARM Linux, so mark the areas
436 // that need to be cleared, and then only clear these areas once.
437 static void do_clear_cache(void)
438 {
439   int i, j;
440   for (i = 0; i < (1<<(TARGET_SIZE_2-17)); i++)
441   {
442     u_int bitmap = needs_clear_cache[i];
443     if (!bitmap)
444       continue;
445     for (j = 0; j < 32; j++)
446     {
447       u_char *start, *end;
448       if (!(bitmap & (1<<j)))
449         continue;
450
451       start = ndrc->translation_cache + i*131072 + j*4096;
452       end = start + 4095;
453       for (j++; j < 32; j++) {
454         if (!(bitmap & (1<<j)))
455           break;
456         end += 4096;
457       }
458       end_tcache_write(start, end);
459     }
460     needs_clear_cache[i] = 0;
461   }
462 }
463
464 //#define DEBUG_CYCLE_COUNT 1
465
466 #define NO_CYCLE_PENALTY_THR 12
467
468 int cycle_multiplier; // 100 for 1.0
469 int cycle_multiplier_override;
470 int cycle_multiplier_old;
471
472 static int CLOCK_ADJUST(int x)
473 {
474   int m = cycle_multiplier_override
475         ? cycle_multiplier_override : cycle_multiplier;
476   int s=(x>>31)|1;
477   return (x * m + s * 50) / 100;
478 }
479
480 static int ds_writes_rjump_rs(int i)
481 {
482   return dops[i].rs1 != 0 && (dops[i].rs1 == dops[i+1].rt1 || dops[i].rs1 == dops[i+1].rt2);
483 }
484
485 static u_int get_page(u_int vaddr)
486 {
487   u_int page=vaddr&~0xe0000000;
488   if (page < 0x1000000)
489     page &= ~0x0e00000; // RAM mirrors
490   page>>=12;
491   if(page>2048) page=2048+(page&2047);
492   return page;
493 }
494
495 // no virtual mem in PCSX
496 static u_int get_vpage(u_int vaddr)
497 {
498   return get_page(vaddr);
499 }
500
501 static struct ht_entry *hash_table_get(u_int vaddr)
502 {
503   return &hash_table[((vaddr>>16)^vaddr)&0xFFFF];
504 }
505
506 static void hash_table_add(struct ht_entry *ht_bin, u_int vaddr, void *tcaddr)
507 {
508   ht_bin->vaddr[1] = ht_bin->vaddr[0];
509   ht_bin->tcaddr[1] = ht_bin->tcaddr[0];
510   ht_bin->vaddr[0] = vaddr;
511   ht_bin->tcaddr[0] = tcaddr;
512 }
513
514 // some messy ari64's code, seems to rely on unsigned 32bit overflow
515 static int doesnt_expire_soon(void *tcaddr)
516 {
517   u_int diff = (u_int)((u_char *)tcaddr - out) << (32-TARGET_SIZE_2);
518   return diff > (u_int)(0x60000000 + (MAX_OUTPUT_BLOCK_SIZE << (32-TARGET_SIZE_2)));
519 }
520
521 // Get address from virtual address
522 // This is called from the recompiled JR/JALR instructions
523 void noinline *get_addr(u_int vaddr)
524 {
525   u_int page=get_page(vaddr);
526   u_int vpage=get_vpage(vaddr);
527   struct ll_entry *head;
528   //printf("TRACE: count=%d next=%d (get_addr %x,page %d)\n",Count,next_interupt,vaddr,page);
529   head=jump_in[page];
530   while(head!=NULL) {
531     if(head->vaddr==vaddr) {
532   //printf("TRACE: count=%d next=%d (get_addr match %x: %p)\n",Count,next_interupt,vaddr,head->addr);
533       hash_table_add(hash_table_get(vaddr), vaddr, head->addr);
534       return head->addr;
535     }
536     head=head->next;
537   }
538   head=jump_dirty[vpage];
539   while(head!=NULL) {
540     if(head->vaddr==vaddr) {
541       //printf("TRACE: count=%d next=%d (get_addr match dirty %x: %p)\n",Count,next_interupt,vaddr,head->addr);
542       // Don't restore blocks which are about to expire from the cache
543       if (doesnt_expire_soon(head->addr))
544       if (verify_dirty(head->addr)) {
545         //printf("restore candidate: %x (%d) d=%d\n",vaddr,page,invalid_code[vaddr>>12]);
546         invalid_code[vaddr>>12]=0;
547         inv_code_start=inv_code_end=~0;
548         if(vpage<2048) {
549           restore_candidate[vpage>>3]|=1<<(vpage&7);
550         }
551         else restore_candidate[page>>3]|=1<<(page&7);
552         struct ht_entry *ht_bin = hash_table_get(vaddr);
553         if (ht_bin->vaddr[0] == vaddr)
554           ht_bin->tcaddr[0] = head->addr; // Replace existing entry
555         else
556           hash_table_add(ht_bin, vaddr, head->addr);
557
558         return head->addr;
559       }
560     }
561     head=head->next;
562   }
563   //printf("TRACE: count=%d next=%d (get_addr no-match %x)\n",Count,next_interupt,vaddr);
564   int r=new_recompile_block(vaddr);
565   if(r==0) return get_addr(vaddr);
566   // Execute in unmapped page, generate pagefault execption
567   Status|=2;
568   Cause=(vaddr<<31)|0x8;
569   EPC=(vaddr&1)?vaddr-5:vaddr;
570   BadVAddr=(vaddr&~1);
571   Context=(Context&0xFF80000F)|((BadVAddr>>9)&0x007FFFF0);
572   EntryHi=BadVAddr&0xFFFFE000;
573   return get_addr_ht(0x80000000);
574 }
575 // Look up address in hash table first
576 void *get_addr_ht(u_int vaddr)
577 {
578   //printf("TRACE: count=%d next=%d (get_addr_ht %x)\n",Count,next_interupt,vaddr);
579   const struct ht_entry *ht_bin = hash_table_get(vaddr);
580   if (ht_bin->vaddr[0] == vaddr) return ht_bin->tcaddr[0];
581   if (ht_bin->vaddr[1] == vaddr) return ht_bin->tcaddr[1];
582   return get_addr(vaddr);
583 }
584
585 void clear_all_regs(signed char regmap[])
586 {
587   int hr;
588   for (hr=0;hr<HOST_REGS;hr++) regmap[hr]=-1;
589 }
590
591 static signed char get_reg(const signed char regmap[],int r)
592 {
593   int hr;
594   for (hr=0;hr<HOST_REGS;hr++) if(hr!=EXCLUDE_REG&&regmap[hr]==r) return hr;
595   return -1;
596 }
597
598 // Find a register that is available for two consecutive cycles
599 static signed char get_reg2(signed char regmap1[], const signed char regmap2[], int r)
600 {
601   int hr;
602   for (hr=0;hr<HOST_REGS;hr++) if(hr!=EXCLUDE_REG&&regmap1[hr]==r&&regmap2[hr]==r) return hr;
603   return -1;
604 }
605
606 int count_free_regs(signed char regmap[])
607 {
608   int count=0;
609   int hr;
610   for(hr=0;hr<HOST_REGS;hr++)
611   {
612     if(hr!=EXCLUDE_REG) {
613       if(regmap[hr]<0) count++;
614     }
615   }
616   return count;
617 }
618
619 void dirty_reg(struct regstat *cur,signed char reg)
620 {
621   int hr;
622   if(!reg) return;
623   for (hr=0;hr<HOST_REGS;hr++) {
624     if((cur->regmap[hr]&63)==reg) {
625       cur->dirty|=1<<hr;
626     }
627   }
628 }
629
630 static void set_const(struct regstat *cur, signed char reg, uint32_t value)
631 {
632   int hr;
633   if(!reg) return;
634   for (hr=0;hr<HOST_REGS;hr++) {
635     if(cur->regmap[hr]==reg) {
636       cur->isconst|=1<<hr;
637       current_constmap[hr]=value;
638     }
639   }
640 }
641
642 static void clear_const(struct regstat *cur, signed char reg)
643 {
644   int hr;
645   if(!reg) return;
646   for (hr=0;hr<HOST_REGS;hr++) {
647     if((cur->regmap[hr]&63)==reg) {
648       cur->isconst&=~(1<<hr);
649     }
650   }
651 }
652
653 static int is_const(struct regstat *cur, signed char reg)
654 {
655   int hr;
656   if(reg<0) return 0;
657   if(!reg) return 1;
658   for (hr=0;hr<HOST_REGS;hr++) {
659     if((cur->regmap[hr]&63)==reg) {
660       return (cur->isconst>>hr)&1;
661     }
662   }
663   return 0;
664 }
665
666 static uint32_t get_const(struct regstat *cur, signed char reg)
667 {
668   int hr;
669   if(!reg) return 0;
670   for (hr=0;hr<HOST_REGS;hr++) {
671     if(cur->regmap[hr]==reg) {
672       return current_constmap[hr];
673     }
674   }
675   SysPrintf("Unknown constant in r%d\n",reg);
676   abort();
677 }
678
679 // Least soon needed registers
680 // Look at the next ten instructions and see which registers
681 // will be used.  Try not to reallocate these.
682 void lsn(u_char hsn[], int i, int *preferred_reg)
683 {
684   int j;
685   int b=-1;
686   for(j=0;j<9;j++)
687   {
688     if(i+j>=slen) {
689       j=slen-i-1;
690       break;
691     }
692     if (dops[i+j].is_ujump)
693     {
694       // Don't go past an unconditonal jump
695       j++;
696       break;
697     }
698   }
699   for(;j>=0;j--)
700   {
701     if(dops[i+j].rs1) hsn[dops[i+j].rs1]=j;
702     if(dops[i+j].rs2) hsn[dops[i+j].rs2]=j;
703     if(dops[i+j].rt1) hsn[dops[i+j].rt1]=j;
704     if(dops[i+j].rt2) hsn[dops[i+j].rt2]=j;
705     if(dops[i+j].itype==STORE || dops[i+j].itype==STORELR) {
706       // Stores can allocate zero
707       hsn[dops[i+j].rs1]=j;
708       hsn[dops[i+j].rs2]=j;
709     }
710     // On some architectures stores need invc_ptr
711     #if defined(HOST_IMM8)
712     if(dops[i+j].itype==STORE || dops[i+j].itype==STORELR || (dops[i+j].opcode&0x3b)==0x39 || (dops[i+j].opcode&0x3b)==0x3a) {
713       hsn[INVCP]=j;
714     }
715     #endif
716     if(i+j>=0&&(dops[i+j].itype==UJUMP||dops[i+j].itype==CJUMP||dops[i+j].itype==SJUMP))
717     {
718       hsn[CCREG]=j;
719       b=j;
720     }
721   }
722   if(b>=0)
723   {
724     if(ba[i+b]>=start && ba[i+b]<(start+slen*4))
725     {
726       // Follow first branch
727       int t=(ba[i+b]-start)>>2;
728       j=7-b;if(t+j>=slen) j=slen-t-1;
729       for(;j>=0;j--)
730       {
731         if(dops[t+j].rs1) if(hsn[dops[t+j].rs1]>j+b+2) hsn[dops[t+j].rs1]=j+b+2;
732         if(dops[t+j].rs2) if(hsn[dops[t+j].rs2]>j+b+2) hsn[dops[t+j].rs2]=j+b+2;
733         //if(dops[t+j].rt1) if(hsn[dops[t+j].rt1]>j+b+2) hsn[dops[t+j].rt1]=j+b+2;
734         //if(dops[t+j].rt2) if(hsn[dops[t+j].rt2]>j+b+2) hsn[dops[t+j].rt2]=j+b+2;
735       }
736     }
737     // TODO: preferred register based on backward branch
738   }
739   // Delay slot should preferably not overwrite branch conditions or cycle count
740   if (i > 0 && dops[i-1].is_jump) {
741     if(dops[i-1].rs1) if(hsn[dops[i-1].rs1]>1) hsn[dops[i-1].rs1]=1;
742     if(dops[i-1].rs2) if(hsn[dops[i-1].rs2]>1) hsn[dops[i-1].rs2]=1;
743     hsn[CCREG]=1;
744     // ...or hash tables
745     hsn[RHASH]=1;
746     hsn[RHTBL]=1;
747   }
748   // Coprocessor load/store needs FTEMP, even if not declared
749   if(dops[i].itype==C1LS||dops[i].itype==C2LS) {
750     hsn[FTEMP]=0;
751   }
752   // Load L/R also uses FTEMP as a temporary register
753   if(dops[i].itype==LOADLR) {
754     hsn[FTEMP]=0;
755   }
756   // Also SWL/SWR/SDL/SDR
757   if(dops[i].opcode==0x2a||dops[i].opcode==0x2e||dops[i].opcode==0x2c||dops[i].opcode==0x2d) {
758     hsn[FTEMP]=0;
759   }
760   // Don't remove the miniht registers
761   if(dops[i].itype==UJUMP||dops[i].itype==RJUMP)
762   {
763     hsn[RHASH]=0;
764     hsn[RHTBL]=0;
765   }
766 }
767
768 // We only want to allocate registers if we're going to use them again soon
769 int needed_again(int r, int i)
770 {
771   int j;
772   int b=-1;
773   int rn=10;
774
775   if (i > 0 && dops[i-1].is_ujump)
776   {
777     if(ba[i-1]<start || ba[i-1]>start+slen*4-4)
778       return 0; // Don't need any registers if exiting the block
779   }
780   for(j=0;j<9;j++)
781   {
782     if(i+j>=slen) {
783       j=slen-i-1;
784       break;
785     }
786     if (dops[i+j].is_ujump)
787     {
788       // Don't go past an unconditonal jump
789       j++;
790       break;
791     }
792     if(dops[i+j].itype==SYSCALL||dops[i+j].itype==HLECALL||dops[i+j].itype==INTCALL||((source[i+j]&0xfc00003f)==0x0d))
793     {
794       break;
795     }
796   }
797   for(;j>=1;j--)
798   {
799     if(dops[i+j].rs1==r) rn=j;
800     if(dops[i+j].rs2==r) rn=j;
801     if((unneeded_reg[i+j]>>r)&1) rn=10;
802     if(i+j>=0&&(dops[i+j].itype==UJUMP||dops[i+j].itype==CJUMP||dops[i+j].itype==SJUMP))
803     {
804       b=j;
805     }
806   }
807   if(rn<10) return 1;
808   (void)b;
809   return 0;
810 }
811
812 // Try to match register allocations at the end of a loop with those
813 // at the beginning
814 int loop_reg(int i, int r, int hr)
815 {
816   int j,k;
817   for(j=0;j<9;j++)
818   {
819     if(i+j>=slen) {
820       j=slen-i-1;
821       break;
822     }
823     if (dops[i+j].is_ujump)
824     {
825       // Don't go past an unconditonal jump
826       j++;
827       break;
828     }
829   }
830   k=0;
831   if(i>0){
832     if(dops[i-1].itype==UJUMP||dops[i-1].itype==CJUMP||dops[i-1].itype==SJUMP)
833       k--;
834   }
835   for(;k<j;k++)
836   {
837     assert(r < 64);
838     if((unneeded_reg[i+k]>>r)&1) return hr;
839     if(i+k>=0&&(dops[i+k].itype==UJUMP||dops[i+k].itype==CJUMP||dops[i+k].itype==SJUMP))
840     {
841       if(ba[i+k]>=start && ba[i+k]<(start+i*4))
842       {
843         int t=(ba[i+k]-start)>>2;
844         int reg=get_reg(regs[t].regmap_entry,r);
845         if(reg>=0) return reg;
846         //reg=get_reg(regs[t+1].regmap_entry,r);
847         //if(reg>=0) return reg;
848       }
849     }
850   }
851   return hr;
852 }
853
854
855 // Allocate every register, preserving source/target regs
856 void alloc_all(struct regstat *cur,int i)
857 {
858   int hr;
859
860   for(hr=0;hr<HOST_REGS;hr++) {
861     if(hr!=EXCLUDE_REG) {
862       if(((cur->regmap[hr]&63)!=dops[i].rs1)&&((cur->regmap[hr]&63)!=dops[i].rs2)&&
863          ((cur->regmap[hr]&63)!=dops[i].rt1)&&((cur->regmap[hr]&63)!=dops[i].rt2))
864       {
865         cur->regmap[hr]=-1;
866         cur->dirty&=~(1<<hr);
867       }
868       // Don't need zeros
869       if((cur->regmap[hr]&63)==0)
870       {
871         cur->regmap[hr]=-1;
872         cur->dirty&=~(1<<hr);
873       }
874     }
875   }
876 }
877
878 #ifndef NDEBUG
879 static int host_tempreg_in_use;
880
881 static void host_tempreg_acquire(void)
882 {
883   assert(!host_tempreg_in_use);
884   host_tempreg_in_use = 1;
885 }
886
887 static void host_tempreg_release(void)
888 {
889   host_tempreg_in_use = 0;
890 }
891 #else
892 static void host_tempreg_acquire(void) {}
893 static void host_tempreg_release(void) {}
894 #endif
895
896 #ifdef ASSEM_PRINT
897 extern void gen_interupt();
898 extern void do_insn_cmp();
899 #define FUNCNAME(f) { f, " " #f }
900 static const struct {
901   void *addr;
902   const char *name;
903 } function_names[] = {
904   FUNCNAME(cc_interrupt),
905   FUNCNAME(gen_interupt),
906   FUNCNAME(get_addr_ht),
907   FUNCNAME(get_addr),
908   FUNCNAME(jump_handler_read8),
909   FUNCNAME(jump_handler_read16),
910   FUNCNAME(jump_handler_read32),
911   FUNCNAME(jump_handler_write8),
912   FUNCNAME(jump_handler_write16),
913   FUNCNAME(jump_handler_write32),
914   FUNCNAME(invalidate_addr),
915   FUNCNAME(jump_to_new_pc),
916   FUNCNAME(call_gteStall),
917   FUNCNAME(new_dyna_leave),
918   FUNCNAME(pcsx_mtc0),
919   FUNCNAME(pcsx_mtc0_ds),
920 #ifdef DRC_DBG
921   FUNCNAME(do_insn_cmp),
922 #endif
923 #ifdef __arm__
924   FUNCNAME(verify_code),
925 #endif
926 };
927
928 static const char *func_name(const void *a)
929 {
930   int i;
931   for (i = 0; i < sizeof(function_names)/sizeof(function_names[0]); i++)
932     if (function_names[i].addr == a)
933       return function_names[i].name;
934   return "";
935 }
936 #else
937 #define func_name(x) ""
938 #endif
939
940 #ifdef __i386__
941 #include "assem_x86.c"
942 #endif
943 #ifdef __x86_64__
944 #include "assem_x64.c"
945 #endif
946 #ifdef __arm__
947 #include "assem_arm.c"
948 #endif
949 #ifdef __aarch64__
950 #include "assem_arm64.c"
951 #endif
952
953 static void *get_trampoline(const void *f)
954 {
955   size_t i;
956
957   for (i = 0; i < ARRAY_SIZE(ndrc->tramp.f); i++) {
958     if (ndrc->tramp.f[i] == f || ndrc->tramp.f[i] == NULL)
959       break;
960   }
961   if (i == ARRAY_SIZE(ndrc->tramp.f)) {
962     SysPrintf("trampoline table is full, last func %p\n", f);
963     abort();
964   }
965   if (ndrc->tramp.f[i] == NULL) {
966     start_tcache_write(&ndrc->tramp.f[i], &ndrc->tramp.f[i + 1]);
967     ndrc->tramp.f[i] = f;
968     end_tcache_write(&ndrc->tramp.f[i], &ndrc->tramp.f[i + 1]);
969   }
970   return &ndrc->tramp.ops[i];
971 }
972
973 static void emit_far_jump(const void *f)
974 {
975   if (can_jump_or_call(f)) {
976     emit_jmp(f);
977     return;
978   }
979
980   f = get_trampoline(f);
981   emit_jmp(f);
982 }
983
984 static void emit_far_call(const void *f)
985 {
986   if (can_jump_or_call(f)) {
987     emit_call(f);
988     return;
989   }
990
991   f = get_trampoline(f);
992   emit_call(f);
993 }
994
995 // Add virtual address mapping to linked list
996 void ll_add(struct ll_entry **head,int vaddr,void *addr)
997 {
998   struct ll_entry *new_entry;
999   new_entry=malloc(sizeof(struct ll_entry));
1000   assert(new_entry!=NULL);
1001   new_entry->vaddr=vaddr;
1002   new_entry->reg_sv_flags=0;
1003   new_entry->addr=addr;
1004   new_entry->next=*head;
1005   *head=new_entry;
1006 }
1007
1008 void ll_add_flags(struct ll_entry **head,int vaddr,u_int reg_sv_flags,void *addr)
1009 {
1010   ll_add(head,vaddr,addr);
1011   (*head)->reg_sv_flags=reg_sv_flags;
1012 }
1013
1014 // Check if an address is already compiled
1015 // but don't return addresses which are about to expire from the cache
1016 void *check_addr(u_int vaddr)
1017 {
1018   struct ht_entry *ht_bin = hash_table_get(vaddr);
1019   size_t i;
1020   for (i = 0; i < ARRAY_SIZE(ht_bin->vaddr); i++) {
1021     if (ht_bin->vaddr[i] == vaddr)
1022       if (doesnt_expire_soon((u_char *)ht_bin->tcaddr[i] - MAX_OUTPUT_BLOCK_SIZE))
1023         if (isclean(ht_bin->tcaddr[i]))
1024           return ht_bin->tcaddr[i];
1025   }
1026   u_int page=get_page(vaddr);
1027   struct ll_entry *head;
1028   head=jump_in[page];
1029   while (head != NULL) {
1030     if (head->vaddr == vaddr) {
1031       if (doesnt_expire_soon(head->addr)) {
1032         // Update existing entry with current address
1033         if (ht_bin->vaddr[0] == vaddr) {
1034           ht_bin->tcaddr[0] = head->addr;
1035           return head->addr;
1036         }
1037         if (ht_bin->vaddr[1] == vaddr) {
1038           ht_bin->tcaddr[1] = head->addr;
1039           return head->addr;
1040         }
1041         // Insert into hash table with low priority.
1042         // Don't evict existing entries, as they are probably
1043         // addresses that are being accessed frequently.
1044         if (ht_bin->vaddr[0] == -1) {
1045           ht_bin->vaddr[0] = vaddr;
1046           ht_bin->tcaddr[0] = head->addr;
1047         }
1048         else if (ht_bin->vaddr[1] == -1) {
1049           ht_bin->vaddr[1] = vaddr;
1050           ht_bin->tcaddr[1] = head->addr;
1051         }
1052         return head->addr;
1053       }
1054     }
1055     head=head->next;
1056   }
1057   return 0;
1058 }
1059
1060 void remove_hash(int vaddr)
1061 {
1062   //printf("remove hash: %x\n",vaddr);
1063   struct ht_entry *ht_bin = hash_table_get(vaddr);
1064   if (ht_bin->vaddr[1] == vaddr) {
1065     ht_bin->vaddr[1] = -1;
1066     ht_bin->tcaddr[1] = NULL;
1067   }
1068   if (ht_bin->vaddr[0] == vaddr) {
1069     ht_bin->vaddr[0] = ht_bin->vaddr[1];
1070     ht_bin->tcaddr[0] = ht_bin->tcaddr[1];
1071     ht_bin->vaddr[1] = -1;
1072     ht_bin->tcaddr[1] = NULL;
1073   }
1074 }
1075
1076 static void ll_remove_matching_addrs(struct ll_entry **head,
1077   uintptr_t base_offs_s, int shift)
1078 {
1079   struct ll_entry *next;
1080   while(*head) {
1081     uintptr_t o1 = (u_char *)(*head)->addr - ndrc->translation_cache;
1082     uintptr_t o2 = o1 - MAX_OUTPUT_BLOCK_SIZE;
1083     if ((o1 >> shift) == base_offs_s || (o2 >> shift) == base_offs_s)
1084     {
1085       inv_debug("EXP: Remove pointer to %p (%x)\n",(*head)->addr,(*head)->vaddr);
1086       remove_hash((*head)->vaddr);
1087       next=(*head)->next;
1088       free(*head);
1089       *head=next;
1090     }
1091     else
1092     {
1093       head=&((*head)->next);
1094     }
1095   }
1096 }
1097
1098 // Remove all entries from linked list
1099 void ll_clear(struct ll_entry **head)
1100 {
1101   struct ll_entry *cur;
1102   struct ll_entry *next;
1103   if((cur=*head)) {
1104     *head=0;
1105     while(cur) {
1106       next=cur->next;
1107       free(cur);
1108       cur=next;
1109     }
1110   }
1111 }
1112
1113 // Dereference the pointers and remove if it matches
1114 static void ll_kill_pointers(struct ll_entry *head,
1115   uintptr_t base_offs_s, int shift)
1116 {
1117   while(head) {
1118     u_char *ptr = get_pointer(head->addr);
1119     uintptr_t o1 = ptr - ndrc->translation_cache;
1120     uintptr_t o2 = o1 - MAX_OUTPUT_BLOCK_SIZE;
1121     inv_debug("EXP: Lookup pointer to %p at %p (%x)\n",ptr,head->addr,head->vaddr);
1122     if ((o1 >> shift) == base_offs_s || (o2 >> shift) == base_offs_s)
1123     {
1124       inv_debug("EXP: Kill pointer at %p (%x)\n",head->addr,head->vaddr);
1125       void *host_addr=find_extjump_insn(head->addr);
1126       mark_clear_cache(host_addr);
1127       set_jump_target(host_addr, head->addr);
1128     }
1129     head=head->next;
1130   }
1131 }
1132
1133 // This is called when we write to a compiled block (see do_invstub)
1134 static void invalidate_page(u_int page)
1135 {
1136   struct ll_entry *head;
1137   struct ll_entry *next;
1138   head=jump_in[page];
1139   jump_in[page]=0;
1140   while(head!=NULL) {
1141     inv_debug("INVALIDATE: %x\n",head->vaddr);
1142     remove_hash(head->vaddr);
1143     next=head->next;
1144     free(head);
1145     head=next;
1146   }
1147   head=jump_out[page];
1148   jump_out[page]=0;
1149   while(head!=NULL) {
1150     inv_debug("INVALIDATE: kill pointer to %x (%p)\n",head->vaddr,head->addr);
1151     void *host_addr=find_extjump_insn(head->addr);
1152     mark_clear_cache(host_addr);
1153     set_jump_target(host_addr, head->addr); // point back to dyna_linker
1154     next=head->next;
1155     free(head);
1156     head=next;
1157   }
1158 }
1159
1160 static void invalidate_block_range(u_int block, u_int first, u_int last)
1161 {
1162   u_int page=get_page(block<<12);
1163   //printf("first=%d last=%d\n",first,last);
1164   invalidate_page(page);
1165   assert(first+5>page); // NB: this assumes MAXBLOCK<=4096 (4 pages)
1166   assert(last<page+5);
1167   // Invalidate the adjacent pages if a block crosses a 4K boundary
1168   while(first<page) {
1169     invalidate_page(first);
1170     first++;
1171   }
1172   for(first=page+1;first<last;first++) {
1173     invalidate_page(first);
1174   }
1175   do_clear_cache();
1176
1177   // Don't trap writes
1178   invalid_code[block]=1;
1179
1180   #ifdef USE_MINI_HT
1181   memset(mini_ht,-1,sizeof(mini_ht));
1182   #endif
1183 }
1184
1185 void invalidate_block(u_int block)
1186 {
1187   u_int page=get_page(block<<12);
1188   u_int vpage=get_vpage(block<<12);
1189   inv_debug("INVALIDATE: %x (%d)\n",block<<12,page);
1190   //inv_debug("invalid_code[block]=%d\n",invalid_code[block]);
1191   u_int first,last;
1192   first=last=page;
1193   struct ll_entry *head;
1194   head=jump_dirty[vpage];
1195   //printf("page=%d vpage=%d\n",page,vpage);
1196   while(head!=NULL) {
1197     if(vpage>2047||(head->vaddr>>12)==block) { // Ignore vaddr hash collision
1198       u_char *start, *end;
1199       get_bounds(head->addr, &start, &end);
1200       //printf("start: %p end: %p\n", start, end);
1201       if (page < 2048 && start >= rdram && end < rdram+RAM_SIZE) {
1202         if (((start-rdram)>>12) <= page && ((end-1-rdram)>>12) >= page) {
1203           if ((((start-rdram)>>12)&2047) < first) first = ((start-rdram)>>12)&2047;
1204           if ((((end-1-rdram)>>12)&2047) > last)  last = ((end-1-rdram)>>12)&2047;
1205         }
1206       }
1207     }
1208     head=head->next;
1209   }
1210   invalidate_block_range(block,first,last);
1211 }
1212
1213 void invalidate_addr(u_int addr)
1214 {
1215   //static int rhits;
1216   // this check is done by the caller
1217   //if (inv_code_start<=addr&&addr<=inv_code_end) { rhits++; return; }
1218   u_int page=get_vpage(addr);
1219   if(page<2048) { // RAM
1220     struct ll_entry *head;
1221     u_int addr_min=~0, addr_max=0;
1222     u_int mask=RAM_SIZE-1;
1223     u_int addr_main=0x80000000|(addr&mask);
1224     int pg1;
1225     inv_code_start=addr_main&~0xfff;
1226     inv_code_end=addr_main|0xfff;
1227     pg1=page;
1228     if (pg1>0) {
1229       // must check previous page too because of spans..
1230       pg1--;
1231       inv_code_start-=0x1000;
1232     }
1233     for(;pg1<=page;pg1++) {
1234       for(head=jump_dirty[pg1];head!=NULL;head=head->next) {
1235         u_char *start_h, *end_h;
1236         u_int start, end;
1237         get_bounds(head->addr, &start_h, &end_h);
1238         start = (uintptr_t)start_h - ram_offset;
1239         end = (uintptr_t)end_h - ram_offset;
1240         if(start<=addr_main&&addr_main<end) {
1241           if(start<addr_min) addr_min=start;
1242           if(end>addr_max) addr_max=end;
1243         }
1244         else if(addr_main<start) {
1245           if(start<inv_code_end)
1246             inv_code_end=start-1;
1247         }
1248         else {
1249           if(end>inv_code_start)
1250             inv_code_start=end;
1251         }
1252       }
1253     }
1254     if (addr_min!=~0) {
1255       inv_debug("INV ADDR: %08x hit %08x-%08x\n", addr, addr_min, addr_max);
1256       inv_code_start=inv_code_end=~0;
1257       invalidate_block_range(addr>>12,(addr_min&mask)>>12,(addr_max&mask)>>12);
1258       return;
1259     }
1260     else {
1261       inv_code_start=(addr&~mask)|(inv_code_start&mask);
1262       inv_code_end=(addr&~mask)|(inv_code_end&mask);
1263       inv_debug("INV ADDR: %08x miss, inv %08x-%08x, sk %d\n", addr, inv_code_start, inv_code_end, 0);
1264       return;
1265     }
1266   }
1267   invalidate_block(addr>>12);
1268 }
1269
1270 // This is called when loading a save state.
1271 // Anything could have changed, so invalidate everything.
1272 void invalidate_all_pages(void)
1273 {
1274   u_int page;
1275   for(page=0;page<4096;page++)
1276     invalidate_page(page);
1277   for(page=0;page<1048576;page++)
1278     if(!invalid_code[page]) {
1279       restore_candidate[(page&2047)>>3]|=1<<(page&7);
1280       restore_candidate[((page&2047)>>3)+256]|=1<<(page&7);
1281     }
1282   #ifdef USE_MINI_HT
1283   memset(mini_ht,-1,sizeof(mini_ht));
1284   #endif
1285   do_clear_cache();
1286 }
1287
1288 static void do_invstub(int n)
1289 {
1290   literal_pool(20);
1291   u_int reglist=stubs[n].a;
1292   set_jump_target(stubs[n].addr, out);
1293   save_regs(reglist);
1294   if(stubs[n].b!=0) emit_mov(stubs[n].b,0);
1295   emit_far_call(invalidate_addr);
1296   restore_regs(reglist);
1297   emit_jmp(stubs[n].retaddr); // return address
1298 }
1299
1300 // Add an entry to jump_out after making a link
1301 // src should point to code by emit_extjump2()
1302 void add_jump_out(u_int vaddr,void *src)
1303 {
1304   u_int page=get_page(vaddr);
1305   inv_debug("add_jump_out: %p -> %x (%d)\n",src,vaddr,page);
1306   check_extjump2(src);
1307   ll_add(jump_out+page,vaddr,src);
1308   //inv_debug("add_jump_out:  to %p\n",get_pointer(src));
1309 }
1310
1311 // If a code block was found to be unmodified (bit was set in
1312 // restore_candidate) and it remains unmodified (bit is clear
1313 // in invalid_code) then move the entries for that 4K page from
1314 // the dirty list to the clean list.
1315 void clean_blocks(u_int page)
1316 {
1317   struct ll_entry *head;
1318   inv_debug("INV: clean_blocks page=%d\n",page);
1319   head=jump_dirty[page];
1320   while(head!=NULL) {
1321     if(!invalid_code[head->vaddr>>12]) {
1322       // Don't restore blocks which are about to expire from the cache
1323       if (doesnt_expire_soon(head->addr)) {
1324         if(verify_dirty(head->addr)) {
1325           u_char *start, *end;
1326           //printf("Possibly Restore %x (%p)\n",head->vaddr, head->addr);
1327           u_int i;
1328           u_int inv=0;
1329           get_bounds(head->addr, &start, &end);
1330           if (start - rdram < RAM_SIZE) {
1331             for (i = (start-rdram+0x80000000)>>12; i <= (end-1-rdram+0x80000000)>>12; i++) {
1332               inv|=invalid_code[i];
1333             }
1334           }
1335           else if((signed int)head->vaddr>=(signed int)0x80000000+RAM_SIZE) {
1336             inv=1;
1337           }
1338           if(!inv) {
1339             void *clean_addr = get_clean_addr(head->addr);
1340             if (doesnt_expire_soon(clean_addr)) {
1341               u_int ppage=page;
1342               inv_debug("INV: Restored %x (%p/%p)\n",head->vaddr, head->addr, clean_addr);
1343               //printf("page=%x, addr=%x\n",page,head->vaddr);
1344               //assert(head->vaddr>>12==(page|0x80000));
1345               ll_add_flags(jump_in+ppage,head->vaddr,head->reg_sv_flags,clean_addr);
1346               struct ht_entry *ht_bin = hash_table_get(head->vaddr);
1347               if (ht_bin->vaddr[0] == head->vaddr)
1348                 ht_bin->tcaddr[0] = clean_addr; // Replace existing entry
1349               if (ht_bin->vaddr[1] == head->vaddr)
1350                 ht_bin->tcaddr[1] = clean_addr; // Replace existing entry
1351             }
1352           }
1353         }
1354       }
1355     }
1356     head=head->next;
1357   }
1358 }
1359
1360 /* Register allocation */
1361
1362 // Note: registers are allocated clean (unmodified state)
1363 // if you intend to modify the register, you must call dirty_reg().
1364 static void alloc_reg(struct regstat *cur,int i,signed char reg)
1365 {
1366   int r,hr;
1367   int preferred_reg = (reg&7);
1368   if(reg==CCREG) preferred_reg=HOST_CCREG;
1369   if(reg==PTEMP||reg==FTEMP) preferred_reg=12;
1370
1371   // Don't allocate unused registers
1372   if((cur->u>>reg)&1) return;
1373
1374   // see if it's already allocated
1375   for(hr=0;hr<HOST_REGS;hr++)
1376   {
1377     if(cur->regmap[hr]==reg) return;
1378   }
1379
1380   // Keep the same mapping if the register was already allocated in a loop
1381   preferred_reg = loop_reg(i,reg,preferred_reg);
1382
1383   // Try to allocate the preferred register
1384   if(cur->regmap[preferred_reg]==-1) {
1385     cur->regmap[preferred_reg]=reg;
1386     cur->dirty&=~(1<<preferred_reg);
1387     cur->isconst&=~(1<<preferred_reg);
1388     return;
1389   }
1390   r=cur->regmap[preferred_reg];
1391   assert(r < 64);
1392   if((cur->u>>r)&1) {
1393     cur->regmap[preferred_reg]=reg;
1394     cur->dirty&=~(1<<preferred_reg);
1395     cur->isconst&=~(1<<preferred_reg);
1396     return;
1397   }
1398
1399   // Clear any unneeded registers
1400   // We try to keep the mapping consistent, if possible, because it
1401   // makes branches easier (especially loops).  So we try to allocate
1402   // first (see above) before removing old mappings.  If this is not
1403   // possible then go ahead and clear out the registers that are no
1404   // longer needed.
1405   for(hr=0;hr<HOST_REGS;hr++)
1406   {
1407     r=cur->regmap[hr];
1408     if(r>=0) {
1409       assert(r < 64);
1410       if((cur->u>>r)&1) {cur->regmap[hr]=-1;break;}
1411     }
1412   }
1413   // Try to allocate any available register, but prefer
1414   // registers that have not been used recently.
1415   if(i>0) {
1416     for(hr=0;hr<HOST_REGS;hr++) {
1417       if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
1418         if(regs[i-1].regmap[hr]!=dops[i-1].rs1&&regs[i-1].regmap[hr]!=dops[i-1].rs2&&regs[i-1].regmap[hr]!=dops[i-1].rt1&&regs[i-1].regmap[hr]!=dops[i-1].rt2) {
1419           cur->regmap[hr]=reg;
1420           cur->dirty&=~(1<<hr);
1421           cur->isconst&=~(1<<hr);
1422           return;
1423         }
1424       }
1425     }
1426   }
1427   // Try to allocate any available register
1428   for(hr=0;hr<HOST_REGS;hr++) {
1429     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
1430       cur->regmap[hr]=reg;
1431       cur->dirty&=~(1<<hr);
1432       cur->isconst&=~(1<<hr);
1433       return;
1434     }
1435   }
1436
1437   // Ok, now we have to evict someone
1438   // Pick a register we hopefully won't need soon
1439   u_char hsn[MAXREG+1];
1440   memset(hsn,10,sizeof(hsn));
1441   int j;
1442   lsn(hsn,i,&preferred_reg);
1443   //printf("eax=%d ecx=%d edx=%d ebx=%d ebp=%d esi=%d edi=%d\n",cur->regmap[0],cur->regmap[1],cur->regmap[2],cur->regmap[3],cur->regmap[5],cur->regmap[6],cur->regmap[7]);
1444   //printf("hsn(%x): %d %d %d %d %d %d %d\n",start+i*4,hsn[cur->regmap[0]&63],hsn[cur->regmap[1]&63],hsn[cur->regmap[2]&63],hsn[cur->regmap[3]&63],hsn[cur->regmap[5]&63],hsn[cur->regmap[6]&63],hsn[cur->regmap[7]&63]);
1445   if(i>0) {
1446     // Don't evict the cycle count at entry points, otherwise the entry
1447     // stub will have to write it.
1448     if(dops[i].bt&&hsn[CCREG]>2) hsn[CCREG]=2;
1449     if (i>1 && hsn[CCREG] > 2 && dops[i-2].is_jump) hsn[CCREG]=2;
1450     for(j=10;j>=3;j--)
1451     {
1452       // Alloc preferred register if available
1453       if(hsn[r=cur->regmap[preferred_reg]&63]==j) {
1454         for(hr=0;hr<HOST_REGS;hr++) {
1455           // Evict both parts of a 64-bit register
1456           if((cur->regmap[hr]&63)==r) {
1457             cur->regmap[hr]=-1;
1458             cur->dirty&=~(1<<hr);
1459             cur->isconst&=~(1<<hr);
1460           }
1461         }
1462         cur->regmap[preferred_reg]=reg;
1463         return;
1464       }
1465       for(r=1;r<=MAXREG;r++)
1466       {
1467         if(hsn[r]==j&&r!=dops[i-1].rs1&&r!=dops[i-1].rs2&&r!=dops[i-1].rt1&&r!=dops[i-1].rt2) {
1468           for(hr=0;hr<HOST_REGS;hr++) {
1469             if(hr!=HOST_CCREG||j<hsn[CCREG]) {
1470               if(cur->regmap[hr]==r) {
1471                 cur->regmap[hr]=reg;
1472                 cur->dirty&=~(1<<hr);
1473                 cur->isconst&=~(1<<hr);
1474                 return;
1475               }
1476             }
1477           }
1478         }
1479       }
1480     }
1481   }
1482   for(j=10;j>=0;j--)
1483   {
1484     for(r=1;r<=MAXREG;r++)
1485     {
1486       if(hsn[r]==j) {
1487         for(hr=0;hr<HOST_REGS;hr++) {
1488           if(cur->regmap[hr]==r) {
1489             cur->regmap[hr]=reg;
1490             cur->dirty&=~(1<<hr);
1491             cur->isconst&=~(1<<hr);
1492             return;
1493           }
1494         }
1495       }
1496     }
1497   }
1498   SysPrintf("This shouldn't happen (alloc_reg)");abort();
1499 }
1500
1501 // Allocate a temporary register.  This is done without regard to
1502 // dirty status or whether the register we request is on the unneeded list
1503 // Note: This will only allocate one register, even if called multiple times
1504 static void alloc_reg_temp(struct regstat *cur,int i,signed char reg)
1505 {
1506   int r,hr;
1507   int preferred_reg = -1;
1508
1509   // see if it's already allocated
1510   for(hr=0;hr<HOST_REGS;hr++)
1511   {
1512     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==reg) return;
1513   }
1514
1515   // Try to allocate any available register
1516   for(hr=HOST_REGS-1;hr>=0;hr--) {
1517     if(hr!=EXCLUDE_REG&&cur->regmap[hr]==-1) {
1518       cur->regmap[hr]=reg;
1519       cur->dirty&=~(1<<hr);
1520       cur->isconst&=~(1<<hr);
1521       return;
1522     }
1523   }
1524
1525   // Find an unneeded register
1526   for(hr=HOST_REGS-1;hr>=0;hr--)
1527   {
1528     r=cur->regmap[hr];
1529     if(r>=0) {
1530       assert(r < 64);
1531       if((cur->u>>r)&1) {
1532         if(i==0||((unneeded_reg[i-1]>>r)&1)) {
1533           cur->regmap[hr]=reg;
1534           cur->dirty&=~(1<<hr);
1535           cur->isconst&=~(1<<hr);
1536           return;
1537         }
1538       }
1539     }
1540   }
1541
1542   // Ok, now we have to evict someone
1543   // Pick a register we hopefully won't need soon
1544   // TODO: we might want to follow unconditional jumps here
1545   // TODO: get rid of dupe code and make this into a function
1546   u_char hsn[MAXREG+1];
1547   memset(hsn,10,sizeof(hsn));
1548   int j;
1549   lsn(hsn,i,&preferred_reg);
1550   //printf("hsn: %d %d %d %d %d %d %d\n",hsn[cur->regmap[0]&63],hsn[cur->regmap[1]&63],hsn[cur->regmap[2]&63],hsn[cur->regmap[3]&63],hsn[cur->regmap[5]&63],hsn[cur->regmap[6]&63],hsn[cur->regmap[7]&63]);
1551   if(i>0) {
1552     // Don't evict the cycle count at entry points, otherwise the entry
1553     // stub will have to write it.
1554     if(dops[i].bt&&hsn[CCREG]>2) hsn[CCREG]=2;
1555     if (i>1 && hsn[CCREG] > 2 && dops[i-2].is_jump) hsn[CCREG]=2;
1556     for(j=10;j>=3;j--)
1557     {
1558       for(r=1;r<=MAXREG;r++)
1559       {
1560         if(hsn[r]==j&&r!=dops[i-1].rs1&&r!=dops[i-1].rs2&&r!=dops[i-1].rt1&&r!=dops[i-1].rt2) {
1561           for(hr=0;hr<HOST_REGS;hr++) {
1562             if(hr!=HOST_CCREG||hsn[CCREG]>2) {
1563               if(cur->regmap[hr]==r) {
1564                 cur->regmap[hr]=reg;
1565                 cur->dirty&=~(1<<hr);
1566                 cur->isconst&=~(1<<hr);
1567                 return;
1568               }
1569             }
1570           }
1571         }
1572       }
1573     }
1574   }
1575   for(j=10;j>=0;j--)
1576   {
1577     for(r=1;r<=MAXREG;r++)
1578     {
1579       if(hsn[r]==j) {
1580         for(hr=0;hr<HOST_REGS;hr++) {
1581           if(cur->regmap[hr]==r) {
1582             cur->regmap[hr]=reg;
1583             cur->dirty&=~(1<<hr);
1584             cur->isconst&=~(1<<hr);
1585             return;
1586           }
1587         }
1588       }
1589     }
1590   }
1591   SysPrintf("This shouldn't happen");abort();
1592 }
1593
1594 static void mov_alloc(struct regstat *current,int i)
1595 {
1596   if (dops[i].rs1 == HIREG || dops[i].rs1 == LOREG) {
1597     // logically this is needed but just won't work, no idea why
1598     //alloc_cc(current,i); // for stalls
1599     //dirty_reg(current,CCREG);
1600   }
1601
1602   // Note: Don't need to actually alloc the source registers
1603   //alloc_reg(current,i,dops[i].rs1);
1604   alloc_reg(current,i,dops[i].rt1);
1605
1606   clear_const(current,dops[i].rs1);
1607   clear_const(current,dops[i].rt1);
1608   dirty_reg(current,dops[i].rt1);
1609 }
1610
1611 static void shiftimm_alloc(struct regstat *current,int i)
1612 {
1613   if(dops[i].opcode2<=0x3) // SLL/SRL/SRA
1614   {
1615     if(dops[i].rt1) {
1616       if(dops[i].rs1&&needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1617       else dops[i].lt1=dops[i].rs1;
1618       alloc_reg(current,i,dops[i].rt1);
1619       dirty_reg(current,dops[i].rt1);
1620       if(is_const(current,dops[i].rs1)) {
1621         int v=get_const(current,dops[i].rs1);
1622         if(dops[i].opcode2==0x00) set_const(current,dops[i].rt1,v<<imm[i]);
1623         if(dops[i].opcode2==0x02) set_const(current,dops[i].rt1,(u_int)v>>imm[i]);
1624         if(dops[i].opcode2==0x03) set_const(current,dops[i].rt1,v>>imm[i]);
1625       }
1626       else clear_const(current,dops[i].rt1);
1627     }
1628   }
1629   else
1630   {
1631     clear_const(current,dops[i].rs1);
1632     clear_const(current,dops[i].rt1);
1633   }
1634
1635   if(dops[i].opcode2>=0x38&&dops[i].opcode2<=0x3b) // DSLL/DSRL/DSRA
1636   {
1637     assert(0);
1638   }
1639   if(dops[i].opcode2==0x3c) // DSLL32
1640   {
1641     assert(0);
1642   }
1643   if(dops[i].opcode2==0x3e) // DSRL32
1644   {
1645     assert(0);
1646   }
1647   if(dops[i].opcode2==0x3f) // DSRA32
1648   {
1649     assert(0);
1650   }
1651 }
1652
1653 static void shift_alloc(struct regstat *current,int i)
1654 {
1655   if(dops[i].rt1) {
1656     if(dops[i].opcode2<=0x07) // SLLV/SRLV/SRAV
1657     {
1658       if(dops[i].rs1) alloc_reg(current,i,dops[i].rs1);
1659       if(dops[i].rs2) alloc_reg(current,i,dops[i].rs2);
1660       alloc_reg(current,i,dops[i].rt1);
1661       if(dops[i].rt1==dops[i].rs2) {
1662         alloc_reg_temp(current,i,-1);
1663         minimum_free_regs[i]=1;
1664       }
1665     } else { // DSLLV/DSRLV/DSRAV
1666       assert(0);
1667     }
1668     clear_const(current,dops[i].rs1);
1669     clear_const(current,dops[i].rs2);
1670     clear_const(current,dops[i].rt1);
1671     dirty_reg(current,dops[i].rt1);
1672   }
1673 }
1674
1675 static void alu_alloc(struct regstat *current,int i)
1676 {
1677   if(dops[i].opcode2>=0x20&&dops[i].opcode2<=0x23) { // ADD/ADDU/SUB/SUBU
1678     if(dops[i].rt1) {
1679       if(dops[i].rs1&&dops[i].rs2) {
1680         alloc_reg(current,i,dops[i].rs1);
1681         alloc_reg(current,i,dops[i].rs2);
1682       }
1683       else {
1684         if(dops[i].rs1&&needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1685         if(dops[i].rs2&&needed_again(dops[i].rs2,i)) alloc_reg(current,i,dops[i].rs2);
1686       }
1687       alloc_reg(current,i,dops[i].rt1);
1688     }
1689   }
1690   if(dops[i].opcode2==0x2a||dops[i].opcode2==0x2b) { // SLT/SLTU
1691     if(dops[i].rt1) {
1692       alloc_reg(current,i,dops[i].rs1);
1693       alloc_reg(current,i,dops[i].rs2);
1694       alloc_reg(current,i,dops[i].rt1);
1695     }
1696   }
1697   if(dops[i].opcode2>=0x24&&dops[i].opcode2<=0x27) { // AND/OR/XOR/NOR
1698     if(dops[i].rt1) {
1699       if(dops[i].rs1&&dops[i].rs2) {
1700         alloc_reg(current,i,dops[i].rs1);
1701         alloc_reg(current,i,dops[i].rs2);
1702       }
1703       else
1704       {
1705         if(dops[i].rs1&&needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1706         if(dops[i].rs2&&needed_again(dops[i].rs2,i)) alloc_reg(current,i,dops[i].rs2);
1707       }
1708       alloc_reg(current,i,dops[i].rt1);
1709     }
1710   }
1711   if(dops[i].opcode2>=0x2c&&dops[i].opcode2<=0x2f) { // DADD/DADDU/DSUB/DSUBU
1712     assert(0);
1713   }
1714   clear_const(current,dops[i].rs1);
1715   clear_const(current,dops[i].rs2);
1716   clear_const(current,dops[i].rt1);
1717   dirty_reg(current,dops[i].rt1);
1718 }
1719
1720 static void imm16_alloc(struct regstat *current,int i)
1721 {
1722   if(dops[i].rs1&&needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1723   else dops[i].lt1=dops[i].rs1;
1724   if(dops[i].rt1) alloc_reg(current,i,dops[i].rt1);
1725   if(dops[i].opcode==0x18||dops[i].opcode==0x19) { // DADDI/DADDIU
1726     assert(0);
1727   }
1728   else if(dops[i].opcode==0x0a||dops[i].opcode==0x0b) { // SLTI/SLTIU
1729     clear_const(current,dops[i].rs1);
1730     clear_const(current,dops[i].rt1);
1731   }
1732   else if(dops[i].opcode>=0x0c&&dops[i].opcode<=0x0e) { // ANDI/ORI/XORI
1733     if(is_const(current,dops[i].rs1)) {
1734       int v=get_const(current,dops[i].rs1);
1735       if(dops[i].opcode==0x0c) set_const(current,dops[i].rt1,v&imm[i]);
1736       if(dops[i].opcode==0x0d) set_const(current,dops[i].rt1,v|imm[i]);
1737       if(dops[i].opcode==0x0e) set_const(current,dops[i].rt1,v^imm[i]);
1738     }
1739     else clear_const(current,dops[i].rt1);
1740   }
1741   else if(dops[i].opcode==0x08||dops[i].opcode==0x09) { // ADDI/ADDIU
1742     if(is_const(current,dops[i].rs1)) {
1743       int v=get_const(current,dops[i].rs1);
1744       set_const(current,dops[i].rt1,v+imm[i]);
1745     }
1746     else clear_const(current,dops[i].rt1);
1747   }
1748   else {
1749     set_const(current,dops[i].rt1,imm[i]<<16); // LUI
1750   }
1751   dirty_reg(current,dops[i].rt1);
1752 }
1753
1754 static void load_alloc(struct regstat *current,int i)
1755 {
1756   clear_const(current,dops[i].rt1);
1757   //if(dops[i].rs1!=dops[i].rt1&&needed_again(dops[i].rs1,i)) clear_const(current,dops[i].rs1); // Does this help or hurt?
1758   if(!dops[i].rs1) current->u&=~1LL; // Allow allocating r0 if it's the source register
1759   if(needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1760   if(dops[i].rt1&&!((current->u>>dops[i].rt1)&1)) {
1761     alloc_reg(current,i,dops[i].rt1);
1762     assert(get_reg(current->regmap,dops[i].rt1)>=0);
1763     if(dops[i].opcode==0x27||dops[i].opcode==0x37) // LWU/LD
1764     {
1765       assert(0);
1766     }
1767     else if(dops[i].opcode==0x1A||dops[i].opcode==0x1B) // LDL/LDR
1768     {
1769       assert(0);
1770     }
1771     dirty_reg(current,dops[i].rt1);
1772     // LWL/LWR need a temporary register for the old value
1773     if(dops[i].opcode==0x22||dops[i].opcode==0x26)
1774     {
1775       alloc_reg(current,i,FTEMP);
1776       alloc_reg_temp(current,i,-1);
1777       minimum_free_regs[i]=1;
1778     }
1779   }
1780   else
1781   {
1782     // Load to r0 or unneeded register (dummy load)
1783     // but we still need a register to calculate the address
1784     if(dops[i].opcode==0x22||dops[i].opcode==0x26)
1785     {
1786       alloc_reg(current,i,FTEMP); // LWL/LWR need another temporary
1787     }
1788     alloc_reg_temp(current,i,-1);
1789     minimum_free_regs[i]=1;
1790     if(dops[i].opcode==0x1A||dops[i].opcode==0x1B) // LDL/LDR
1791     {
1792       assert(0);
1793     }
1794   }
1795 }
1796
1797 void store_alloc(struct regstat *current,int i)
1798 {
1799   clear_const(current,dops[i].rs2);
1800   if(!(dops[i].rs2)) current->u&=~1LL; // Allow allocating r0 if necessary
1801   if(needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1802   alloc_reg(current,i,dops[i].rs2);
1803   if(dops[i].opcode==0x2c||dops[i].opcode==0x2d||dops[i].opcode==0x3f) { // 64-bit SDL/SDR/SD
1804     assert(0);
1805   }
1806   #if defined(HOST_IMM8)
1807   // On CPUs without 32-bit immediates we need a pointer to invalid_code
1808   else alloc_reg(current,i,INVCP);
1809   #endif
1810   if(dops[i].opcode==0x2a||dops[i].opcode==0x2e||dops[i].opcode==0x2c||dops[i].opcode==0x2d) { // SWL/SWL/SDL/SDR
1811     alloc_reg(current,i,FTEMP);
1812   }
1813   // We need a temporary register for address generation
1814   alloc_reg_temp(current,i,-1);
1815   minimum_free_regs[i]=1;
1816 }
1817
1818 void c1ls_alloc(struct regstat *current,int i)
1819 {
1820   //clear_const(current,dops[i].rs1); // FIXME
1821   clear_const(current,dops[i].rt1);
1822   if(needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1823   alloc_reg(current,i,CSREG); // Status
1824   alloc_reg(current,i,FTEMP);
1825   if(dops[i].opcode==0x35||dops[i].opcode==0x3d) { // 64-bit LDC1/SDC1
1826     assert(0);
1827   }
1828   #if defined(HOST_IMM8)
1829   // On CPUs without 32-bit immediates we need a pointer to invalid_code
1830   else if((dops[i].opcode&0x3b)==0x39) // SWC1/SDC1
1831     alloc_reg(current,i,INVCP);
1832   #endif
1833   // We need a temporary register for address generation
1834   alloc_reg_temp(current,i,-1);
1835 }
1836
1837 void c2ls_alloc(struct regstat *current,int i)
1838 {
1839   clear_const(current,dops[i].rt1);
1840   if(needed_again(dops[i].rs1,i)) alloc_reg(current,i,dops[i].rs1);
1841   alloc_reg(current,i,FTEMP);
1842   #if defined(HOST_IMM8)
1843   // On CPUs without 32-bit immediates we need a pointer to invalid_code
1844   if((dops[i].opcode&0x3b)==0x3a) // SWC2/SDC2
1845     alloc_reg(current,i,INVCP);
1846   #endif
1847   // We need a temporary register for address generation
1848   alloc_reg_temp(current,i,-1);
1849   minimum_free_regs[i]=1;
1850 }
1851
1852 #ifndef multdiv_alloc
1853 void multdiv_alloc(struct regstat *current,int i)
1854 {
1855   //  case 0x18: MULT
1856   //  case 0x19: MULTU
1857   //  case 0x1A: DIV
1858   //  case 0x1B: DIVU
1859   //  case 0x1C: DMULT
1860   //  case 0x1D: DMULTU
1861   //  case 0x1E: DDIV
1862   //  case 0x1F: DDIVU
1863   clear_const(current,dops[i].rs1);
1864   clear_const(current,dops[i].rs2);
1865   alloc_cc(current,i); // for stalls
1866   if(dops[i].rs1&&dops[i].rs2)
1867   {
1868     if((dops[i].opcode2&4)==0) // 32-bit
1869     {
1870       current->u&=~(1LL<<HIREG);
1871       current->u&=~(1LL<<LOREG);
1872       alloc_reg(current,i,HIREG);
1873       alloc_reg(current,i,LOREG);
1874       alloc_reg(current,i,dops[i].rs1);
1875       alloc_reg(current,i,dops[i].rs2);
1876       dirty_reg(current,HIREG);
1877       dirty_reg(current,LOREG);
1878     }
1879     else // 64-bit
1880     {
1881       assert(0);
1882     }
1883   }
1884   else
1885   {
1886     // Multiply by zero is zero.
1887     // MIPS does not have a divide by zero exception.
1888     // The result is undefined, we return zero.
1889     alloc_reg(current,i,HIREG);
1890     alloc_reg(current,i,LOREG);
1891     dirty_reg(current,HIREG);
1892     dirty_reg(current,LOREG);
1893   }
1894 }
1895 #endif
1896
1897 void cop0_alloc(struct regstat *current,int i)
1898 {
1899   if(dops[i].opcode2==0) // MFC0
1900   {
1901     if(dops[i].rt1) {
1902       clear_const(current,dops[i].rt1);
1903       alloc_all(current,i);
1904       alloc_reg(current,i,dops[i].rt1);
1905       dirty_reg(current,dops[i].rt1);
1906     }
1907   }
1908   else if(dops[i].opcode2==4) // MTC0
1909   {
1910     if(dops[i].rs1){
1911       clear_const(current,dops[i].rs1);
1912       alloc_reg(current,i,dops[i].rs1);
1913       alloc_all(current,i);
1914     }
1915     else {
1916       alloc_all(current,i); // FIXME: Keep r0
1917       current->u&=~1LL;
1918       alloc_reg(current,i,0);
1919     }
1920   }
1921   else
1922   {
1923     // TLBR/TLBWI/TLBWR/TLBP/ERET
1924     assert(dops[i].opcode2==0x10);
1925     alloc_all(current,i);
1926   }
1927   minimum_free_regs[i]=HOST_REGS;
1928 }
1929
1930 static void cop2_alloc(struct regstat *current,int i)
1931 {
1932   if (dops[i].opcode2 < 3) // MFC2/CFC2
1933   {
1934     alloc_cc(current,i); // for stalls
1935     dirty_reg(current,CCREG);
1936     if(dops[i].rt1){
1937       clear_const(current,dops[i].rt1);
1938       alloc_reg(current,i,dops[i].rt1);
1939       dirty_reg(current,dops[i].rt1);
1940     }
1941   }
1942   else if (dops[i].opcode2 > 3) // MTC2/CTC2
1943   {
1944     if(dops[i].rs1){
1945       clear_const(current,dops[i].rs1);
1946       alloc_reg(current,i,dops[i].rs1);
1947     }
1948     else {
1949       current->u&=~1LL;
1950       alloc_reg(current,i,0);
1951     }
1952   }
1953   alloc_reg_temp(current,i,-1);
1954   minimum_free_regs[i]=1;
1955 }
1956
1957 void c2op_alloc(struct regstat *current,int i)
1958 {
1959   alloc_cc(current,i); // for stalls
1960   dirty_reg(current,CCREG);
1961   alloc_reg_temp(current,i,-1);
1962 }
1963
1964 void syscall_alloc(struct regstat *current,int i)
1965 {
1966   alloc_cc(current,i);
1967   dirty_reg(current,CCREG);
1968   alloc_all(current,i);
1969   minimum_free_regs[i]=HOST_REGS;
1970   current->isconst=0;
1971 }
1972
1973 void delayslot_alloc(struct regstat *current,int i)
1974 {
1975   switch(dops[i].itype) {
1976     case UJUMP:
1977     case CJUMP:
1978     case SJUMP:
1979     case RJUMP:
1980     case SYSCALL:
1981     case HLECALL:
1982     case SPAN:
1983       assem_debug("jump in the delay slot.  this shouldn't happen.\n");//abort();
1984       SysPrintf("Disabled speculative precompilation\n");
1985       stop_after_jal=1;
1986       break;
1987     case IMM16:
1988       imm16_alloc(current,i);
1989       break;
1990     case LOAD:
1991     case LOADLR:
1992       load_alloc(current,i);
1993       break;
1994     case STORE:
1995     case STORELR:
1996       store_alloc(current,i);
1997       break;
1998     case ALU:
1999       alu_alloc(current,i);
2000       break;
2001     case SHIFT:
2002       shift_alloc(current,i);
2003       break;
2004     case MULTDIV:
2005       multdiv_alloc(current,i);
2006       break;
2007     case SHIFTIMM:
2008       shiftimm_alloc(current,i);
2009       break;
2010     case MOV:
2011       mov_alloc(current,i);
2012       break;
2013     case COP0:
2014       cop0_alloc(current,i);
2015       break;
2016     case COP1:
2017       break;
2018     case COP2:
2019       cop2_alloc(current,i);
2020       break;
2021     case C1LS:
2022       c1ls_alloc(current,i);
2023       break;
2024     case C2LS:
2025       c2ls_alloc(current,i);
2026       break;
2027     case C2OP:
2028       c2op_alloc(current,i);
2029       break;
2030   }
2031 }
2032
2033 // Special case where a branch and delay slot span two pages in virtual memory
2034 static void pagespan_alloc(struct regstat *current,int i)
2035 {
2036   current->isconst=0;
2037   current->wasconst=0;
2038   regs[i].wasconst=0;
2039   minimum_free_regs[i]=HOST_REGS;
2040   alloc_all(current,i);
2041   alloc_cc(current,i);
2042   dirty_reg(current,CCREG);
2043   if(dops[i].opcode==3) // JAL
2044   {
2045     alloc_reg(current,i,31);
2046     dirty_reg(current,31);
2047   }
2048   if(dops[i].opcode==0&&(dops[i].opcode2&0x3E)==8) // JR/JALR
2049   {
2050     alloc_reg(current,i,dops[i].rs1);
2051     if (dops[i].rt1!=0) {
2052       alloc_reg(current,i,dops[i].rt1);
2053       dirty_reg(current,dops[i].rt1);
2054     }
2055   }
2056   if((dops[i].opcode&0x2E)==4) // BEQ/BNE/BEQL/BNEL
2057   {
2058     if(dops[i].rs1) alloc_reg(current,i,dops[i].rs1);
2059     if(dops[i].rs2) alloc_reg(current,i,dops[i].rs2);
2060   }
2061   else
2062   if((dops[i].opcode&0x2E)==6) // BLEZ/BGTZ/BLEZL/BGTZL
2063   {
2064     if(dops[i].rs1) alloc_reg(current,i,dops[i].rs1);
2065   }
2066   //else ...
2067 }
2068
2069 static void add_stub(enum stub_type type, void *addr, void *retaddr,
2070   u_int a, uintptr_t b, uintptr_t c, u_int d, u_int e)
2071 {
2072   assert(stubcount < ARRAY_SIZE(stubs));
2073   stubs[stubcount].type = type;
2074   stubs[stubcount].addr = addr;
2075   stubs[stubcount].retaddr = retaddr;
2076   stubs[stubcount].a = a;
2077   stubs[stubcount].b = b;
2078   stubs[stubcount].c = c;
2079   stubs[stubcount].d = d;
2080   stubs[stubcount].e = e;
2081   stubcount++;
2082 }
2083
2084 static void add_stub_r(enum stub_type type, void *addr, void *retaddr,
2085   int i, int addr_reg, const struct regstat *i_regs, int ccadj, u_int reglist)
2086 {
2087   add_stub(type, addr, retaddr, i, addr_reg, (uintptr_t)i_regs, ccadj, reglist);
2088 }
2089
2090 // Write out a single register
2091 static void wb_register(signed char r,signed char regmap[],uint64_t dirty)
2092 {
2093   int hr;
2094   for(hr=0;hr<HOST_REGS;hr++) {
2095     if(hr!=EXCLUDE_REG) {
2096       if((regmap[hr]&63)==r) {
2097         if((dirty>>hr)&1) {
2098           assert(regmap[hr]<64);
2099           emit_storereg(r,hr);
2100         }
2101       }
2102     }
2103   }
2104 }
2105
2106 static void wb_valid(signed char pre[],signed char entry[],u_int dirty_pre,u_int dirty,uint64_t u)
2107 {
2108   //if(dirty_pre==dirty) return;
2109   int hr,reg;
2110   for(hr=0;hr<HOST_REGS;hr++) {
2111     if(hr!=EXCLUDE_REG) {
2112       reg=pre[hr];
2113       if(((~u)>>(reg&63))&1) {
2114         if(reg>0) {
2115           if(((dirty_pre&~dirty)>>hr)&1) {
2116             if(reg>0&&reg<34) {
2117               emit_storereg(reg,hr);
2118             }
2119             else if(reg>=64) {
2120               assert(0);
2121             }
2122           }
2123         }
2124       }
2125     }
2126   }
2127 }
2128
2129 // trashes r2
2130 static void pass_args(int a0, int a1)
2131 {
2132   if(a0==1&&a1==0) {
2133     // must swap
2134     emit_mov(a0,2); emit_mov(a1,1); emit_mov(2,0);
2135   }
2136   else if(a0!=0&&a1==0) {
2137     emit_mov(a1,1);
2138     if (a0>=0) emit_mov(a0,0);
2139   }
2140   else {
2141     if(a0>=0&&a0!=0) emit_mov(a0,0);
2142     if(a1>=0&&a1!=1) emit_mov(a1,1);
2143   }
2144 }
2145
2146 static void alu_assemble(int i,struct regstat *i_regs)
2147 {
2148   if(dops[i].opcode2>=0x20&&dops[i].opcode2<=0x23) { // ADD/ADDU/SUB/SUBU
2149     if(dops[i].rt1) {
2150       signed char s1,s2,t;
2151       t=get_reg(i_regs->regmap,dops[i].rt1);
2152       if(t>=0) {
2153         s1=get_reg(i_regs->regmap,dops[i].rs1);
2154         s2=get_reg(i_regs->regmap,dops[i].rs2);
2155         if(dops[i].rs1&&dops[i].rs2) {
2156           assert(s1>=0);
2157           assert(s2>=0);
2158           if(dops[i].opcode2&2) emit_sub(s1,s2,t);
2159           else emit_add(s1,s2,t);
2160         }
2161         else if(dops[i].rs1) {
2162           if(s1>=0) emit_mov(s1,t);
2163           else emit_loadreg(dops[i].rs1,t);
2164         }
2165         else if(dops[i].rs2) {
2166           if(s2>=0) {
2167             if(dops[i].opcode2&2) emit_neg(s2,t);
2168             else emit_mov(s2,t);
2169           }
2170           else {
2171             emit_loadreg(dops[i].rs2,t);
2172             if(dops[i].opcode2&2) emit_neg(t,t);
2173           }
2174         }
2175         else emit_zeroreg(t);
2176       }
2177     }
2178   }
2179   if(dops[i].opcode2>=0x2c&&dops[i].opcode2<=0x2f) { // DADD/DADDU/DSUB/DSUBU
2180     assert(0);
2181   }
2182   if(dops[i].opcode2==0x2a||dops[i].opcode2==0x2b) { // SLT/SLTU
2183     if(dops[i].rt1) {
2184       signed char s1l,s2l,t;
2185       {
2186         t=get_reg(i_regs->regmap,dops[i].rt1);
2187         //assert(t>=0);
2188         if(t>=0) {
2189           s1l=get_reg(i_regs->regmap,dops[i].rs1);
2190           s2l=get_reg(i_regs->regmap,dops[i].rs2);
2191           if(dops[i].rs2==0) // rx<r0
2192           {
2193             if(dops[i].opcode2==0x2a&&dops[i].rs1!=0) { // SLT
2194               assert(s1l>=0);
2195               emit_shrimm(s1l,31,t);
2196             }
2197             else // SLTU (unsigned can not be less than zero, 0<0)
2198               emit_zeroreg(t);
2199           }
2200           else if(dops[i].rs1==0) // r0<rx
2201           {
2202             assert(s2l>=0);
2203             if(dops[i].opcode2==0x2a) // SLT
2204               emit_set_gz32(s2l,t);
2205             else // SLTU (set if not zero)
2206               emit_set_nz32(s2l,t);
2207           }
2208           else{
2209             assert(s1l>=0);assert(s2l>=0);
2210             if(dops[i].opcode2==0x2a) // SLT
2211               emit_set_if_less32(s1l,s2l,t);
2212             else // SLTU
2213               emit_set_if_carry32(s1l,s2l,t);
2214           }
2215         }
2216       }
2217     }
2218   }
2219   if(dops[i].opcode2>=0x24&&dops[i].opcode2<=0x27) { // AND/OR/XOR/NOR
2220     if(dops[i].rt1) {
2221       signed char s1l,s2l,tl;
2222       tl=get_reg(i_regs->regmap,dops[i].rt1);
2223       {
2224         if(tl>=0) {
2225           s1l=get_reg(i_regs->regmap,dops[i].rs1);
2226           s2l=get_reg(i_regs->regmap,dops[i].rs2);
2227           if(dops[i].rs1&&dops[i].rs2) {
2228             assert(s1l>=0);
2229             assert(s2l>=0);
2230             if(dops[i].opcode2==0x24) { // AND
2231               emit_and(s1l,s2l,tl);
2232             } else
2233             if(dops[i].opcode2==0x25) { // OR
2234               emit_or(s1l,s2l,tl);
2235             } else
2236             if(dops[i].opcode2==0x26) { // XOR
2237               emit_xor(s1l,s2l,tl);
2238             } else
2239             if(dops[i].opcode2==0x27) { // NOR
2240               emit_or(s1l,s2l,tl);
2241               emit_not(tl,tl);
2242             }
2243           }
2244           else
2245           {
2246             if(dops[i].opcode2==0x24) { // AND
2247               emit_zeroreg(tl);
2248             } else
2249             if(dops[i].opcode2==0x25||dops[i].opcode2==0x26) { // OR/XOR
2250               if(dops[i].rs1){
2251                 if(s1l>=0) emit_mov(s1l,tl);
2252                 else emit_loadreg(dops[i].rs1,tl); // CHECK: regmap_entry?
2253               }
2254               else
2255               if(dops[i].rs2){
2256                 if(s2l>=0) emit_mov(s2l,tl);
2257                 else emit_loadreg(dops[i].rs2,tl); // CHECK: regmap_entry?
2258               }
2259               else emit_zeroreg(tl);
2260             } else
2261             if(dops[i].opcode2==0x27) { // NOR
2262               if(dops[i].rs1){
2263                 if(s1l>=0) emit_not(s1l,tl);
2264                 else {
2265                   emit_loadreg(dops[i].rs1,tl);
2266                   emit_not(tl,tl);
2267                 }
2268               }
2269               else
2270               if(dops[i].rs2){
2271                 if(s2l>=0) emit_not(s2l,tl);
2272                 else {
2273                   emit_loadreg(dops[i].rs2,tl);
2274                   emit_not(tl,tl);
2275                 }
2276               }
2277               else emit_movimm(-1,tl);
2278             }
2279           }
2280         }
2281       }
2282     }
2283   }
2284 }
2285
2286 void imm16_assemble(int i,struct regstat *i_regs)
2287 {
2288   if (dops[i].opcode==0x0f) { // LUI
2289     if(dops[i].rt1) {
2290       signed char t;
2291       t=get_reg(i_regs->regmap,dops[i].rt1);
2292       //assert(t>=0);
2293       if(t>=0) {
2294         if(!((i_regs->isconst>>t)&1))
2295           emit_movimm(imm[i]<<16,t);
2296       }
2297     }
2298   }
2299   if(dops[i].opcode==0x08||dops[i].opcode==0x09) { // ADDI/ADDIU
2300     if(dops[i].rt1) {
2301       signed char s,t;
2302       t=get_reg(i_regs->regmap,dops[i].rt1);
2303       s=get_reg(i_regs->regmap,dops[i].rs1);
2304       if(dops[i].rs1) {
2305         //assert(t>=0);
2306         //assert(s>=0);
2307         if(t>=0) {
2308           if(!((i_regs->isconst>>t)&1)) {
2309             if(s<0) {
2310               if(i_regs->regmap_entry[t]!=dops[i].rs1) emit_loadreg(dops[i].rs1,t);
2311               emit_addimm(t,imm[i],t);
2312             }else{
2313               if(!((i_regs->wasconst>>s)&1))
2314                 emit_addimm(s,imm[i],t);
2315               else
2316                 emit_movimm(constmap[i][s]+imm[i],t);
2317             }
2318           }
2319         }
2320       } else {
2321         if(t>=0) {
2322           if(!((i_regs->isconst>>t)&1))
2323             emit_movimm(imm[i],t);
2324         }
2325       }
2326     }
2327   }
2328   if(dops[i].opcode==0x18||dops[i].opcode==0x19) { // DADDI/DADDIU
2329     if(dops[i].rt1) {
2330       signed char sl,tl;
2331       tl=get_reg(i_regs->regmap,dops[i].rt1);
2332       sl=get_reg(i_regs->regmap,dops[i].rs1);
2333       if(tl>=0) {
2334         if(dops[i].rs1) {
2335           assert(sl>=0);
2336           emit_addimm(sl,imm[i],tl);
2337         } else {
2338           emit_movimm(imm[i],tl);
2339         }
2340       }
2341     }
2342   }
2343   else if(dops[i].opcode==0x0a||dops[i].opcode==0x0b) { // SLTI/SLTIU
2344     if(dops[i].rt1) {
2345       //assert(dops[i].rs1!=0); // r0 might be valid, but it's probably a bug
2346       signed char sl,t;
2347       t=get_reg(i_regs->regmap,dops[i].rt1);
2348       sl=get_reg(i_regs->regmap,dops[i].rs1);
2349       //assert(t>=0);
2350       if(t>=0) {
2351         if(dops[i].rs1>0) {
2352             if(dops[i].opcode==0x0a) { // SLTI
2353               if(sl<0) {
2354                 if(i_regs->regmap_entry[t]!=dops[i].rs1) emit_loadreg(dops[i].rs1,t);
2355                 emit_slti32(t,imm[i],t);
2356               }else{
2357                 emit_slti32(sl,imm[i],t);
2358               }
2359             }
2360             else { // SLTIU
2361               if(sl<0) {
2362                 if(i_regs->regmap_entry[t]!=dops[i].rs1) emit_loadreg(dops[i].rs1,t);
2363                 emit_sltiu32(t,imm[i],t);
2364               }else{
2365                 emit_sltiu32(sl,imm[i],t);
2366               }
2367             }
2368         }else{
2369           // SLTI(U) with r0 is just stupid,
2370           // nonetheless examples can be found
2371           if(dops[i].opcode==0x0a) // SLTI
2372             if(0<imm[i]) emit_movimm(1,t);
2373             else emit_zeroreg(t);
2374           else // SLTIU
2375           {
2376             if(imm[i]) emit_movimm(1,t);
2377             else emit_zeroreg(t);
2378           }
2379         }
2380       }
2381     }
2382   }
2383   else if(dops[i].opcode>=0x0c&&dops[i].opcode<=0x0e) { // ANDI/ORI/XORI
2384     if(dops[i].rt1) {
2385       signed char sl,tl;
2386       tl=get_reg(i_regs->regmap,dops[i].rt1);
2387       sl=get_reg(i_regs->regmap,dops[i].rs1);
2388       if(tl>=0 && !((i_regs->isconst>>tl)&1)) {
2389         if(dops[i].opcode==0x0c) //ANDI
2390         {
2391           if(dops[i].rs1) {
2392             if(sl<0) {
2393               if(i_regs->regmap_entry[tl]!=dops[i].rs1) emit_loadreg(dops[i].rs1,tl);
2394               emit_andimm(tl,imm[i],tl);
2395             }else{
2396               if(!((i_regs->wasconst>>sl)&1))
2397                 emit_andimm(sl,imm[i],tl);
2398               else
2399                 emit_movimm(constmap[i][sl]&imm[i],tl);
2400             }
2401           }
2402           else
2403             emit_zeroreg(tl);
2404         }
2405         else
2406         {
2407           if(dops[i].rs1) {
2408             if(sl<0) {
2409               if(i_regs->regmap_entry[tl]!=dops[i].rs1) emit_loadreg(dops[i].rs1,tl);
2410             }
2411             if(dops[i].opcode==0x0d) { // ORI
2412               if(sl<0) {
2413                 emit_orimm(tl,imm[i],tl);
2414               }else{
2415                 if(!((i_regs->wasconst>>sl)&1))
2416                   emit_orimm(sl,imm[i],tl);
2417                 else
2418                   emit_movimm(constmap[i][sl]|imm[i],tl);
2419               }
2420             }
2421             if(dops[i].opcode==0x0e) { // XORI
2422               if(sl<0) {
2423                 emit_xorimm(tl,imm[i],tl);
2424               }else{
2425                 if(!((i_regs->wasconst>>sl)&1))
2426                   emit_xorimm(sl,imm[i],tl);
2427                 else
2428                   emit_movimm(constmap[i][sl]^imm[i],tl);
2429               }
2430             }
2431           }
2432           else {
2433             emit_movimm(imm[i],tl);
2434           }
2435         }
2436       }
2437     }
2438   }
2439 }
2440
2441 void shiftimm_assemble(int i,struct regstat *i_regs)
2442 {
2443   if(dops[i].opcode2<=0x3) // SLL/SRL/SRA
2444   {
2445     if(dops[i].rt1) {
2446       signed char s,t;
2447       t=get_reg(i_regs->regmap,dops[i].rt1);
2448       s=get_reg(i_regs->regmap,dops[i].rs1);
2449       //assert(t>=0);
2450       if(t>=0&&!((i_regs->isconst>>t)&1)){
2451         if(dops[i].rs1==0)
2452         {
2453           emit_zeroreg(t);
2454         }
2455         else
2456         {
2457           if(s<0&&i_regs->regmap_entry[t]!=dops[i].rs1) emit_loadreg(dops[i].rs1,t);
2458           if(imm[i]) {
2459             if(dops[i].opcode2==0) // SLL
2460             {
2461               emit_shlimm(s<0?t:s,imm[i],t);
2462             }
2463             if(dops[i].opcode2==2) // SRL
2464             {
2465               emit_shrimm(s<0?t:s,imm[i],t);
2466             }
2467             if(dops[i].opcode2==3) // SRA
2468             {
2469               emit_sarimm(s<0?t:s,imm[i],t);
2470             }
2471           }else{
2472             // Shift by zero
2473             if(s>=0 && s!=t) emit_mov(s,t);
2474           }
2475         }
2476       }
2477       //emit_storereg(dops[i].rt1,t); //DEBUG
2478     }
2479   }
2480   if(dops[i].opcode2>=0x38&&dops[i].opcode2<=0x3b) // DSLL/DSRL/DSRA
2481   {
2482     assert(0);
2483   }
2484   if(dops[i].opcode2==0x3c) // DSLL32
2485   {
2486     assert(0);
2487   }
2488   if(dops[i].opcode2==0x3e) // DSRL32
2489   {
2490     assert(0);
2491   }
2492   if(dops[i].opcode2==0x3f) // DSRA32
2493   {
2494     assert(0);
2495   }
2496 }
2497
2498 #ifndef shift_assemble
2499 static void shift_assemble(int i,struct regstat *i_regs)
2500 {
2501   signed char s,t,shift;
2502   if (dops[i].rt1 == 0)
2503     return;
2504   assert(dops[i].opcode2<=0x07); // SLLV/SRLV/SRAV
2505   t = get_reg(i_regs->regmap, dops[i].rt1);
2506   s = get_reg(i_regs->regmap, dops[i].rs1);
2507   shift = get_reg(i_regs->regmap, dops[i].rs2);
2508   if (t < 0)
2509     return;
2510
2511   if(dops[i].rs1==0)
2512     emit_zeroreg(t);
2513   else if(dops[i].rs2==0) {
2514     assert(s>=0);
2515     if(s!=t) emit_mov(s,t);
2516   }
2517   else {
2518     host_tempreg_acquire();
2519     emit_andimm(shift,31,HOST_TEMPREG);
2520     switch(dops[i].opcode2) {
2521     case 4: // SLLV
2522       emit_shl(s,HOST_TEMPREG,t);
2523       break;
2524     case 6: // SRLV
2525       emit_shr(s,HOST_TEMPREG,t);
2526       break;
2527     case 7: // SRAV
2528       emit_sar(s,HOST_TEMPREG,t);
2529       break;
2530     default:
2531       assert(0);
2532     }
2533     host_tempreg_release();
2534   }
2535 }
2536
2537 #endif
2538
2539 enum {
2540   MTYPE_8000 = 0,
2541   MTYPE_8020,
2542   MTYPE_0000,
2543   MTYPE_A000,
2544   MTYPE_1F80,
2545 };
2546
2547 static int get_ptr_mem_type(u_int a)
2548 {
2549   if(a < 0x00200000) {
2550     if(a<0x1000&&((start>>20)==0xbfc||(start>>24)==0xa0))
2551       // return wrong, must use memhandler for BIOS self-test to pass
2552       // 007 does similar stuff from a00 mirror, weird stuff
2553       return MTYPE_8000;
2554     return MTYPE_0000;
2555   }
2556   if(0x1f800000 <= a && a < 0x1f801000)
2557     return MTYPE_1F80;
2558   if(0x80200000 <= a && a < 0x80800000)
2559     return MTYPE_8020;
2560   if(0xa0000000 <= a && a < 0xa0200000)
2561     return MTYPE_A000;
2562   return MTYPE_8000;
2563 }
2564
2565 static void *emit_fastpath_cmp_jump(int i,int addr,int *addr_reg_override)
2566 {
2567   void *jaddr = NULL;
2568   int type=0;
2569   int mr=dops[i].rs1;
2570   if(((smrv_strong|smrv_weak)>>mr)&1) {
2571     type=get_ptr_mem_type(smrv[mr]);
2572     //printf("set %08x @%08x r%d %d\n", smrv[mr], start+i*4, mr, type);
2573   }
2574   else {
2575     // use the mirror we are running on
2576     type=get_ptr_mem_type(start);
2577     //printf("set nospec   @%08x r%d %d\n", start+i*4, mr, type);
2578   }
2579
2580   if(type==MTYPE_8020) { // RAM 80200000+ mirror
2581     host_tempreg_acquire();
2582     emit_andimm(addr,~0x00e00000,HOST_TEMPREG);
2583     addr=*addr_reg_override=HOST_TEMPREG;
2584     type=0;
2585   }
2586   else if(type==MTYPE_0000) { // RAM 0 mirror
2587     host_tempreg_acquire();
2588     emit_orimm(addr,0x80000000,HOST_TEMPREG);
2589     addr=*addr_reg_override=HOST_TEMPREG;
2590     type=0;
2591   }
2592   else if(type==MTYPE_A000) { // RAM A mirror
2593     host_tempreg_acquire();
2594     emit_andimm(addr,~0x20000000,HOST_TEMPREG);
2595     addr=*addr_reg_override=HOST_TEMPREG;
2596     type=0;
2597   }
2598   else if(type==MTYPE_1F80) { // scratchpad
2599     if (psxH == (void *)0x1f800000) {
2600       host_tempreg_acquire();
2601       emit_xorimm(addr,0x1f800000,HOST_TEMPREG);
2602       emit_cmpimm(HOST_TEMPREG,0x1000);
2603       host_tempreg_release();
2604       jaddr=out;
2605       emit_jc(0);
2606     }
2607     else {
2608       // do the usual RAM check, jump will go to the right handler
2609       type=0;
2610     }
2611   }
2612
2613   if(type==0)
2614   {
2615     emit_cmpimm(addr,RAM_SIZE);
2616     jaddr=out;
2617     #ifdef CORTEX_A8_BRANCH_PREDICTION_HACK
2618     // Hint to branch predictor that the branch is unlikely to be taken
2619     if(dops[i].rs1>=28)
2620       emit_jno_unlikely(0);
2621     else
2622     #endif
2623       emit_jno(0);
2624     if(ram_offset!=0) {
2625       host_tempreg_acquire();
2626       emit_addimm(addr,ram_offset,HOST_TEMPREG);
2627       addr=*addr_reg_override=HOST_TEMPREG;
2628     }
2629   }
2630
2631   return jaddr;
2632 }
2633
2634 // return memhandler, or get directly accessable address and return 0
2635 static void *get_direct_memhandler(void *table, u_int addr,
2636   enum stub_type type, uintptr_t *addr_host)
2637 {
2638   uintptr_t l1, l2 = 0;
2639   l1 = ((uintptr_t *)table)[addr>>12];
2640   if ((l1 & (1ul << (sizeof(l1)*8-1))) == 0) {
2641     uintptr_t v = l1 << 1;
2642     *addr_host = v + addr;
2643     return NULL;
2644   }
2645   else {
2646     l1 <<= 1;
2647     if (type == LOADB_STUB || type == LOADBU_STUB || type == STOREB_STUB)
2648       l2 = ((uintptr_t *)l1)[0x1000/4 + 0x1000/2 + (addr&0xfff)];
2649     else if (type == LOADH_STUB || type == LOADHU_STUB || type == STOREH_STUB)
2650       l2=((uintptr_t *)l1)[0x1000/4 + (addr&0xfff)/2];
2651     else
2652       l2=((uintptr_t *)l1)[(addr&0xfff)/4];
2653     if ((l2 & (1<<31)) == 0) {
2654       uintptr_t v = l2 << 1;
2655       *addr_host = v + (addr&0xfff);
2656       return NULL;
2657     }
2658     return (void *)(l2 << 1);
2659   }
2660 }
2661
2662 static u_int get_host_reglist(const signed char *regmap)
2663 {
2664   u_int reglist = 0, hr;
2665   for (hr = 0; hr < HOST_REGS; hr++) {
2666     if (hr != EXCLUDE_REG && regmap[hr] >= 0)
2667       reglist |= 1 << hr;
2668   }
2669   return reglist;
2670 }
2671
2672 static u_int reglist_exclude(u_int reglist, int r1, int r2)
2673 {
2674   if (r1 >= 0)
2675     reglist &= ~(1u << r1);
2676   if (r2 >= 0)
2677     reglist &= ~(1u << r2);
2678   return reglist;
2679 }
2680
2681 // find a temp caller-saved register not in reglist (so assumed to be free)
2682 static int reglist_find_free(u_int reglist)
2683 {
2684   u_int free_regs = ~reglist & CALLER_SAVE_REGS;
2685   if (free_regs == 0)
2686     return -1;
2687   return __builtin_ctz(free_regs);
2688 }
2689
2690 static void load_assemble(int i, const struct regstat *i_regs)
2691 {
2692   int s,tl,addr;
2693   int offset;
2694   void *jaddr=0;
2695   int memtarget=0,c=0;
2696   int fastio_reg_override=-1;
2697   u_int reglist=get_host_reglist(i_regs->regmap);
2698   tl=get_reg(i_regs->regmap,dops[i].rt1);
2699   s=get_reg(i_regs->regmap,dops[i].rs1);
2700   offset=imm[i];
2701   if(i_regs->regmap[HOST_CCREG]==CCREG) reglist&=~(1<<HOST_CCREG);
2702   if(s>=0) {
2703     c=(i_regs->wasconst>>s)&1;
2704     if (c) {
2705       memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
2706     }
2707   }
2708   //printf("load_assemble: c=%d\n",c);
2709   //if(c) printf("load_assemble: const=%lx\n",(long)constmap[i][s]+offset);
2710   // FIXME: Even if the load is a NOP, we should check for pagefaults...
2711   if((tl<0&&(!c||(((u_int)constmap[i][s]+offset)>>16)==0x1f80))
2712     ||dops[i].rt1==0) {
2713       // could be FIFO, must perform the read
2714       // ||dummy read
2715       assem_debug("(forced read)\n");
2716       tl=get_reg(i_regs->regmap,-1);
2717       assert(tl>=0);
2718   }
2719   if(offset||s<0||c) addr=tl;
2720   else addr=s;
2721   //if(tl<0) tl=get_reg(i_regs->regmap,-1);
2722  if(tl>=0) {
2723   //printf("load_assemble: c=%d\n",c);
2724   //if(c) printf("load_assemble: const=%lx\n",(long)constmap[i][s]+offset);
2725   assert(tl>=0); // Even if the load is a NOP, we must check for pagefaults and I/O
2726   reglist&=~(1<<tl);
2727   if(!c) {
2728     #ifdef R29_HACK
2729     // Strmnnrmn's speed hack
2730     if(dops[i].rs1!=29||start<0x80001000||start>=0x80000000+RAM_SIZE)
2731     #endif
2732     {
2733       jaddr=emit_fastpath_cmp_jump(i,addr,&fastio_reg_override);
2734     }
2735   }
2736   else if(ram_offset&&memtarget) {
2737     host_tempreg_acquire();
2738     emit_addimm(addr,ram_offset,HOST_TEMPREG);
2739     fastio_reg_override=HOST_TEMPREG;
2740   }
2741   int dummy=(dops[i].rt1==0)||(tl!=get_reg(i_regs->regmap,dops[i].rt1)); // ignore loads to r0 and unneeded reg
2742   if (dops[i].opcode==0x20) { // LB
2743     if(!c||memtarget) {
2744       if(!dummy) {
2745         {
2746           int x=0,a=tl;
2747           if(!c) a=addr;
2748           if(fastio_reg_override>=0) a=fastio_reg_override;
2749
2750           emit_movsbl_indexed(x,a,tl);
2751         }
2752       }
2753       if(jaddr)
2754         add_stub_r(LOADB_STUB,jaddr,out,i,addr,i_regs,ccadj[i],reglist);
2755     }
2756     else
2757       inline_readstub(LOADB_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj[i],reglist);
2758   }
2759   if (dops[i].opcode==0x21) { // LH
2760     if(!c||memtarget) {
2761       if(!dummy) {
2762         int x=0,a=tl;
2763         if(!c) a=addr;
2764         if(fastio_reg_override>=0) a=fastio_reg_override;
2765         emit_movswl_indexed(x,a,tl);
2766       }
2767       if(jaddr)
2768         add_stub_r(LOADH_STUB,jaddr,out,i,addr,i_regs,ccadj[i],reglist);
2769     }
2770     else
2771       inline_readstub(LOADH_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj[i],reglist);
2772   }
2773   if (dops[i].opcode==0x23) { // LW
2774     if(!c||memtarget) {
2775       if(!dummy) {
2776         int a=addr;
2777         if(fastio_reg_override>=0) a=fastio_reg_override;
2778         emit_readword_indexed(0,a,tl);
2779       }
2780       if(jaddr)
2781         add_stub_r(LOADW_STUB,jaddr,out,i,addr,i_regs,ccadj[i],reglist);
2782     }
2783     else
2784       inline_readstub(LOADW_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj[i],reglist);
2785   }
2786   if (dops[i].opcode==0x24) { // LBU
2787     if(!c||memtarget) {
2788       if(!dummy) {
2789         int x=0,a=tl;
2790         if(!c) a=addr;
2791         if(fastio_reg_override>=0) a=fastio_reg_override;
2792
2793         emit_movzbl_indexed(x,a,tl);
2794       }
2795       if(jaddr)
2796         add_stub_r(LOADBU_STUB,jaddr,out,i,addr,i_regs,ccadj[i],reglist);
2797     }
2798     else
2799       inline_readstub(LOADBU_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj[i],reglist);
2800   }
2801   if (dops[i].opcode==0x25) { // LHU
2802     if(!c||memtarget) {
2803       if(!dummy) {
2804         int x=0,a=tl;
2805         if(!c) a=addr;
2806         if(fastio_reg_override>=0) a=fastio_reg_override;
2807         emit_movzwl_indexed(x,a,tl);
2808       }
2809       if(jaddr)
2810         add_stub_r(LOADHU_STUB,jaddr,out,i,addr,i_regs,ccadj[i],reglist);
2811     }
2812     else
2813       inline_readstub(LOADHU_STUB,i,constmap[i][s]+offset,i_regs->regmap,dops[i].rt1,ccadj[i],reglist);
2814   }
2815   if (dops[i].opcode==0x27) { // LWU
2816     assert(0);
2817   }
2818   if (dops[i].opcode==0x37) { // LD
2819     assert(0);
2820   }
2821  }
2822  if (fastio_reg_override == HOST_TEMPREG)
2823    host_tempreg_release();
2824 }
2825
2826 #ifndef loadlr_assemble
2827 static void loadlr_assemble(int i, const struct regstat *i_regs)
2828 {
2829   int s,tl,temp,temp2,addr;
2830   int offset;
2831   void *jaddr=0;
2832   int memtarget=0,c=0;
2833   int fastio_reg_override=-1;
2834   u_int reglist=get_host_reglist(i_regs->regmap);
2835   tl=get_reg(i_regs->regmap,dops[i].rt1);
2836   s=get_reg(i_regs->regmap,dops[i].rs1);
2837   temp=get_reg(i_regs->regmap,-1);
2838   temp2=get_reg(i_regs->regmap,FTEMP);
2839   addr=get_reg(i_regs->regmap,AGEN1+(i&1));
2840   assert(addr<0);
2841   offset=imm[i];
2842   reglist|=1<<temp;
2843   if(offset||s<0||c) addr=temp2;
2844   else addr=s;
2845   if(s>=0) {
2846     c=(i_regs->wasconst>>s)&1;
2847     if(c) {
2848       memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
2849     }
2850   }
2851   if(!c) {
2852     emit_shlimm(addr,3,temp);
2853     if (dops[i].opcode==0x22||dops[i].opcode==0x26) {
2854       emit_andimm(addr,0xFFFFFFFC,temp2); // LWL/LWR
2855     }else{
2856       emit_andimm(addr,0xFFFFFFF8,temp2); // LDL/LDR
2857     }
2858     jaddr=emit_fastpath_cmp_jump(i,temp2,&fastio_reg_override);
2859   }
2860   else {
2861     if(ram_offset&&memtarget) {
2862       host_tempreg_acquire();
2863       emit_addimm(temp2,ram_offset,HOST_TEMPREG);
2864       fastio_reg_override=HOST_TEMPREG;
2865     }
2866     if (dops[i].opcode==0x22||dops[i].opcode==0x26) {
2867       emit_movimm(((constmap[i][s]+offset)<<3)&24,temp); // LWL/LWR
2868     }else{
2869       emit_movimm(((constmap[i][s]+offset)<<3)&56,temp); // LDL/LDR
2870     }
2871   }
2872   if (dops[i].opcode==0x22||dops[i].opcode==0x26) { // LWL/LWR
2873     if(!c||memtarget) {
2874       int a=temp2;
2875       if(fastio_reg_override>=0) a=fastio_reg_override;
2876       emit_readword_indexed(0,a,temp2);
2877       if(fastio_reg_override==HOST_TEMPREG) host_tempreg_release();
2878       if(jaddr) add_stub_r(LOADW_STUB,jaddr,out,i,temp2,i_regs,ccadj[i],reglist);
2879     }
2880     else
2881       inline_readstub(LOADW_STUB,i,(constmap[i][s]+offset)&0xFFFFFFFC,i_regs->regmap,FTEMP,ccadj[i],reglist);
2882     if(dops[i].rt1) {
2883       assert(tl>=0);
2884       emit_andimm(temp,24,temp);
2885       if (dops[i].opcode==0x22) // LWL
2886         emit_xorimm(temp,24,temp);
2887       host_tempreg_acquire();
2888       emit_movimm(-1,HOST_TEMPREG);
2889       if (dops[i].opcode==0x26) {
2890         emit_shr(temp2,temp,temp2);
2891         emit_bic_lsr(tl,HOST_TEMPREG,temp,tl);
2892       }else{
2893         emit_shl(temp2,temp,temp2);
2894         emit_bic_lsl(tl,HOST_TEMPREG,temp,tl);
2895       }
2896       host_tempreg_release();
2897       emit_or(temp2,tl,tl);
2898     }
2899     //emit_storereg(dops[i].rt1,tl); // DEBUG
2900   }
2901   if (dops[i].opcode==0x1A||dops[i].opcode==0x1B) { // LDL/LDR
2902     assert(0);
2903   }
2904 }
2905 #endif
2906
2907 void store_assemble(int i, const struct regstat *i_regs)
2908 {
2909   int s,tl;
2910   int addr,temp;
2911   int offset;
2912   void *jaddr=0;
2913   enum stub_type type;
2914   int memtarget=0,c=0;
2915   int agr=AGEN1+(i&1);
2916   int fastio_reg_override=-1;
2917   u_int reglist=get_host_reglist(i_regs->regmap);
2918   tl=get_reg(i_regs->regmap,dops[i].rs2);
2919   s=get_reg(i_regs->regmap,dops[i].rs1);
2920   temp=get_reg(i_regs->regmap,agr);
2921   if(temp<0) temp=get_reg(i_regs->regmap,-1);
2922   offset=imm[i];
2923   if(s>=0) {
2924     c=(i_regs->wasconst>>s)&1;
2925     if(c) {
2926       memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
2927     }
2928   }
2929   assert(tl>=0);
2930   assert(temp>=0);
2931   if(i_regs->regmap[HOST_CCREG]==CCREG) reglist&=~(1<<HOST_CCREG);
2932   if(offset||s<0||c) addr=temp;
2933   else addr=s;
2934   if(!c) {
2935     jaddr=emit_fastpath_cmp_jump(i,addr,&fastio_reg_override);
2936   }
2937   else if(ram_offset&&memtarget) {
2938     host_tempreg_acquire();
2939     emit_addimm(addr,ram_offset,HOST_TEMPREG);
2940     fastio_reg_override=HOST_TEMPREG;
2941   }
2942
2943   if (dops[i].opcode==0x28) { // SB
2944     if(!c||memtarget) {
2945       int x=0,a=temp;
2946       if(!c) a=addr;
2947       if(fastio_reg_override>=0) a=fastio_reg_override;
2948       emit_writebyte_indexed(tl,x,a);
2949     }
2950     type=STOREB_STUB;
2951   }
2952   if (dops[i].opcode==0x29) { // SH
2953     if(!c||memtarget) {
2954       int x=0,a=temp;
2955       if(!c) a=addr;
2956       if(fastio_reg_override>=0) a=fastio_reg_override;
2957       emit_writehword_indexed(tl,x,a);
2958     }
2959     type=STOREH_STUB;
2960   }
2961   if (dops[i].opcode==0x2B) { // SW
2962     if(!c||memtarget) {
2963       int a=addr;
2964       if(fastio_reg_override>=0) a=fastio_reg_override;
2965       emit_writeword_indexed(tl,0,a);
2966     }
2967     type=STOREW_STUB;
2968   }
2969   if (dops[i].opcode==0x3F) { // SD
2970     assert(0);
2971     type=STORED_STUB;
2972   }
2973   if(fastio_reg_override==HOST_TEMPREG)
2974     host_tempreg_release();
2975   if(jaddr) {
2976     // PCSX store handlers don't check invcode again
2977     reglist|=1<<addr;
2978     add_stub_r(type,jaddr,out,i,addr,i_regs,ccadj[i],reglist);
2979     jaddr=0;
2980   }
2981   if(!(i_regs->waswritten&(1<<dops[i].rs1)) && !HACK_ENABLED(NDHACK_NO_SMC_CHECK)) {
2982     if(!c||memtarget) {
2983       #ifdef DESTRUCTIVE_SHIFT
2984       // The x86 shift operation is 'destructive'; it overwrites the
2985       // source register, so we need to make a copy first and use that.
2986       addr=temp;
2987       #endif
2988       #if defined(HOST_IMM8)
2989       int ir=get_reg(i_regs->regmap,INVCP);
2990       assert(ir>=0);
2991       emit_cmpmem_indexedsr12_reg(ir,addr,1);
2992       #else
2993       emit_cmpmem_indexedsr12_imm(invalid_code,addr,1);
2994       #endif
2995       #if defined(HAVE_CONDITIONAL_CALL) && !defined(DESTRUCTIVE_SHIFT)
2996       emit_callne(invalidate_addr_reg[addr]);
2997       #else
2998       void *jaddr2 = out;
2999       emit_jne(0);
3000       add_stub(INVCODE_STUB,jaddr2,out,reglist|(1<<HOST_CCREG),addr,0,0,0);
3001       #endif
3002     }
3003   }
3004   u_int addr_val=constmap[i][s]+offset;
3005   if(jaddr) {
3006     add_stub_r(type,jaddr,out,i,addr,i_regs,ccadj[i],reglist);
3007   } else if(c&&!memtarget) {
3008     inline_writestub(type,i,addr_val,i_regs->regmap,dops[i].rs2,ccadj[i],reglist);
3009   }
3010   // basic current block modification detection..
3011   // not looking back as that should be in mips cache already
3012   // (see Spyro2 title->attract mode)
3013   if(c&&start+i*4<addr_val&&addr_val<start+slen*4) {
3014     SysPrintf("write to %08x hits block %08x, pc=%08x\n",addr_val,start,start+i*4);
3015     assert(i_regs->regmap==regs[i].regmap); // not delay slot
3016     if(i_regs->regmap==regs[i].regmap) {
3017       load_all_consts(regs[i].regmap_entry,regs[i].wasdirty,i);
3018       wb_dirtys(regs[i].regmap_entry,regs[i].wasdirty);
3019       emit_movimm(start+i*4+4,0);
3020       emit_writeword(0,&pcaddr);
3021       emit_addimm(HOST_CCREG,2,HOST_CCREG);
3022       emit_far_call(get_addr_ht);
3023       emit_jmpreg(0);
3024     }
3025   }
3026 }
3027
3028 static void storelr_assemble(int i, const struct regstat *i_regs)
3029 {
3030   int s,tl;
3031   int temp;
3032   int offset;
3033   void *jaddr=0;
3034   void *case1, *case2, *case3;
3035   void *done0, *done1, *done2;
3036   int memtarget=0,c=0;
3037   int agr=AGEN1+(i&1);
3038   u_int reglist=get_host_reglist(i_regs->regmap);
3039   tl=get_reg(i_regs->regmap,dops[i].rs2);
3040   s=get_reg(i_regs->regmap,dops[i].rs1);
3041   temp=get_reg(i_regs->regmap,agr);
3042   if(temp<0) temp=get_reg(i_regs->regmap,-1);
3043   offset=imm[i];
3044   if(s>=0) {
3045     c=(i_regs->isconst>>s)&1;
3046     if(c) {
3047       memtarget=((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE;
3048     }
3049   }
3050   assert(tl>=0);
3051   assert(temp>=0);
3052   if(!c) {
3053     emit_cmpimm(s<0||offset?temp:s,RAM_SIZE);
3054     if(!offset&&s!=temp) emit_mov(s,temp);
3055     jaddr=out;
3056     emit_jno(0);
3057   }
3058   else
3059   {
3060     if(!memtarget||!dops[i].rs1) {
3061       jaddr=out;
3062       emit_jmp(0);
3063     }
3064   }
3065   if(ram_offset)
3066     emit_addimm_no_flags(ram_offset,temp);
3067
3068   if (dops[i].opcode==0x2C||dops[i].opcode==0x2D) { // SDL/SDR
3069     assert(0);
3070   }
3071
3072   emit_xorimm(temp,3,temp);
3073   emit_testimm(temp,2);
3074   case2=out;
3075   emit_jne(0);
3076   emit_testimm(temp,1);
3077   case1=out;
3078   emit_jne(0);
3079   // 0
3080   if (dops[i].opcode==0x2A) { // SWL
3081     emit_writeword_indexed(tl,0,temp);
3082   }
3083   else if (dops[i].opcode==0x2E) { // SWR
3084     emit_writebyte_indexed(tl,3,temp);
3085   }
3086   else
3087     assert(0);
3088   done0=out;
3089   emit_jmp(0);
3090   // 1
3091   set_jump_target(case1, out);
3092   if (dops[i].opcode==0x2A) { // SWL
3093     // Write 3 msb into three least significant bytes
3094     if(dops[i].rs2) emit_rorimm(tl,8,tl);
3095     emit_writehword_indexed(tl,-1,temp);
3096     if(dops[i].rs2) emit_rorimm(tl,16,tl);
3097     emit_writebyte_indexed(tl,1,temp);
3098     if(dops[i].rs2) emit_rorimm(tl,8,tl);
3099   }
3100   else if (dops[i].opcode==0x2E) { // SWR
3101     // Write two lsb into two most significant bytes
3102     emit_writehword_indexed(tl,1,temp);
3103   }
3104   done1=out;
3105   emit_jmp(0);
3106   // 2
3107   set_jump_target(case2, out);
3108   emit_testimm(temp,1);
3109   case3=out;
3110   emit_jne(0);
3111   if (dops[i].opcode==0x2A) { // SWL
3112     // Write two msb into two least significant bytes
3113     if(dops[i].rs2) emit_rorimm(tl,16,tl);
3114     emit_writehword_indexed(tl,-2,temp);
3115     if(dops[i].rs2) emit_rorimm(tl,16,tl);
3116   }
3117   else if (dops[i].opcode==0x2E) { // SWR
3118     // Write 3 lsb into three most significant bytes
3119     emit_writebyte_indexed(tl,-1,temp);
3120     if(dops[i].rs2) emit_rorimm(tl,8,tl);
3121     emit_writehword_indexed(tl,0,temp);
3122     if(dops[i].rs2) emit_rorimm(tl,24,tl);
3123   }
3124   done2=out;
3125   emit_jmp(0);
3126   // 3
3127   set_jump_target(case3, out);
3128   if (dops[i].opcode==0x2A) { // SWL
3129     // Write msb into least significant byte
3130     if(dops[i].rs2) emit_rorimm(tl,24,tl);
3131     emit_writebyte_indexed(tl,-3,temp);
3132     if(dops[i].rs2) emit_rorimm(tl,8,tl);
3133   }
3134   else if (dops[i].opcode==0x2E) { // SWR
3135     // Write entire word
3136     emit_writeword_indexed(tl,-3,temp);
3137   }
3138   set_jump_target(done0, out);
3139   set_jump_target(done1, out);
3140   set_jump_target(done2, out);
3141   if(!c||!memtarget)
3142     add_stub_r(STORELR_STUB,jaddr,out,i,temp,i_regs,ccadj[i],reglist);
3143   if(!(i_regs->waswritten&(1<<dops[i].rs1)) && !HACK_ENABLED(NDHACK_NO_SMC_CHECK)) {
3144     emit_addimm_no_flags(-ram_offset,temp);
3145     #if defined(HOST_IMM8)
3146     int ir=get_reg(i_regs->regmap,INVCP);
3147     assert(ir>=0);
3148     emit_cmpmem_indexedsr12_reg(ir,temp,1);
3149     #else
3150     emit_cmpmem_indexedsr12_imm(invalid_code,temp,1);
3151     #endif
3152     #if defined(HAVE_CONDITIONAL_CALL) && !defined(DESTRUCTIVE_SHIFT)
3153     emit_callne(invalidate_addr_reg[temp]);
3154     #else
3155     void *jaddr2 = out;
3156     emit_jne(0);
3157     add_stub(INVCODE_STUB,jaddr2,out,reglist|(1<<HOST_CCREG),temp,0,0,0);
3158     #endif
3159   }
3160 }
3161
3162 static void cop0_assemble(int i,struct regstat *i_regs)
3163 {
3164   if(dops[i].opcode2==0) // MFC0
3165   {
3166     signed char t=get_reg(i_regs->regmap,dops[i].rt1);
3167     u_int copr=(source[i]>>11)&0x1f;
3168     //assert(t>=0); // Why does this happen?  OOT is weird
3169     if(t>=0&&dops[i].rt1!=0) {
3170       emit_readword(&reg_cop0[copr],t);
3171     }
3172   }
3173   else if(dops[i].opcode2==4) // MTC0
3174   {
3175     signed char s=get_reg(i_regs->regmap,dops[i].rs1);
3176     char copr=(source[i]>>11)&0x1f;
3177     assert(s>=0);
3178     wb_register(dops[i].rs1,i_regs->regmap,i_regs->dirty);
3179     if(copr==9||copr==11||copr==12||copr==13) {
3180       emit_readword(&last_count,HOST_TEMPREG);
3181       emit_loadreg(CCREG,HOST_CCREG); // TODO: do proper reg alloc
3182       emit_add(HOST_CCREG,HOST_TEMPREG,HOST_CCREG);
3183       emit_addimm(HOST_CCREG,CLOCK_ADJUST(ccadj[i]),HOST_CCREG);
3184       emit_writeword(HOST_CCREG,&Count);
3185     }
3186     // What a mess.  The status register (12) can enable interrupts,
3187     // so needs a special case to handle a pending interrupt.
3188     // The interrupt must be taken immediately, because a subsequent
3189     // instruction might disable interrupts again.
3190     if(copr==12||copr==13) {
3191       if (is_delayslot) {
3192         // burn cycles to cause cc_interrupt, which will
3193         // reschedule next_interupt. Relies on CCREG from above.
3194         assem_debug("MTC0 DS %d\n", copr);
3195         emit_writeword(HOST_CCREG,&last_count);
3196         emit_movimm(0,HOST_CCREG);
3197         emit_storereg(CCREG,HOST_CCREG);
3198         emit_loadreg(dops[i].rs1,1);
3199         emit_movimm(copr,0);
3200         emit_far_call(pcsx_mtc0_ds);
3201         emit_loadreg(dops[i].rs1,s);
3202         return;
3203       }
3204       emit_movimm(start+i*4+4,HOST_TEMPREG);
3205       emit_writeword(HOST_TEMPREG,&pcaddr);
3206       emit_movimm(0,HOST_TEMPREG);
3207       emit_writeword(HOST_TEMPREG,&pending_exception);
3208     }
3209     if(s==HOST_CCREG)
3210       emit_loadreg(dops[i].rs1,1);
3211     else if(s!=1)
3212       emit_mov(s,1);
3213     emit_movimm(copr,0);
3214     emit_far_call(pcsx_mtc0);
3215     if(copr==9||copr==11||copr==12||copr==13) {
3216       emit_readword(&Count,HOST_CCREG);
3217       emit_readword(&next_interupt,HOST_TEMPREG);
3218       emit_addimm(HOST_CCREG,-CLOCK_ADJUST(ccadj[i]),HOST_CCREG);
3219       emit_sub(HOST_CCREG,HOST_TEMPREG,HOST_CCREG);
3220       emit_writeword(HOST_TEMPREG,&last_count);
3221       emit_storereg(CCREG,HOST_CCREG);
3222     }
3223     if(copr==12||copr==13) {
3224       assert(!is_delayslot);
3225       emit_readword(&pending_exception,14);
3226       emit_test(14,14);
3227       void *jaddr = out;
3228       emit_jeq(0);
3229       emit_readword(&pcaddr, 0);
3230       emit_addimm(HOST_CCREG,2,HOST_CCREG);
3231       emit_far_call(get_addr_ht);
3232       emit_jmpreg(0);
3233       set_jump_target(jaddr, out);
3234     }
3235     emit_loadreg(dops[i].rs1,s);
3236   }
3237   else
3238   {
3239     assert(dops[i].opcode2==0x10);
3240     //if((source[i]&0x3f)==0x10) // RFE
3241     {
3242       emit_readword(&Status,0);
3243       emit_andimm(0,0x3c,1);
3244       emit_andimm(0,~0xf,0);
3245       emit_orrshr_imm(1,2,0);
3246       emit_writeword(0,&Status);
3247     }
3248   }
3249 }
3250
3251 static void cop1_unusable(int i,struct regstat *i_regs)
3252 {
3253   // XXX: should just just do the exception instead
3254   //if(!cop1_usable)
3255   {
3256     void *jaddr=out;
3257     emit_jmp(0);
3258     add_stub_r(FP_STUB,jaddr,out,i,0,i_regs,is_delayslot,0);
3259   }
3260 }
3261
3262 static void cop1_assemble(int i,struct regstat *i_regs)
3263 {
3264   cop1_unusable(i, i_regs);
3265 }
3266
3267 static void c1ls_assemble(int i,struct regstat *i_regs)
3268 {
3269   cop1_unusable(i, i_regs);
3270 }
3271
3272 // FP_STUB
3273 static void do_cop1stub(int n)
3274 {
3275   literal_pool(256);
3276   assem_debug("do_cop1stub %x\n",start+stubs[n].a*4);
3277   set_jump_target(stubs[n].addr, out);
3278   int i=stubs[n].a;
3279 //  int rs=stubs[n].b;
3280   struct regstat *i_regs=(struct regstat *)stubs[n].c;
3281   int ds=stubs[n].d;
3282   if(!ds) {
3283     load_all_consts(regs[i].regmap_entry,regs[i].wasdirty,i);
3284     //if(i_regs!=&regs[i]) printf("oops: regs[i]=%x i_regs=%x",(int)&regs[i],(int)i_regs);
3285   }
3286   //else {printf("fp exception in delay slot\n");}
3287   wb_dirtys(i_regs->regmap_entry,i_regs->wasdirty);
3288   if(regs[i].regmap_entry[HOST_CCREG]!=CCREG) emit_loadreg(CCREG,HOST_CCREG);
3289   emit_movimm(start+(i-ds)*4,EAX); // Get PC
3290   emit_addimm(HOST_CCREG,CLOCK_ADJUST(ccadj[i]),HOST_CCREG); // CHECK: is this right?  There should probably be an extra cycle...
3291   emit_far_jump(ds?fp_exception_ds:fp_exception);
3292 }
3293
3294 static int cop2_is_stalling_op(int i, int *cycles)
3295 {
3296   if (dops[i].opcode == 0x3a) { // SWC2
3297     *cycles = 0;
3298     return 1;
3299   }
3300   if (dops[i].itype == COP2 && (dops[i].opcode2 == 0 || dops[i].opcode2 == 2)) { // MFC2/CFC2
3301     *cycles = 0;
3302     return 1;
3303   }
3304   if (dops[i].itype == C2OP) {
3305     *cycles = gte_cycletab[source[i] & 0x3f];
3306     return 1;
3307   }
3308   // ... what about MTC2/CTC2/LWC2?
3309   return 0;
3310 }
3311
3312 #if 0
3313 static void log_gte_stall(int stall, u_int cycle)
3314 {
3315   if ((u_int)stall <= 44)
3316     printf("x    stall %2d %u\n", stall, cycle + last_count);
3317 }
3318
3319 static void emit_log_gte_stall(int i, int stall, u_int reglist)
3320 {
3321   save_regs(reglist);
3322   if (stall > 0)
3323     emit_movimm(stall, 0);
3324   else
3325     emit_mov(HOST_TEMPREG, 0);
3326   emit_addimm(HOST_CCREG, CLOCK_ADJUST(ccadj[i]), 1);
3327   emit_far_call(log_gte_stall);
3328   restore_regs(reglist);
3329 }
3330 #endif
3331
3332 static void cop2_do_stall_check(u_int op, int i, const struct regstat *i_regs, u_int reglist)
3333 {
3334   int j = i, other_gte_op_cycles = -1, stall = -MAXBLOCK, cycles_passed;
3335   int rtmp = reglist_find_free(reglist);
3336
3337   if (HACK_ENABLED(NDHACK_NO_STALLS))
3338     return;
3339   if (get_reg(i_regs->regmap, CCREG) != HOST_CCREG) {
3340     // happens occasionally... cc evicted? Don't bother then
3341     //printf("no cc %08x\n", start + i*4);
3342     return;
3343   }
3344   if (!dops[i].bt) {
3345     for (j = i - 1; j >= 0; j--) {
3346       //if (dops[j].is_ds) break;
3347       if (cop2_is_stalling_op(j, &other_gte_op_cycles) || dops[j].bt)
3348         break;
3349     }
3350     j = max(j, 0);
3351   }
3352   cycles_passed = CLOCK_ADJUST(ccadj[i] - ccadj[j]);
3353   if (other_gte_op_cycles >= 0)
3354     stall = other_gte_op_cycles - cycles_passed;
3355   else if (cycles_passed >= 44)
3356     stall = 0; // can't stall
3357   if (stall == -MAXBLOCK && rtmp >= 0) {
3358     // unknown stall, do the expensive runtime check
3359     assem_debug("; cop2_do_stall_check\n");
3360 #if 0 // too slow
3361     save_regs(reglist);
3362     emit_movimm(gte_cycletab[op], 0);
3363     emit_addimm(HOST_CCREG, CLOCK_ADJUST(ccadj[i]), 1);
3364     emit_far_call(call_gteStall);
3365     restore_regs(reglist);
3366 #else
3367     host_tempreg_acquire();
3368     emit_readword(&psxRegs.gteBusyCycle, rtmp);
3369     emit_addimm(rtmp, -CLOCK_ADJUST(ccadj[i]), rtmp);
3370     emit_sub(rtmp, HOST_CCREG, HOST_TEMPREG);
3371     emit_cmpimm(HOST_TEMPREG, 44);
3372     emit_cmovb_reg(rtmp, HOST_CCREG);
3373     //emit_log_gte_stall(i, 0, reglist);
3374     host_tempreg_release();
3375 #endif
3376   }
3377   else if (stall > 0) {
3378     //emit_log_gte_stall(i, stall, reglist);
3379     emit_addimm(HOST_CCREG, stall, HOST_CCREG);
3380   }
3381
3382   // save gteBusyCycle, if needed
3383   if (gte_cycletab[op] == 0)
3384     return;
3385   other_gte_op_cycles = -1;
3386   for (j = i + 1; j < slen; j++) {
3387     if (cop2_is_stalling_op(j, &other_gte_op_cycles))
3388       break;
3389     if (dops[j].is_jump) {
3390       // check ds
3391       if (j + 1 < slen && cop2_is_stalling_op(j + 1, &other_gte_op_cycles))
3392         j++;
3393       break;
3394     }
3395   }
3396   if (other_gte_op_cycles >= 0)
3397     // will handle stall when assembling that op
3398     return;
3399   cycles_passed = CLOCK_ADJUST(ccadj[min(j, slen -1)] - ccadj[i]);
3400   if (cycles_passed >= 44)
3401     return;
3402   assem_debug("; save gteBusyCycle\n");
3403   host_tempreg_acquire();
3404 #if 0
3405   emit_readword(&last_count, HOST_TEMPREG);
3406   emit_add(HOST_TEMPREG, HOST_CCREG, HOST_TEMPREG);
3407   emit_addimm(HOST_TEMPREG, CLOCK_ADJUST(ccadj[i]), HOST_TEMPREG);
3408   emit_addimm(HOST_TEMPREG, gte_cycletab[op]), HOST_TEMPREG);
3409   emit_writeword(HOST_TEMPREG, &psxRegs.gteBusyCycle);
3410 #else
3411   emit_addimm(HOST_CCREG, CLOCK_ADJUST(ccadj[i]) + gte_cycletab[op], HOST_TEMPREG);
3412   emit_writeword(HOST_TEMPREG, &psxRegs.gteBusyCycle);
3413 #endif
3414   host_tempreg_release();
3415 }
3416
3417 static int is_mflohi(int i)
3418 {
3419   return (dops[i].itype == MOV && (dops[i].rs1 == HIREG || dops[i].rs1 == LOREG));
3420 }
3421
3422 static int check_multdiv(int i, int *cycles)
3423 {
3424   if (dops[i].itype != MULTDIV)
3425     return 0;
3426   if (dops[i].opcode2 == 0x18 || dops[i].opcode2 == 0x19) // MULT(U)
3427     *cycles = 11; // approx from 7 11 14
3428   else
3429     *cycles = 37;
3430   return 1;
3431 }
3432
3433 static void multdiv_prepare_stall(int i, const struct regstat *i_regs)
3434 {
3435   int j, found = 0, c = 0;
3436   if (HACK_ENABLED(NDHACK_NO_STALLS))
3437     return;
3438   if (get_reg(i_regs->regmap, CCREG) != HOST_CCREG) {
3439     // happens occasionally... cc evicted? Don't bother then
3440     return;
3441   }
3442   for (j = i + 1; j < slen; j++) {
3443     if (dops[j].bt)
3444       break;
3445     if ((found = is_mflohi(j)))
3446       break;
3447     if (dops[j].is_jump) {
3448       // check ds
3449       if (j + 1 < slen && (found = is_mflohi(j + 1)))
3450         j++;
3451       break;
3452     }
3453   }
3454   if (found)
3455     // handle all in multdiv_do_stall()
3456     return;
3457   check_multdiv(i, &c);
3458   assert(c > 0);
3459   assem_debug("; muldiv prepare stall %d\n", c);
3460   host_tempreg_acquire();
3461   emit_addimm(HOST_CCREG, CLOCK_ADJUST(ccadj[i]) + c, HOST_TEMPREG);
3462   emit_writeword(HOST_TEMPREG, &psxRegs.muldivBusyCycle);
3463   host_tempreg_release();
3464 }
3465
3466 static void multdiv_do_stall(int i, const struct regstat *i_regs)
3467 {
3468   int j, known_cycles = 0;
3469   u_int reglist = get_host_reglist(i_regs->regmap);
3470   int rtmp = get_reg(i_regs->regmap, -1);
3471   if (rtmp < 0)
3472     rtmp = reglist_find_free(reglist);
3473   if (HACK_ENABLED(NDHACK_NO_STALLS))
3474     return;
3475   if (get_reg(i_regs->regmap, CCREG) != HOST_CCREG || rtmp < 0) {
3476     // happens occasionally... cc evicted? Don't bother then
3477     //printf("no cc/rtmp %08x\n", start + i*4);
3478     return;
3479   }
3480   if (!dops[i].bt) {
3481     for (j = i - 1; j >= 0; j--) {
3482       if (dops[j].is_ds) break;
3483       if (check_multdiv(j, &known_cycles) || dops[j].bt)
3484         break;
3485       if (is_mflohi(j))
3486         // already handled by this op
3487         return;
3488     }
3489     j = max(j, 0);
3490   }
3491   if (known_cycles > 0) {
3492     known_cycles -= CLOCK_ADJUST(ccadj[i] - ccadj[j]);
3493     assem_debug("; muldiv stall resolved %d\n", known_cycles);
3494     if (known_cycles > 0)
3495       emit_addimm(HOST_CCREG, known_cycles, HOST_CCREG);
3496     return;
3497   }
3498   assem_debug("; muldiv stall unresolved\n");
3499   host_tempreg_acquire();
3500   emit_readword(&psxRegs.muldivBusyCycle, rtmp);
3501   emit_addimm(rtmp, -CLOCK_ADJUST(ccadj[i]), rtmp);
3502   emit_sub(rtmp, HOST_CCREG, HOST_TEMPREG);
3503   emit_cmpimm(HOST_TEMPREG, 37);
3504   emit_cmovb_reg(rtmp, HOST_CCREG);
3505   //emit_log_gte_stall(i, 0, reglist);
3506   host_tempreg_release();
3507 }
3508
3509 static void cop2_get_dreg(u_int copr,signed char tl,signed char temp)
3510 {
3511   switch (copr) {
3512     case 1:
3513     case 3:
3514     case 5:
3515     case 8:
3516     case 9:
3517     case 10:
3518     case 11:
3519       emit_readword(&reg_cop2d[copr],tl);
3520       emit_signextend16(tl,tl);
3521       emit_writeword(tl,&reg_cop2d[copr]); // hmh
3522       break;
3523     case 7:
3524     case 16:
3525     case 17:
3526     case 18:
3527     case 19:
3528       emit_readword(&reg_cop2d[copr],tl);
3529       emit_andimm(tl,0xffff,tl);
3530       emit_writeword(tl,&reg_cop2d[copr]);
3531       break;
3532     case 15:
3533       emit_readword(&reg_cop2d[14],tl); // SXY2
3534       emit_writeword(tl,&reg_cop2d[copr]);
3535       break;
3536     case 28:
3537     case 29:
3538       c2op_mfc2_29_assemble(tl,temp);
3539       break;
3540     default:
3541       emit_readword(&reg_cop2d[copr],tl);
3542       break;
3543   }
3544 }
3545
3546 static void cop2_put_dreg(u_int copr,signed char sl,signed char temp)
3547 {
3548   switch (copr) {
3549     case 15:
3550       emit_readword(&reg_cop2d[13],temp);  // SXY1
3551       emit_writeword(sl,&reg_cop2d[copr]);
3552       emit_writeword(temp,&reg_cop2d[12]); // SXY0
3553       emit_readword(&reg_cop2d[14],temp);  // SXY2
3554       emit_writeword(sl,&reg_cop2d[14]);
3555       emit_writeword(temp,&reg_cop2d[13]); // SXY1
3556       break;
3557     case 28:
3558       emit_andimm(sl,0x001f,temp);
3559       emit_shlimm(temp,7,temp);
3560       emit_writeword(temp,&reg_cop2d[9]);
3561       emit_andimm(sl,0x03e0,temp);
3562       emit_shlimm(temp,2,temp);
3563       emit_writeword(temp,&reg_cop2d[10]);
3564       emit_andimm(sl,0x7c00,temp);
3565       emit_shrimm(temp,3,temp);
3566       emit_writeword(temp,&reg_cop2d[11]);
3567       emit_writeword(sl,&reg_cop2d[28]);
3568       break;
3569     case 30:
3570       emit_xorsar_imm(sl,sl,31,temp);
3571 #if defined(HAVE_ARMV5) || defined(__aarch64__)
3572       emit_clz(temp,temp);
3573 #else
3574       emit_movs(temp,HOST_TEMPREG);
3575       emit_movimm(0,temp);
3576       emit_jeq((int)out+4*4);
3577       emit_addpl_imm(temp,1,temp);
3578       emit_lslpls_imm(HOST_TEMPREG,1,HOST_TEMPREG);
3579       emit_jns((int)out-2*4);
3580 #endif
3581       emit_writeword(sl,&reg_cop2d[30]);
3582       emit_writeword(temp,&reg_cop2d[31]);
3583       break;
3584     case 31:
3585       break;
3586     default:
3587       emit_writeword(sl,&reg_cop2d[copr]);
3588       break;
3589   }
3590 }
3591
3592 static void c2ls_assemble(int i, const struct regstat *i_regs)
3593 {
3594   int s,tl;
3595   int ar;
3596   int offset;
3597   int memtarget=0,c=0;
3598   void *jaddr2=NULL;
3599   enum stub_type type;
3600   int agr=AGEN1+(i&1);
3601   int fastio_reg_override=-1;
3602   u_int reglist=get_host_reglist(i_regs->regmap);
3603   u_int copr=(source[i]>>16)&0x1f;
3604   s=get_reg(i_regs->regmap,dops[i].rs1);
3605   tl=get_reg(i_regs->regmap,FTEMP);
3606   offset=imm[i];
3607   assert(dops[i].rs1>0);
3608   assert(tl>=0);
3609
3610   if(i_regs->regmap[HOST_CCREG]==CCREG)
3611     reglist&=~(1<<HOST_CCREG);
3612
3613   // get the address
3614   if (dops[i].opcode==0x3a) { // SWC2
3615     ar=get_reg(i_regs->regmap,agr);
3616     if(ar<0) ar=get_reg(i_regs->regmap,-1);
3617     reglist|=1<<ar;
3618   } else { // LWC2
3619     ar=tl;
3620   }
3621   if(s>=0) c=(i_regs->wasconst>>s)&1;
3622   memtarget=c&&(((signed int)(constmap[i][s]+offset))<(signed int)0x80000000+RAM_SIZE);
3623   if (!offset&&!c&&s>=0) ar=s;
3624   assert(ar>=0);
3625
3626   cop2_do_stall_check(0, i, i_regs, reglist);
3627
3628   if (dops[i].opcode==0x3a) { // SWC2
3629     cop2_get_dreg(copr,tl,-1);
3630     type=STOREW_STUB;
3631   }
3632   else
3633     type=LOADW_STUB;
3634
3635   if(c&&!memtarget) {
3636     jaddr2=out;
3637     emit_jmp(0); // inline_readstub/inline_writestub?
3638   }
3639   else {
3640     if(!c) {
3641       jaddr2=emit_fastpath_cmp_jump(i,ar,&fastio_reg_override);
3642     }
3643     else if(ram_offset&&memtarget) {
3644       host_tempreg_acquire();
3645       emit_addimm(ar,ram_offset,HOST_TEMPREG);
3646       fastio_reg_override=HOST_TEMPREG;
3647     }
3648     if (dops[i].opcode==0x32) { // LWC2
3649       int a=ar;
3650       if(fastio_reg_override>=0) a=fastio_reg_override;
3651       emit_readword_indexed(0,a,tl);
3652     }
3653     if (dops[i].opcode==0x3a) { // SWC2
3654       #ifdef DESTRUCTIVE_SHIFT
3655       if(!offset&&!c&&s>=0) emit_mov(s,ar);
3656       #endif
3657       int a=ar;
3658       if(fastio_reg_override>=0) a=fastio_reg_override;
3659       emit_writeword_indexed(tl,0,a);
3660     }
3661   }
3662   if(fastio_reg_override==HOST_TEMPREG)
3663     host_tempreg_release();
3664   if(jaddr2)
3665     add_stub_r(type,jaddr2,out,i,ar,i_regs,ccadj[i],reglist);
3666   if(dops[i].opcode==0x3a) // SWC2
3667   if(!(i_regs->waswritten&(1<<dops[i].rs1)) && !HACK_ENABLED(NDHACK_NO_SMC_CHECK)) {
3668 #if defined(HOST_IMM8)
3669     int ir=get_reg(i_regs->regmap,INVCP);
3670     assert(ir>=0);
3671     emit_cmpmem_indexedsr12_reg(ir,ar,1);
3672 #else
3673     emit_cmpmem_indexedsr12_imm(invalid_code,ar,1);
3674 #endif
3675     #if defined(HAVE_CONDITIONAL_CALL) && !defined(DESTRUCTIVE_SHIFT)
3676     emit_callne(invalidate_addr_reg[ar]);
3677     #else
3678     void *jaddr3 = out;
3679     emit_jne(0);
3680     add_stub(INVCODE_STUB,jaddr3,out,reglist|(1<<HOST_CCREG),ar,0,0,0);
3681     #endif
3682   }
3683   if (dops[i].opcode==0x32) { // LWC2
3684     host_tempreg_acquire();
3685     cop2_put_dreg(copr,tl,HOST_TEMPREG);
3686     host_tempreg_release();
3687   }
3688 }
3689
3690 static void cop2_assemble(int i, const struct regstat *i_regs)
3691 {
3692   u_int copr = (source[i]>>11) & 0x1f;
3693   signed char temp = get_reg(i_regs->regmap, -1);
3694
3695   if (!HACK_ENABLED(NDHACK_NO_STALLS)) {
3696     u_int reglist = reglist_exclude(get_host_reglist(i_regs->regmap), temp, -1);
3697     if (dops[i].opcode2 == 0 || dops[i].opcode2 == 2) { // MFC2/CFC2
3698       signed char tl = get_reg(i_regs->regmap, dops[i].rt1);
3699       reglist = reglist_exclude(reglist, tl, -1);
3700     }
3701     cop2_do_stall_check(0, i, i_regs, reglist);
3702   }
3703   if (dops[i].opcode2==0) { // MFC2
3704     signed char tl=get_reg(i_regs->regmap,dops[i].rt1);
3705     if(tl>=0&&dops[i].rt1!=0)
3706       cop2_get_dreg(copr,tl,temp);
3707   }
3708   else if (dops[i].opcode2==4) { // MTC2
3709     signed char sl=get_reg(i_regs->regmap,dops[i].rs1);
3710     cop2_put_dreg(copr,sl,temp);
3711   }
3712   else if (dops[i].opcode2==2) // CFC2
3713   {
3714     signed char tl=get_reg(i_regs->regmap,dops[i].rt1);
3715     if(tl>=0&&dops[i].rt1!=0)
3716       emit_readword(&reg_cop2c[copr],tl);
3717   }
3718   else if (dops[i].opcode2==6) // CTC2
3719   {
3720     signed char sl=get_reg(i_regs->regmap,dops[i].rs1);
3721     switch(copr) {
3722       case 4:
3723       case 12:
3724       case 20:
3725       case 26:
3726       case 27:
3727       case 29:
3728       case 30:
3729         emit_signextend16(sl,temp);
3730         break;
3731       case 31:
3732         c2op_ctc2_31_assemble(sl,temp);
3733         break;
3734       default:
3735         temp=sl;
3736         break;
3737     }
3738     emit_writeword(temp,&reg_cop2c[copr]);
3739     assert(sl>=0);
3740   }
3741 }
3742
3743 static void do_unalignedwritestub(int n)
3744 {
3745   assem_debug("do_unalignedwritestub %x\n",start+stubs[n].a*4);
3746   literal_pool(256);
3747   set_jump_target(stubs[n].addr, out);
3748
3749   int i=stubs[n].a;
3750   struct regstat *i_regs=(struct regstat *)stubs[n].c;
3751   int addr=stubs[n].b;
3752   u_int reglist=stubs[n].e;
3753   signed char *i_regmap=i_regs->regmap;
3754   int temp2=get_reg(i_regmap,FTEMP);
3755   int rt;
3756   rt=get_reg(i_regmap,dops[i].rs2);
3757   assert(rt>=0);
3758   assert(addr>=0);
3759   assert(dops[i].opcode==0x2a||dops[i].opcode==0x2e); // SWL/SWR only implemented
3760   reglist|=(1<<addr);
3761   reglist&=~(1<<temp2);
3762
3763   // don't bother with it and call write handler
3764   save_regs(reglist);
3765   pass_args(addr,rt);
3766   int cc=get_reg(i_regmap,CCREG);
3767   if(cc<0)
3768     emit_loadreg(CCREG,2);
3769   emit_addimm(cc<0?2:cc,CLOCK_ADJUST((int)stubs[n].d+1),2);
3770   emit_far_call((dops[i].opcode==0x2a?jump_handle_swl:jump_handle_swr));
3771   emit_addimm(0,-CLOCK_ADJUST((int)stubs[n].d+1),cc<0?2:cc);
3772   if(cc<0)
3773     emit_storereg(CCREG,2);
3774   restore_regs(reglist);
3775   emit_jmp(stubs[n].retaddr); // return address
3776 }
3777
3778 #ifndef multdiv_assemble
3779 void multdiv_assemble(int i,struct regstat *i_regs)
3780 {
3781   printf("Need multdiv_assemble for this architecture.\n");
3782   abort();
3783 }
3784 #endif
3785
3786 static void mov_assemble(int i,struct regstat *i_regs)
3787 {
3788   //if(dops[i].opcode2==0x10||dops[i].opcode2==0x12) { // MFHI/MFLO
3789   //if(dops[i].opcode2==0x11||dops[i].opcode2==0x13) { // MTHI/MTLO
3790   if(dops[i].rt1) {
3791     signed char sl,tl;
3792     tl=get_reg(i_regs->regmap,dops[i].rt1);
3793     //assert(tl>=0);
3794     if(tl>=0) {
3795       sl=get_reg(i_regs->regmap,dops[i].rs1);
3796       if(sl>=0) emit_mov(sl,tl);
3797       else emit_loadreg(dops[i].rs1,tl);
3798     }
3799   }
3800   if (dops[i].rs1 == HIREG || dops[i].rs1 == LOREG) // MFHI/MFLO
3801     multdiv_do_stall(i, i_regs);
3802 }
3803
3804 // call interpreter, exception handler, things that change pc/regs/cycles ...
3805 static void call_c_cpu_handler(int i, const struct regstat *i_regs, u_int pc, void *func)
3806 {
3807   signed char ccreg=get_reg(i_regs->regmap,CCREG);
3808   assert(ccreg==HOST_CCREG);
3809   assert(!is_delayslot);
3810   (void)ccreg;
3811
3812   emit_movimm(pc,3); // Get PC
3813   emit_readword(&last_count,2);
3814   emit_writeword(3,&psxRegs.pc);
3815   emit_addimm(HOST_CCREG,CLOCK_ADJUST(ccadj[i]),HOST_CCREG); // XXX
3816   emit_add(2,HOST_CCREG,2);
3817   emit_writeword(2,&psxRegs.cycle);
3818   emit_far_call(func);
3819   emit_far_jump(jump_to_new_pc);
3820 }
3821
3822 static void syscall_assemble(int i,struct regstat *i_regs)
3823 {
3824   emit_movimm(0x20,0); // cause code
3825   emit_movimm(0,1);    // not in delay slot
3826   call_c_cpu_handler(i,i_regs,start+i*4,psxException);
3827 }
3828
3829 static void hlecall_assemble(int i,struct regstat *i_regs)
3830 {
3831   void *hlefunc = psxNULL;
3832   uint32_t hleCode = source[i] & 0x03ffffff;
3833   if (hleCode < ARRAY_SIZE(psxHLEt))
3834     hlefunc = psxHLEt[hleCode];
3835
3836   call_c_cpu_handler(i,i_regs,start+i*4+4,hlefunc);
3837 }
3838
3839 static void intcall_assemble(int i,struct regstat *i_regs)
3840 {
3841   call_c_cpu_handler(i,i_regs,start+i*4,execI);
3842 }
3843
3844 static void speculate_mov(int rs,int rt)
3845 {
3846   if(rt!=0) {
3847     smrv_strong_next|=1<<rt;
3848     smrv[rt]=smrv[rs];
3849   }
3850 }
3851
3852 static void speculate_mov_weak(int rs,int rt)
3853 {
3854   if(rt!=0) {
3855     smrv_weak_next|=1<<rt;
3856     smrv[rt]=smrv[rs];
3857   }
3858 }
3859
3860 static void speculate_register_values(int i)
3861 {
3862   if(i==0) {
3863     memcpy(smrv,psxRegs.GPR.r,sizeof(smrv));
3864     // gp,sp are likely to stay the same throughout the block
3865     smrv_strong_next=(1<<28)|(1<<29)|(1<<30);
3866     smrv_weak_next=~smrv_strong_next;
3867     //printf(" llr %08x\n", smrv[4]);
3868   }
3869   smrv_strong=smrv_strong_next;
3870   smrv_weak=smrv_weak_next;
3871   switch(dops[i].itype) {
3872     case ALU:
3873       if     ((smrv_strong>>dops[i].rs1)&1) speculate_mov(dops[i].rs1,dops[i].rt1);
3874       else if((smrv_strong>>dops[i].rs2)&1) speculate_mov(dops[i].rs2,dops[i].rt1);
3875       else if((smrv_weak>>dops[i].rs1)&1) speculate_mov_weak(dops[i].rs1,dops[i].rt1);
3876       else if((smrv_weak>>dops[i].rs2)&1) speculate_mov_weak(dops[i].rs2,dops[i].rt1);
3877       else {
3878         smrv_strong_next&=~(1<<dops[i].rt1);
3879         smrv_weak_next&=~(1<<dops[i].rt1);
3880       }
3881       break;
3882     case SHIFTIMM:
3883       smrv_strong_next&=~(1<<dops[i].rt1);
3884       smrv_weak_next&=~(1<<dops[i].rt1);
3885       // fallthrough
3886     case IMM16:
3887       if(dops[i].rt1&&is_const(&regs[i],dops[i].rt1)) {
3888         int value,hr=get_reg(regs[i].regmap,dops[i].rt1);
3889         if(hr>=0) {
3890           if(get_final_value(hr,i,&value))
3891                smrv[dops[i].rt1]=value;
3892           else smrv[dops[i].rt1]=constmap[i][hr];
3893           smrv_strong_next|=1<<dops[i].rt1;
3894         }
3895       }
3896       else {
3897         if     ((smrv_strong>>dops[i].rs1)&1) speculate_mov(dops[i].rs1,dops[i].rt1);
3898         else if((smrv_weak>>dops[i].rs1)&1) speculate_mov_weak(dops[i].rs1,dops[i].rt1);
3899       }
3900       break;
3901     case LOAD:
3902       if(start<0x2000&&(dops[i].rt1==26||(smrv[dops[i].rt1]>>24)==0xa0)) {
3903         // special case for BIOS
3904         smrv[dops[i].rt1]=0xa0000000;
3905         smrv_strong_next|=1<<dops[i].rt1;
3906         break;
3907       }
3908       // fallthrough
3909     case SHIFT:
3910     case LOADLR:
3911     case MOV:
3912       smrv_strong_next&=~(1<<dops[i].rt1);
3913       smrv_weak_next&=~(1<<dops[i].rt1);
3914       break;
3915     case COP0:
3916     case COP2:
3917       if(dops[i].opcode2==0||dops[i].opcode2==2) { // MFC/CFC
3918         smrv_strong_next&=~(1<<dops[i].rt1);
3919         smrv_weak_next&=~(1<<dops[i].rt1);
3920       }
3921       break;
3922     case C2LS:
3923       if (dops[i].opcode==0x32) { // LWC2
3924         smrv_strong_next&=~(1<<dops[i].rt1);
3925         smrv_weak_next&=~(1<<dops[i].rt1);
3926       }
3927       break;
3928   }
3929 #if 0
3930   int r=4;
3931   printf("x %08x %08x %d %d c %08x %08x\n",smrv[r],start+i*4,
3932     ((smrv_strong>>r)&1),(smrv_weak>>r)&1,regs[i].isconst,regs[i].wasconst);
3933 #endif
3934 }
3935
3936 static void ds_assemble(int i,struct regstat *i_regs)
3937 {
3938   speculate_register_values(i);
3939   is_delayslot=1;
3940   switch(dops[i].itype) {
3941     case ALU:
3942       alu_assemble(i,i_regs);break;
3943     case IMM16:
3944       imm16_assemble(i,i_regs);break;
3945     case SHIFT:
3946       shift_assemble(i,i_regs);break;
3947     case SHIFTIMM:
3948       shiftimm_assemble(i,i_regs);break;
3949     case LOAD:
3950       load_assemble(i,i_regs);break;
3951     case LOADLR:
3952       loadlr_assemble(i,i_regs);break;
3953     case STORE:
3954       store_assemble(i,i_regs);break;
3955     case STORELR:
3956       storelr_assemble(i,i_regs);break;
3957     case COP0:
3958       cop0_assemble(i,i_regs);break;
3959     case COP1:
3960       cop1_assemble(i,i_regs);break;
3961     case C1LS:
3962       c1ls_assemble(i,i_regs);break;
3963     case COP2:
3964       cop2_assemble(i,i_regs);break;
3965     case C2LS:
3966       c2ls_assemble(i,i_regs);break;
3967     case C2OP:
3968       c2op_assemble(i,i_regs);break;
3969     case MULTDIV:
3970       multdiv_assemble(i,i_regs);
3971       multdiv_prepare_stall(i,i_regs);
3972       break;
3973     case MOV:
3974       mov_assemble(i,i_regs);break;
3975     case SYSCALL:
3976     case HLECALL:
3977     case INTCALL:
3978     case SPAN:
3979     case UJUMP:
3980     case RJUMP:
3981     case CJUMP:
3982     case SJUMP:
3983       SysPrintf("Jump in the delay slot.  This is probably a bug.\n");
3984   }
3985   is_delayslot=0;
3986 }
3987
3988 // Is the branch target a valid internal jump?
3989 static int internal_branch(int addr)
3990 {
3991   if(addr&1) return 0; // Indirect (register) jump
3992   if(addr>=start && addr<start+slen*4-4)
3993   {
3994     return 1;
3995   }
3996   return 0;
3997 }
3998
3999 static void wb_invalidate(signed char pre[],signed char entry[],uint64_t dirty,uint64_t u)
4000 {
4001   int hr;
4002   for(hr=0;hr<HOST_REGS;hr++) {
4003     if(hr!=EXCLUDE_REG) {
4004       if(pre[hr]!=entry[hr]) {
4005         if(pre[hr]>=0) {
4006           if((dirty>>hr)&1) {
4007             if(get_reg(entry,pre[hr])<0) {
4008               assert(pre[hr]<64);
4009               if(!((u>>pre[hr])&1))
4010                 emit_storereg(pre[hr],hr);
4011             }
4012           }
4013         }
4014       }
4015     }
4016   }
4017   // Move from one register to another (no writeback)
4018   for(hr=0;hr<HOST_REGS;hr++) {
4019     if(hr!=EXCLUDE_REG) {
4020       if(pre[hr]!=entry[hr]) {
4021         if(pre[hr]>=0&&(pre[hr]&63)<TEMPREG) {
4022           int nr;
4023           if((nr=get_reg(entry,pre[hr]))>=0) {
4024             emit_mov(hr,nr);
4025           }
4026         }
4027       }
4028     }
4029   }
4030 }
4031
4032 // Load the specified registers
4033 // This only loads the registers given as arguments because
4034 // we don't want to load things that will be overwritten
4035 static void load_regs(signed char entry[],signed char regmap[],int rs1,int rs2)
4036 {
4037   int hr;
4038   // Load 32-bit regs
4039   for(hr=0;hr<HOST_REGS;hr++) {
4040     if(hr!=EXCLUDE_REG&&regmap[hr]>=0) {
4041       if(entry[hr]!=regmap[hr]) {