libpcsxcore/r3000a.h

   1 /***************************************************************************
   2  *   Copyright (C) 2007 Ryan Schultz, PCSX-df Team, PCSX team              *
   3  *                                                                         *
   4  *   This program is free software; you can redistribute it and/or modify  *
   5  *   it under the terms of the GNU General Public License as published by  *
   6  *   the Free Software Foundation; either version 2 of the License, or     *
   7  *   (at your option) any later version.                                   *
   8  *                                                                         *
   9  *   This program is distributed in the hope that it will be useful,       *
  10  *   but WITHOUT ANY WARRANTY; without even the implied warranty of        *
  11  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the         *
  12  *   GNU General Public License for more details.                          *
  13  *                                                                         *
  14  *   You should have received a copy of the GNU General Public License     *
  15  *   along with this program; if not, write to the                         *
  16  *   Free Software Foundation, Inc.,                                       *
  17  *   51 Franklin Street, Fifth Floor, Boston, MA 02111-1307 USA.           *
  18  ***************************************************************************/
  19
  20 #ifndef __R3000A_H__
  21 #define __R3000A_H__
  22
  23 #ifdef __cplusplus
  24 extern "C" {
  25 #endif
  26
  27 #include "psxcommon.h"
  28 #include "psxmem.h"
  29 #include "psxcounters.h"
  30 #include "psxbios.h"
  31
  32 typedef struct {
  33         int  (*Init)();
  34         void (*Reset)();
  35         void (*Execute)();              /* executes up to a break */
  36         void (*ExecuteBlock)(); /* executes up to a jump */
  37         void (*Clear)(u32 Addr, u32 Size);
  38         void (*Shutdown)();
  39 } R3000Acpu;
  40
  41 extern R3000Acpu *psxCpu;
  42 extern R3000Acpu psxInt;
  43 #if (defined(__x86_64__) || defined(__i386__) || defined(__sh__) || defined(__ppc__) || defined(__arm__)) && !defined(NOPSXREC)
  44 extern R3000Acpu psxRec;
  45 #define PSXREC
  46 #endif
  47
  48 typedef union {
  49 #if defined(__BIGENDIAN__)
  50         struct { u8 h3, h2, h, l; } b;
  51         struct { s8 h3, h2, h, l; } sb;
  52         struct { u16 h, l; } w;
  53         struct { s16 h, l; } sw;
  54 #else
  55         struct { u8 l, h, h2, h3; } b;
  56         struct { u16 l, h; } w;
  57         struct { s8 l, h, h2, h3; } sb;
  58         struct { s16 l, h; } sw;
  59 #endif
  60 } PAIR;
  61
  62 typedef union {
  63         struct {
  64                 u32   r0, at, v0, v1, a0, a1, a2, a3,
  65                                                 t0, t1, t2, t3, t4, t5, t6, t7,
  66                                                 s0, s1, s2, s3, s4, s5, s6, s7,
  67                                                 t8, t9, k0, k1, gp, sp, s8, ra, lo, hi;
  68         } n;
  69         u32 r[34]; /* Lo, Hi in r[32] and r[33] */
  70         PAIR p[34];
  71 } psxGPRRegs;
  72
  73 typedef union {
  74         struct {
  75                 u32     Index,     Random,    EntryLo0,  EntryLo1,
  76                                                 Context,   PageMask,  Wired,     Reserved0,
  77                                                 BadVAddr,  Count,     EntryHi,   Compare,
  78                                                 Status,    Cause,     EPC,       PRid,
  79                                                 Config,    LLAddr,    WatchLO,   WatchHI,
  80                                                 XContext,  Reserved1, Reserved2, Reserved3,
  81                                                 Reserved4, Reserved5, ECC,       CacheErr,
  82                                                 TagLo,     TagHi,     ErrorEPC,  Reserved6;
  83         } n;
  84         u32 r[32];
  85         PAIR p[32];
  86 } psxCP0Regs;
  87
  88 typedef struct {
  89         short x, y;
  90 } SVector2D;
  91
  92 typedef struct {
  93         short z, pad;
  94 } SVector2Dz;
  95
  96 typedef struct {
  97         short x, y, z, pad;
  98 } SVector3D;
  99
 100 typedef struct {
 101         short x, y, z, pad;
 102 } LVector3D;
 103
 104 typedef struct {
 105         unsigned char r, g, b, c;
 106 } CBGR;
 107
 108 typedef struct {
 109         short m11, m12, m13, m21, m22, m23, m31, m32, m33, pad;
 110 } SMatrix3D;
 111
 112 typedef union {
 113         struct {
 114                 SVector3D     v0, v1, v2;
 115                 CBGR          rgb;
 116                 s32          otz;
 117                 s32          ir0, ir1, ir2, ir3;
 118                 SVector2D     sxy0, sxy1, sxy2, sxyp;
 119                 SVector2Dz    sz0, sz1, sz2, sz3;
 120                 CBGR          rgb0, rgb1, rgb2;
 121                 s32          reserved;
 122                 s32          mac0, mac1, mac2, mac3;
 123                 u32 irgb, orgb;
 124                 s32          lzcs, lzcr;
 125         } n;
 126         u32 r[32];
 127         PAIR p[32];
 128 } psxCP2Data;
 129
 130 typedef union {
 131         struct {
 132                 SMatrix3D rMatrix;
 133                 s32      trX, trY, trZ;
 134                 SMatrix3D lMatrix;
 135                 s32      rbk, gbk, bbk;
 136                 SMatrix3D cMatrix;
 137                 s32      rfc, gfc, bfc;
 138                 s32      ofx, ofy;
 139                 s32      h;
 140                 s32      dqa, dqb;
 141                 s32      zsf3, zsf4;
 142                 s32      flag;
 143         } n;
 144         u32 r[32];
 145         PAIR p[32];
 146 } psxCP2Ctrl;
 147
 148 typedef struct {
 149         psxGPRRegs GPR;         /* General Purpose Registers */
 150         psxCP0Regs CP0;         /* Coprocessor0 Registers */
 151         psxCP2Data CP2D;        /* Cop2 data registers */
 152         psxCP2Ctrl CP2C;        /* Cop2 control registers */
 153     u32 pc;                             /* Program counter */
 154     u32 code;                   /* The instruction */
 155         u32 cycle;
 156         u32 interrupt;
 157         u32 intCycle[32];
 158 } psxRegisters;
 159
 160 extern psxRegisters psxRegs;
 161
 162 #if defined(__BIGENDIAN__)
 163
 164 #define _i32(x) *(s32 *)&x
 165 #define _u32(x) x
 166
 167 #define _i16(x) (((short *)&x)[1])
 168 #define _u16(x) (((unsigned short *)&x)[1])
 169
 170 #define _i8(x) (((char *)&x)[3])
 171 #define _u8(x) (((unsigned char *)&x)[3])
 172
 173 #else
 174
 175 #define _i32(x) *(s32 *)&x
 176 #define _u32(x) x
 177
 178 #define _i16(x) *(short *)&x
 179 #define _u16(x) *(unsigned short *)&x
 180
 181 #define _i8(x) *(char *)&x
 182 #define _u8(x) *(unsigned char *)&x
 183
 184 #endif
 185
 186 /**** R3000A Instruction Macros ****/
 187 #define _PC_       psxRegs.pc       // The next PC to be executed
 188
 189 #define _fOp_(code)             ((code >> 26)       )  // The opcode part of the instruction register
 190 #define _fFunct_(code)  ((code      ) & 0x3F)  // The funct part of the instruction register
 191 #define _fRd_(code)             ((code >> 11) & 0x1F)  // The rd part of the instruction register
 192 #define _fRt_(code)             ((code >> 16) & 0x1F)  // The rt part of the instruction register
 193 #define _fRs_(code)             ((code >> 21) & 0x1F)  // The rs part of the instruction register
 194 #define _fSa_(code)             ((code >>  6) & 0x1F)  // The sa part of the instruction register
 195 #define _fIm_(code)             ((u16)code)            // The immediate part of the instruction register
 196 #define _fTarget_(code) (code & 0x03ffffff)    // The target part of the instruction register
 197
 198 #define _fImm_(code)    ((s16)code)            // sign-extended immediate
 199 #define _fImmU_(code)   (code&0xffff)          // zero-extended immediate
 200
 201 #define _Op_     _fOp_(psxRegs.code)
 202 #define _Funct_  _fFunct_(psxRegs.code)
 203 #define _Rd_     _fRd_(psxRegs.code)
 204 #define _Rt_     _fRt_(psxRegs.code)
 205 #define _Rs_     _fRs_(psxRegs.code)
 206 #define _Sa_     _fSa_(psxRegs.code)
 207 #define _Im_     _fIm_(psxRegs.code)
 208 #define _Target_ _fTarget_(psxRegs.code)
 209
 210 #define _Imm_    _fImm_(psxRegs.code)
 211 #define _ImmU_   _fImmU_(psxRegs.code)
 212
 213 #define _rRs_   psxRegs.GPR.r[_Rs_]   // Rs register
 214 #define _rRt_   psxRegs.GPR.r[_Rt_]   // Rt register
 215 #define _rRd_   psxRegs.GPR.r[_Rd_]   // Rd register
 216 #define _rSa_   psxRegs.GPR.r[_Sa_]   // Sa register
 217 #define _rFs_   psxRegs.CP0.r[_Rd_]   // Fs register
 218
 219 #define _c2dRs_ psxRegs.CP2D.r[_Rs_]  // Rs cop2 data register
 220 #define _c2dRt_ psxRegs.CP2D.r[_Rt_]  // Rt cop2 data register
 221 #define _c2dRd_ psxRegs.CP2D.r[_Rd_]  // Rd cop2 data register
 222 #define _c2dSa_ psxRegs.CP2D.r[_Sa_]  // Sa cop2 data register
 223
 224 #define _rHi_   psxRegs.GPR.n.hi   // The HI register
 225 #define _rLo_   psxRegs.GPR.n.lo   // The LO register
 226
 227 #define _JumpTarget_    ((_Target_ * 4) + (_PC_ & 0xf0000000))   // Calculates the target during a jump instruction
 228 #define _BranchTarget_  ((s16)_Im_ * 4 + _PC_)                 // Calculates the target during a branch instruction
 229
 230 #define _SetLink(x)     psxRegs.GPR.r[x] = _PC_ + 4;       // Sets the return address in the link register
 231
 232 int  psxInit();
 233 void psxReset();
 234 void psxShutdown();
 235 void psxException(u32 code, u32 bd);
 236 void psxBranchTest();
 237 void psxExecuteBios();
 238 int  psxTestLoadDelay(int reg, u32 tmp);
 239 void psxDelayTest(int reg, u32 bpc);
 240 void psxTestSWInts();
 241 void psxJumpTest();
 242
 243 #ifdef __cplusplus
 244 }
 245 #endif
 246 #endif