pico/32x/memory.c

   1 /*
   2  * PicoDrive
   3  * (C) notaz, 2009,2010,2013
   4  *
   5  * This work is licensed under the terms of MAME license.
   6  * See COPYING file in the top-level directory.
   7  *
   8  * Register map:
   9  * a15100 F....... R.....EA  F.....AC N...VHMP 4000 // Fm Ren nrEs Aden Cart heN V H cMd Pwm
  10  * a15102 ........ ......SM  ?                 4002 // intS intM
  11  * a15104 ........ ......10  ........ hhhhhhhh 4004 // bk1 bk0 Hint
  12  * a15106 ........ F....SDR  UE...... .....SDR 4006 // Full 68S Dma Rv fUll[fb] Empt[fb]
  13  * a15108           (32bit DREQ src)           4008
  14  * a1510c           (32bit DREQ dst)           400c
  15  * a15110          llllllll llllll00           4010 // DREQ Len
  16  * a15112           (16bit FIFO reg)           4012
  17  * a15114 0                  (16bit VRES clr)  4014
  18  * a15116 0                  (16bit Vint clr)  4016
  19  * a15118 0                  (16bit Hint clr)  4018
  20  * a1511a .......? .......C  (16bit CMD clr)   401a // TV Cm
  21  * a1511c 0                  (16bit PWM clr)   401c
  22  * a1511e 0                  ?                 401e
  23  * a15120            (16 bytes comm)           2020
  24  * a15130                 (PWM)                2030
  25  *
  26  * SH2 addr lines:
  27  * iii. .cc. ..xx *   // Internal, Cs, x
  28  *
  29  * sh2 map, wait/bus cycles (from docs):
  30  *                             r    w
  31  * rom      0000000-0003fff    1    -
  32  * sys reg  0004000-00040ff    1    1
  33  * vdp reg  0004100-00041ff    5    5
  34  * vdp pal  0004200-00043ff    5    5
  35  * cart     2000000-23fffff     6-15
  36  * dram/fb  4000000-401ffff 5-12  1-3
  37  * fb ovr   4020000-403ffff
  38  * sdram    6000000-603ffff   12    2  (cycles)
  39  * d.a.    c0000000-?
  40  */
  41 #include "../pico_int.h"
  42 #include "../memory.h"
  43 #include "../../cpu/sh2/compiler.h"
  44
  45 static const char str_mars[] = "MARS";
  46
  47 void *p32x_bios_g, *p32x_bios_m, *p32x_bios_s;
  48 struct Pico32xMem *Pico32xMem;
  49
  50 static void bank_switch(int b);
  51
  52 // addressing byte in 16bit reg
  53 #define REG8IN16(ptr, offs) ((u8 *)ptr)[(offs) ^ 1]
  54
  55 // poll detection
  56 #define POLL_THRESHOLD 3
  57
  58 static struct {
  59   u32 addr, cycles;
  60   int cnt;
  61 } m68k_poll;
  62
  63 static int m68k_poll_detect(u32 a, u32 cycles, u32 flags)
  64 {
  65   int ret = 0;
  66
  67   if (a - 2 <= m68k_poll.addr && m68k_poll.addr <= a + 2
  68     && cycles - m68k_poll.cycles <= 64 && !SekNotPolling)
  69   {
  70     if (m68k_poll.cnt++ > POLL_THRESHOLD) {
  71       if (!(Pico32x.emu_flags & flags)) {
  72         elprintf(EL_32X, "m68k poll addr %08x, cyc %u",
  73           a, cycles - m68k_poll.cycles);
  74         ret = 1;
  75       }
  76       Pico32x.emu_flags |= flags;
  77     }
  78   }
  79   else {
  80     m68k_poll.cnt = 0;
  81     m68k_poll.addr = a;
  82     SekNotPolling = 0;
  83   }
  84   m68k_poll.cycles = cycles;
  85
  86   return ret;
  87 }
  88
  89 void p32x_m68k_poll_event(u32 flags)
  90 {
  91   if (Pico32x.emu_flags & flags) {
  92     elprintf(EL_32X, "m68k poll %02x -> %02x", Pico32x.emu_flags,
  93       Pico32x.emu_flags & ~flags);
  94     Pico32x.emu_flags &= ~flags;
  95     SekSetStop(0);
  96   }
  97   m68k_poll.addr = m68k_poll.cnt = 0;
  98 }
  99
 100 static void sh2_poll_detect(SH2 *sh2, u32 a, u32 flags, int maxcnt)
 101 {
 102   int cycles_left = sh2_cycles_left(sh2);
 103
 104   if (a == sh2->poll_addr && sh2->poll_cycles - cycles_left <= 10) {
 105     if (sh2->poll_cnt++ > maxcnt) {
 106       if (!(sh2->state & flags))
 107         elprintf_sh2(sh2, EL_32X, "state: %02x->%02x",
 108           sh2->state, sh2->state | flags);
 109
 110       sh2->state |= flags;
 111       sh2_end_run(sh2, 1);
 112       pevt_log_sh2(sh2, EVT_POLL_START);
 113       return;
 114     }
 115   }
 116   else
 117     sh2->poll_cnt = 0;
 118   sh2->poll_addr = a;
 119   sh2->poll_cycles = cycles_left;
 120 }
 121
 122 void p32x_sh2_poll_event(SH2 *sh2, u32 flags, u32 m68k_cycles)
 123 {
 124   if (sh2->state & flags) {
 125     elprintf_sh2(sh2, EL_32X, "state: %02x->%02x", sh2->state,
 126       sh2->state & ~flags);
 127
 128     if (sh2->m68krcycles_done < m68k_cycles)
 129       sh2->m68krcycles_done = m68k_cycles;
 130
 131     pevt_log_sh2_o(sh2, EVT_POLL_END);
 132   }
 133
 134   sh2->state &= ~flags;
 135   sh2->poll_addr = sh2->poll_cycles = sh2->poll_cnt = 0;
 136 }
 137
 138 static void sh2s_sync_on_read(SH2 *sh2)
 139 {
 140   int cycles;
 141   if (sh2->poll_cnt != 0)
 142     return;
 143
 144   cycles = sh2_cycles_done(sh2);
 145   if (cycles > 600)
 146     p32x_sync_other_sh2(sh2, sh2->m68krcycles_done + cycles / 3);
 147 }
 148
 149 // SH2 faking
 150 //#define FAKE_SH2
 151 #ifdef FAKE_SH2
 152 static int p32x_csum_faked;
 153 static const u16 comm_fakevals[] = {
 154   0x4d5f, 0x4f4b, // M_OK
 155   0x535f, 0x4f4b, // S_OK
 156   0x4D41, 0x5346, // MASF - Brutal Unleashed
 157   0x5331, 0x4d31, // Darxide
 158   0x5332, 0x4d32,
 159   0x5333, 0x4d33,
 160   0x0000, 0x0000, // eq for doom
 161   0x0002, // Mortal Kombat
 162 //  0, // pad
 163 };
 164
 165 static u32 sh2_comm_faker(u32 a)
 166 {
 167   static int f = 0;
 168   if (a == 0x28 && !p32x_csum_faked) {
 169     p32x_csum_faked = 1;
 170     return *(unsigned short *)(Pico.rom + 0x18e);
 171   }
 172   if (f >= sizeof(comm_fakevals) / sizeof(comm_fakevals[0]))
 173     f = 0;
 174   return comm_fakevals[f++];
 175 }
 176 #endif
 177
 178 // ------------------------------------------------------------------
 179 // 68k regs
 180
 181 static u32 p32x_reg_read16(u32 a)
 182 {
 183   a &= 0x3e;
 184
 185 #if 0
 186   if ((a & 0x30) == 0x20)
 187     return sh2_comm_faker(a);
 188 #else
 189   if ((a & 0x30) == 0x20) {
 190     unsigned int cycles = SekCyclesDone();
 191     int comreg = 1 << (a & 0x0f) / 2;
 192
 193     if (cycles - msh2.m68krcycles_done > 244
 194         || (Pico32x.comm_dirty & comreg))
 195       p32x_sync_sh2s(cycles);
 196
 197     if (m68k_poll_detect(a, cycles, P32XF_68KCPOLL)) {
 198       SekSetStop(1);
 199       SekEndRun(16);
 200     }
 201     goto out;
 202   }
 203 #endif
 204
 205   if (a == 2) { // INTM, INTS
 206     unsigned int cycles = SekCyclesDone();
 207     if (cycles - msh2.m68krcycles_done > 64)
 208       p32x_sync_sh2s(cycles);
 209     goto out;
 210   }
 211
 212   if ((a & 0x30) == 0x30)
 213     return p32x_pwm_read16(a, NULL, SekCyclesDone());
 214
 215 out:
 216   return Pico32x.regs[a / 2];
 217 }
 218
 219 static void dreq0_write(u16 *r, u32 d)
 220 {
 221   if (!(r[6 / 2] & P32XS_68S)) {
 222     elprintf(EL_32X|EL_ANOMALY, "DREQ FIFO w16 without 68S?");
 223     return; // ignored - tested
 224   }
 225   if (Pico32x.dmac0_fifo_ptr < DMAC_FIFO_LEN) {
 226     Pico32x.dmac_fifo[Pico32x.dmac0_fifo_ptr++] = d;
 227     if (Pico32x.dmac0_fifo_ptr == DMAC_FIFO_LEN)
 228       r[6 / 2] |= P32XS_FULL;
 229     // tested: len register decrements and 68S clears
 230     // even if SH2s/DMAC aren't active..
 231     r[0x10 / 2]--;
 232     if (r[0x10 / 2] == 0)
 233       r[6 / 2] &= ~P32XS_68S;
 234
 235     if ((Pico32x.dmac0_fifo_ptr & 3) == 0) {
 236       p32x_sync_sh2s(SekCyclesDone());
 237       p32x_dreq0_trigger();
 238     }
 239   }
 240   else
 241     elprintf(EL_32X|EL_ANOMALY, "DREQ FIFO overflow!");
 242 }
 243
 244 // writable bits tested
 245 static void p32x_reg_write8(u32 a, u32 d)
 246 {
 247   u16 *r = Pico32x.regs;
 248   a &= 0x3f;
 249
 250   // for things like bset on comm port
 251   m68k_poll.cnt = 0;
 252
 253   switch (a) {
 254     case 0x00: // adapter ctl: FM writable
 255       REG8IN16(r, 0x00) = d & 0x80;
 256       return;
 257     case 0x01: // adapter ctl: RES and ADEN writable
 258       if ((d ^ r[0]) & d & P32XS_nRES)
 259         p32x_reset_sh2s();
 260       REG8IN16(r, 0x01) &= ~(P32XS_nRES|P32XS_ADEN);
 261       REG8IN16(r, 0x01) |= d & (P32XS_nRES|P32XS_ADEN);
 262       return;
 263     case 0x02: // ignored, always 0
 264       return;
 265     case 0x03: // irq ctl
 266       if ((d ^ r[0x02 / 2]) & 3) {
 267         int cycles = SekCyclesDone();
 268         p32x_sync_sh2s(cycles);
 269         r[0x02 / 2] = d & 3;
 270         p32x_update_cmd_irq(NULL, cycles);
 271       }
 272       return;
 273     case 0x04: // ignored, always 0
 274       return;
 275     case 0x05: // bank
 276       d &= 3;
 277       if (r[0x04 / 2] != d) {
 278         r[0x04 / 2] = d;
 279         bank_switch(d);
 280       }
 281       return;
 282     case 0x06: // ignored, always 0
 283       return;
 284     case 0x07: // DREQ ctl
 285       REG8IN16(r, 0x07) &= ~(P32XS_68S|P32XS_DMA|P32XS_RV);
 286       if (!(d & P32XS_68S)) {
 287         Pico32x.dmac0_fifo_ptr = 0;
 288         REG8IN16(r, 0x07) &= ~P32XS_FULL;
 289       }
 290       REG8IN16(r, 0x07) |= d & (P32XS_68S|P32XS_DMA|P32XS_RV);
 291       return;
 292     case 0x08: // ignored, always 0
 293       return;
 294     case 0x09: // DREQ src
 295       REG8IN16(r, 0x09) = d;
 296       return;
 297     case 0x0a:
 298       REG8IN16(r, 0x0a) = d;
 299       return;
 300     case 0x0b:
 301       REG8IN16(r, 0x0b) = d & 0xfe;
 302       return;
 303     case 0x0c: // ignored, always 0
 304       return;
 305     case 0x0d: // DREQ dest
 306     case 0x0e:
 307     case 0x0f:
 308     case 0x10: // DREQ len
 309       REG8IN16(r, a) = d;
 310       return;
 311     case 0x11:
 312       REG8IN16(r, a) = d & 0xfc;
 313       return;
 314     // DREQ FIFO - writes to odd addr go to fifo
 315     // do writes to even work? Reads return 0
 316     case 0x12:
 317       REG8IN16(r, a) = d;
 318       return;
 319     case 0x13:
 320       d = (REG8IN16(r, 0x12) << 8) | (d & 0xff);
 321       REG8IN16(r, 0x12) = 0;
 322       dreq0_write(r, d);
 323       return;
 324     case 0x14: // ignored, always 0
 325     case 0x15:
 326     case 0x16:
 327     case 0x17:
 328     case 0x18:
 329     case 0x19:
 330       return;
 331     case 0x1a: // what's this?
 332       elprintf(EL_32X|EL_ANOMALY, "mystery w8 %02x %02x", a, d);
 333       REG8IN16(r, a) = d & 0x01;
 334       return;
 335     case 0x1b: // TV
 336       REG8IN16(r, a) = d & 0x01;
 337       return;
 338     case 0x1c: // ignored, always 0
 339     case 0x1d:
 340     case 0x1e:
 341     case 0x1f:
 342     case 0x30:
 343       return;
 344     case 0x31: // PWM control
 345       REG8IN16(r, a) &= ~0x0f;
 346       REG8IN16(r, a) |= d & 0x0f;
 347       d = r[0x30 / 2];
 348       goto pwm_write;
 349     case 0x32: // PWM cycle
 350       REG8IN16(r, a) = d & 0x0f;
 351       d = r[0x32 / 2];
 352       goto pwm_write;
 353     case 0x33:
 354       REG8IN16(r, a) = d;
 355       d = r[0x32 / 2];
 356       goto pwm_write;
 357     // PWM pulse regs.. Only writes to odd address send a value
 358     // to FIFO; reads are 0 (except status bits)
 359     case 0x34:
 360     case 0x36:
 361     case 0x38:
 362       REG8IN16(r, a) = d;
 363       return;
 364     case 0x35:
 365     case 0x37:
 366     case 0x39:
 367       d = (REG8IN16(r, a ^ 1) << 8) | (d & 0xff);
 368       REG8IN16(r, a ^ 1) = 0;
 369       goto pwm_write;
 370     case 0x3a: // ignored, always 0
 371     case 0x3b:
 372     case 0x3c:
 373     case 0x3d:
 374     case 0x3e:
 375     case 0x3f:
 376       return;
 377     pwm_write:
 378       p32x_pwm_write16(a & ~1, d, NULL, SekCyclesDone());
 379       return;
 380   }
 381
 382   if ((a & 0x30) == 0x20) {
 383     int cycles = SekCyclesDone();
 384     int comreg;
 385
 386     if (REG8IN16(r, a) == d)
 387       return;
 388
 389     p32x_sync_sh2s(cycles);
 390
 391     REG8IN16(r, a) = d;
 392     p32x_sh2_poll_event(&sh2s[0], SH2_STATE_CPOLL, cycles);
 393     p32x_sh2_poll_event(&sh2s[1], SH2_STATE_CPOLL, cycles);
 394     comreg = 1 << (a & 0x0f) / 2;
 395     Pico32x.comm_dirty |= comreg;
 396
 397     if (cycles - (int)msh2.m68krcycles_done > 120)
 398       p32x_sync_sh2s(cycles);
 399     return;
 400   }
 401 }
 402
 403 static void p32x_reg_write16(u32 a, u32 d)
 404 {
 405   u16 *r = Pico32x.regs;
 406   a &= 0x3e;
 407
 408   // for things like bset on comm port
 409   m68k_poll.cnt = 0;
 410
 411   switch (a) {
 412     case 0x00: // adapter ctl
 413       if ((d ^ r[0]) & d & P32XS_nRES)
 414         p32x_reset_sh2s();
 415       r[0] &= ~(P32XS_FM|P32XS_nRES|P32XS_ADEN);
 416       r[0] |= d & (P32XS_FM|P32XS_nRES|P32XS_ADEN);
 417       return;
 418     case 0x08: // DREQ src
 419       r[a / 2] = d & 0xff;
 420       return;
 421     case 0x0a:
 422       r[a / 2] = d & ~1;
 423       return;
 424     case 0x0c: // DREQ dest
 425       r[a / 2] = d & 0xff;
 426       return;
 427     case 0x0e:
 428       r[a / 2] = d;
 429       return;
 430     case 0x10: // DREQ len
 431       r[a / 2] = d & ~3;
 432       return;
 433     case 0x12: // FIFO reg
 434       dreq0_write(r, d);
 435       return;
 436     case 0x1a: // TV + mystery bit
 437       r[a / 2] = d & 0x0101;
 438       return;
 439     case 0x30: // PWM control
 440       d = (r[a / 2] & ~0x0f) | (d & 0x0f);
 441       r[a / 2] = d;
 442       p32x_pwm_write16(a, d, NULL, SekCyclesDone());
 443       return;
 444   }
 445
 446   // comm port
 447   if ((a & 0x30) == 0x20) {
 448     int cycles = SekCyclesDone();
 449     int comreg;
 450
 451     p32x_sync_sh2s(cycles);
 452
 453     r[a / 2] = d;
 454     p32x_sh2_poll_event(&sh2s[0], SH2_STATE_CPOLL, cycles);
 455     p32x_sh2_poll_event(&sh2s[1], SH2_STATE_CPOLL, cycles);
 456     comreg = 1 << (a & 0x0f) / 2;
 457     Pico32x.comm_dirty |= comreg;
 458     return;
 459   }
 460   // PWM
 461   else if ((a & 0x30) == 0x30) {
 462     p32x_pwm_write16(a, d, NULL, SekCyclesDone());
 463     return;
 464   }
 465
 466   p32x_reg_write8(a + 1, d);
 467 }
 468
 469 // ------------------------------------------------------------------
 470 // VDP regs
 471 static u32 p32x_vdp_read16(u32 a)
 472 {
 473   u32 d;
 474   a &= 0x0e;
 475
 476   d = Pico32x.vdp_regs[a / 2];
 477   if (a == 0x0a) {
 478     // tested: FEN seems to be randomly pulsing on hcnt 0x80-0xf0,
 479     // most often at 0xb1-0xb5, even during vblank,
 480     // what's the deal with that?
 481     // we'll just fake it along with hblank for now
 482     Pico32x.vdp_fbcr_fake++;
 483     if (Pico32x.vdp_fbcr_fake & 4)
 484       d |= P32XV_HBLK;
 485     if ((Pico32x.vdp_fbcr_fake & 7) == 0)
 486       d |= P32XV_nFEN;
 487   }
 488   return d;
 489 }
 490
 491 static void p32x_vdp_write8(u32 a, u32 d)
 492 {
 493   u16 *r = Pico32x.vdp_regs;
 494   a &= 0x0f;
 495
 496   // TODO: verify what's writeable
 497   switch (a) {
 498     case 0x01:
 499       // priority inversion is handled in palette
 500       if ((r[0] ^ d) & P32XV_PRI)
 501         Pico32x.dirty_pal = 1;
 502       r[0] = (r[0] & P32XV_nPAL) | (d & 0xff);
 503       break;
 504     case 0x03: // shift (for pp mode)
 505       r[2 / 2] = d & 1;
 506       break;
 507     case 0x05: // fill len
 508       r[4 / 2] = d & 0xff;
 509       break;
 510     case 0x0b:
 511       d &= 1;
 512       Pico32x.pending_fb = d;
 513       // if we are blanking and FS bit is changing
 514       if (((r[0x0a/2] & P32XV_VBLK) || (r[0] & P32XV_Mx) == 0) && ((r[0x0a/2] ^ d) & P32XV_FS)) {
 515         r[0x0a/2] ^= P32XV_FS;
 516         Pico32xSwapDRAM(d ^ 1);
 517         elprintf(EL_32X, "VDP FS: %d", r[0x0a/2] & P32XV_FS);
 518       }
 519       break;
 520   }
 521 }
 522
 523 static void p32x_vdp_write16(u32 a, u32 d, SH2 *sh2)
 524 {
 525   a &= 0x0e;
 526   if (a == 6) { // fill start
 527     Pico32x.vdp_regs[6 / 2] = d;
 528     return;
 529   }
 530   if (a == 8) { // fill data
 531     u16 *dram = Pico32xMem->dram[(Pico32x.vdp_regs[0x0a/2] & P32XV_FS) ^ 1];
 532     int len = Pico32x.vdp_regs[4 / 2] + 1;
 533     int len1 = len;
 534     a = Pico32x.vdp_regs[6 / 2];
 535     while (len1--) {
 536       dram[a] = d;
 537       a = (a & 0xff00) | ((a + 1) & 0xff);
 538     }
 539     Pico32x.vdp_regs[0x06 / 2] = a;
 540     Pico32x.vdp_regs[0x08 / 2] = d;
 541     if (sh2 != NULL && len > 4) {
 542       Pico32x.vdp_regs[0x0a / 2] |= P32XV_nFEN;
 543       // supposedly takes 3 bus/6 sh2 cycles? or 3 sh2 cycles?
 544       p32x_event_schedule_sh2(sh2, P32X_EVENT_FILLEND, 3 + len);
 545     }
 546     return;
 547   }
 548
 549   p32x_vdp_write8(a | 1, d);
 550 }
 551
 552 // ------------------------------------------------------------------
 553 // SH2 regs
 554
 555 static u32 p32x_sh2reg_read16(u32 a, SH2 *sh2)
 556 {
 557   u16 *r = Pico32x.regs;
 558   a &= 0x3e;
 559
 560   switch (a) {
 561     case 0x00: // adapter/irq ctl
 562       return (r[0] & P32XS_FM) | Pico32x.sh2_regs[0]
 563         | Pico32x.sh2irq_mask[sh2->is_slave];
 564     case 0x04: // H count (often as comm too)
 565       sh2_poll_detect(sh2, a, SH2_STATE_CPOLL, 3);
 566       sh2s_sync_on_read(sh2);
 567       return Pico32x.sh2_regs[4 / 2];
 568     case 0x06:
 569       return (r[a / 2] & ~P32XS_FULL) | 0x4000;
 570     case 0x08: // DREQ src
 571     case 0x0a:
 572     case 0x0c: // DREQ dst
 573     case 0x0e:
 574     case 0x10: // DREQ len
 575       return r[a / 2];
 576     case 0x12: // DREQ FIFO - does this work on hw?
 577       if (Pico32x.dmac0_fifo_ptr > 0) {
 578         Pico32x.dmac0_fifo_ptr--;
 579         r[a / 2] = Pico32x.dmac_fifo[0];
 580         memmove(&Pico32x.dmac_fifo[0], &Pico32x.dmac_fifo[1],
 581           Pico32x.dmac0_fifo_ptr * 2);
 582       }
 583       return r[a / 2];
 584     case 0x14:
 585     case 0x16:
 586     case 0x18:
 587     case 0x1a:
 588     case 0x1c:
 589       return 0; // ?
 590   }
 591
 592   // comm port
 593   if ((a & 0x30) == 0x20) {
 594     sh2_poll_detect(sh2, a, SH2_STATE_CPOLL, 3);
 595     sh2s_sync_on_read(sh2);
 596     return r[a / 2];
 597   }
 598   if ((a & 0x30) == 0x30)
 599     return p32x_pwm_read16(a, sh2, sh2_cycles_done_m68k(sh2));
 600
 601   elprintf_sh2(sh2, EL_32X|EL_ANOMALY,
 602     "unhandled sysreg r16 [%02x] @%08x", a, sh2_pc(sh2));
 603   return 0;
 604 }
 605
 606 static void p32x_sh2reg_write8(u32 a, u32 d, SH2 *sh2)
 607 {
 608   u16 *r = Pico32x.regs;
 609   u32 old;
 610
 611   a &= 0x3f;
 612   sh2->poll_addr = 0;
 613
 614   switch (a) {
 615     case 0x00: // FM
 616       r[0] &= ~P32XS_FM;
 617       r[0] |= (d << 8) & P32XS_FM;
 618       return;
 619     case 0x01: // HEN/irq masks
 620       old = Pico32x.sh2irq_mask[sh2->is_slave];
 621       if ((d ^ old) & 1)
 622         p32x_pwm_sync_to_sh2(sh2);
 623
 624       Pico32x.sh2irq_mask[sh2->is_slave] = d & 0x0f;
 625       Pico32x.sh2_regs[0] &= ~0x80;
 626       Pico32x.sh2_regs[0] |= d & 0x80;
 627
 628       if ((d ^ old) & 1)
 629         p32x_pwm_schedule_sh2(sh2);
 630       if ((old ^ d) & 2)
 631         p32x_update_cmd_irq(sh2, 0);
 632       if ((old ^ d) & 4)
 633         p32x_schedule_hint(sh2, 0);
 634       return;
 635     case 0x04: // ignored?
 636       return;
 637     case 0x05: // H count
 638       d &= 0xff;
 639       if (Pico32x.sh2_regs[4 / 2] != d) {
 640         Pico32x.sh2_regs[4 / 2] = d;
 641         p32x_sh2_poll_event(sh2->other_sh2, SH2_STATE_CPOLL,
 642           sh2_cycles_done_m68k(sh2));
 643         sh2_end_run(sh2, 4);
 644       }
 645       return;
 646     case 0x30:
 647       REG8IN16(r, a) = d & 0x0f;
 648       d = r[0x30 / 2];
 649       goto pwm_write;
 650     case 0x31: // PWM control
 651       REG8IN16(r, a) = d & 0x8f;
 652       d = r[0x30 / 2];
 653       goto pwm_write;
 654     case 0x32: // PWM cycle
 655       REG8IN16(r, a) = d & 0x0f;
 656       d = r[0x32 / 2];
 657       goto pwm_write;
 658     case 0x33:
 659       REG8IN16(r, a) = d;
 660       d = r[0x32 / 2];
 661       goto pwm_write;
 662     // PWM pulse regs.. Only writes to odd address send a value
 663     // to FIFO; reads are 0 (except status bits)
 664     case 0x34:
 665     case 0x36:
 666     case 0x38:
 667       REG8IN16(r, a) = d;
 668       return;
 669     case 0x35:
 670     case 0x37:
 671     case 0x39:
 672       d = (REG8IN16(r, a ^ 1) << 8) | (d & 0xff);
 673       REG8IN16(r, a ^ 1) = 0;
 674       goto pwm_write;
 675     case 0x3a: // ignored, always 0?
 676     case 0x3b:
 677     case 0x3c:
 678     case 0x3d:
 679     case 0x3e:
 680     case 0x3f:
 681       return;
 682     pwm_write:
 683       p32x_pwm_write16(a & ~1, d, sh2, 0);
 684       return;
 685   }
 686
 687   if ((a & 0x30) == 0x20) {
 688     int comreg;
 689     if (REG8IN16(r, a) == d)
 690       return;
 691
 692     REG8IN16(r, a) = d;
 693     p32x_m68k_poll_event(P32XF_68KCPOLL);
 694     p32x_sh2_poll_event(sh2->other_sh2, SH2_STATE_CPOLL,
 695       sh2_cycles_done_m68k(sh2));
 696     comreg = 1 << (a & 0x0f) / 2;
 697     Pico32x.comm_dirty |= comreg;
 698     return;
 699   }
 700
 701   elprintf(EL_32X|EL_ANOMALY,
 702     "unhandled sysreg w8  [%02x] %02x @%08x", a, d, sh2_pc(sh2));
 703 }
 704
 705 static void p32x_sh2reg_write16(u32 a, u32 d, SH2 *sh2)
 706 {
 707   a &= 0x3e;
 708
 709   sh2->poll_addr = 0;
 710
 711   // comm
 712   if ((a & 0x30) == 0x20) {
 713     int comreg;
 714     if (Pico32x.regs[a / 2] == d)
 715       return;
 716
 717     Pico32x.regs[a / 2] = d;
 718     p32x_m68k_poll_event(P32XF_68KCPOLL);
 719     p32x_sh2_poll_event(sh2->other_sh2, SH2_STATE_CPOLL,
 720       sh2_cycles_done_m68k(sh2));
 721     comreg = 1 << (a & 0x0f) / 2;
 722     Pico32x.comm_dirty |= comreg;
 723     return;
 724   }
 725   // PWM
 726   else if ((a & 0x30) == 0x30) {
 727     p32x_pwm_write16(a, d, sh2, sh2_cycles_done_m68k(sh2));
 728     return;
 729   }
 730
 731   switch (a) {
 732     case 0: // FM
 733       Pico32x.regs[0] &= ~P32XS_FM;
 734       Pico32x.regs[0] |= d & P32XS_FM;
 735       break;
 736     case 0x14:
 737       Pico32x.sh2irqs &= ~P32XI_VRES;
 738       goto irls;
 739     case 0x16:
 740       Pico32x.sh2irqi[sh2->is_slave] &= ~P32XI_VINT;
 741       goto irls;
 742     case 0x18:
 743       Pico32x.sh2irqi[sh2->is_slave] &= ~P32XI_HINT;
 744       goto irls;
 745     case 0x1a:
 746       Pico32x.regs[2 / 2] &= ~(1 << sh2->is_slave);
 747       p32x_update_cmd_irq(sh2, 0);
 748       return;
 749     case 0x1c:
 750       p32x_pwm_sync_to_sh2(sh2);
 751       Pico32x.sh2irqi[sh2->is_slave] &= ~P32XI_PWM;
 752       p32x_pwm_schedule_sh2(sh2);
 753       goto irls;
 754   }
 755
 756   p32x_sh2reg_write8(a | 1, d, sh2);
 757   return;
 758
 759 irls:
 760   p32x_update_irls(sh2, 0);
 761 }
 762
 763 // ------------------------------------------------------------------
 764 // 32x 68k handlers
 765
 766 // after ADEN
 767 static u32 PicoRead8_32x_on(u32 a)
 768 {
 769   u32 d = 0;
 770   if ((a & 0xffc0) == 0x5100) { // a15100
 771     d = p32x_reg_read16(a);
 772     goto out_16to8;
 773   }
 774
 775   if ((a & 0xfc00) != 0x5000) {
 776     if (PicoIn.AHW & PAHW_MCD)
 777       return PicoRead8_mcd_io(a);
 778     else
 779       return PicoRead8_io(a);
 780   }
 781
 782   if ((a & 0xfff0) == 0x5180) { // a15180
 783     d = p32x_vdp_read16(a);
 784     goto out_16to8;
 785   }
 786
 787   if ((a & 0xfe00) == 0x5200) { // a15200
 788     d = Pico32xMem->pal[(a & 0x1ff) / 2];
 789     goto out_16to8;
 790   }
 791
 792   if ((a & 0xfffc) == 0x30ec) { // a130ec
 793     d = str_mars[a & 3];
 794     goto out;
 795   }
 796
 797   elprintf(EL_UIO, "m68k unmapped r8  [%06x] @%06x", a, SekPc);
 798   return d;
 799
 800 out_16to8:
 801   if (a & 1)
 802     d &= 0xff;
 803   else
 804     d >>= 8;
 805
 806 out:
 807   elprintf(EL_32X, "m68k 32x r8  [%06x]   %02x @%06x", a, d, SekPc);
 808   return d;
 809 }
 810
 811 static u32 PicoRead16_32x_on(u32 a)
 812 {
 813   u32 d = 0;
 814   if ((a & 0xffc0) == 0x5100) { // a15100
 815     d = p32x_reg_read16(a);
 816     goto out;
 817   }
 818
 819   if ((a & 0xfc00) != 0x5000) {
 820     if (PicoIn.AHW & PAHW_MCD)
 821       return PicoRead16_mcd_io(a);
 822     else
 823       return PicoRead16_io(a);
 824   }
 825
 826   if ((a & 0xfff0) == 0x5180) { // a15180
 827     d = p32x_vdp_read16(a);
 828     goto out;
 829   }
 830
 831   if ((a & 0xfe00) == 0x5200) { // a15200
 832     d = Pico32xMem->pal[(a & 0x1ff) / 2];
 833     goto out;
 834   }
 835
 836   if ((a & 0xfffc) == 0x30ec) { // a130ec
 837     d = !(a & 2) ? ('M'<<8)|'A' : ('R'<<8)|'S';
 838     goto out;
 839   }
 840
 841   elprintf(EL_UIO, "m68k unmapped r16 [%06x] @%06x", a, SekPc);
 842   return d;
 843
 844 out:
 845   elprintf(EL_32X, "m68k 32x r16 [%06x] %04x @%06x", a, d, SekPc);
 846   return d;
 847 }
 848
 849 static void PicoWrite8_32x_on(u32 a, u32 d)
 850 {
 851   if ((a & 0xfc00) == 0x5000)
 852     elprintf(EL_32X, "m68k 32x w8  [%06x]   %02x @%06x", a, d & 0xff, SekPc);
 853
 854   if ((a & 0xffc0) == 0x5100) { // a15100
 855     p32x_reg_write8(a, d);
 856     return;
 857   }
 858
 859   if ((a & 0xfc00) != 0x5000) {
 860     if (PicoIn.AHW & PAHW_MCD)
 861       PicoWrite8_mcd_io(a, d);
 862     else
 863       PicoWrite8_io(a, d);
 864     if (a == 0xa130f1)
 865       bank_switch(Pico32x.regs[4 / 2]);
 866     return;
 867   }
 868
 869   if (!(Pico32x.regs[0] & P32XS_FM)) {
 870     if ((a & 0xfff0) == 0x5180) { // a15180
 871       p32x_vdp_write8(a, d);
 872       return;
 873     }
 874
 875     // TODO: verify
 876     if ((a & 0xfe00) == 0x5200) { // a15200
 877       elprintf(EL_32X|EL_ANOMALY, "m68k 32x PAL w8  [%06x]   %02x @%06x", a, d & 0xff, SekPc);
 878       ((u8 *)Pico32xMem->pal)[(a & 0x1ff) ^ 1] = d;
 879       Pico32x.dirty_pal = 1;
 880       return;
 881     }
 882   }
 883
 884   elprintf(EL_UIO, "m68k unmapped w8  [%06x]   %02x @%06x", a, d & 0xff, SekPc);
 885 }
 886
 887 static void PicoWrite16_32x_on(u32 a, u32 d)
 888 {
 889   if ((a & 0xfc00) == 0x5000)
 890     elprintf(EL_32X, "m68k 32x w16 [%06x] %04x @%06x", a, d & 0xffff, SekPc);
 891
 892   if ((a & 0xffc0) == 0x5100) { // a15100
 893     p32x_reg_write16(a, d);
 894     return;
 895   }
 896
 897   if ((a & 0xfc00) != 0x5000) {
 898     if (PicoIn.AHW & PAHW_MCD)
 899       PicoWrite16_mcd_io(a, d);
 900     else
 901       PicoWrite16_io(a, d);
 902     if (a == 0xa130f0)
 903       bank_switch(Pico32x.regs[4 / 2]);
 904     return;
 905   }
 906
 907   if (!(Pico32x.regs[0] & P32XS_FM)) {
 908     if ((a & 0xfff0) == 0x5180) { // a15180
 909       p32x_vdp_write16(a, d, NULL); // FIXME?
 910       return;
 911     }
 912
 913     if ((a & 0xfe00) == 0x5200) { // a15200
 914       Pico32xMem->pal[(a & 0x1ff) / 2] = d;
 915       Pico32x.dirty_pal = 1;
 916       return;
 917     }
 918   }
 919
 920   elprintf(EL_UIO, "m68k unmapped w16 [%06x] %04x @%06x", a, d & 0xffff, SekPc);
 921 }
 922
 923 // before ADEN
 924 u32 PicoRead8_32x(u32 a)
 925 {
 926   u32 d = 0;
 927
 928   if (PicoIn.opt & POPT_EN_32X) {
 929     if ((a & 0xffc0) == 0x5100) { // a15100
 930       // regs are always readable
 931       d = ((u8 *)Pico32x.regs)[(a & 0x3f) ^ 1];
 932       goto out;
 933     }
 934
 935     if ((a & 0xfffc) == 0x30ec) { // a130ec
 936       d = str_mars[a & 3];
 937       goto out;
 938     }
 939   }
 940
 941   elprintf(EL_UIO, "m68k unmapped r8  [%06x] @%06x", a, SekPc);
 942   return d;
 943
 944 out:
 945   elprintf(EL_32X, "m68k 32x r8  [%06x]   %02x @%06x", a, d, SekPc);
 946   return d;
 947 }
 948
 949 u32 PicoRead16_32x(u32 a)
 950 {
 951   u32 d = 0;
 952
 953   if (PicoIn.opt & POPT_EN_32X) {
 954     if ((a & 0xffc0) == 0x5100) { // a15100
 955       d = Pico32x.regs[(a & 0x3f) / 2];
 956       goto out;
 957     }
 958
 959     if ((a & 0xfffc) == 0x30ec) { // a130ec
 960       d = !(a & 2) ? ('M'<<8)|'A' : ('R'<<8)|'S';
 961       goto out;
 962     }
 963   }
 964
 965   elprintf(EL_UIO, "m68k unmapped r16 [%06x] @%06x", a, SekPc);
 966   return d;
 967
 968 out:
 969   elprintf(EL_32X, "m68k 32x r16 [%06x] %04x @%06x", a, d, SekPc);
 970   return d;
 971 }
 972
 973 void PicoWrite8_32x(u32 a, u32 d)
 974 {
 975   if ((PicoIn.opt & POPT_EN_32X) && (a & 0xffc0) == 0x5100) // a15100
 976   {
 977     u16 *r = Pico32x.regs;
 978
 979     elprintf(EL_32X, "m68k 32x w8  [%06x]   %02x @%06x", a, d & 0xff, SekPc);
 980     a &= 0x3f;
 981     if (a == 1) {
 982       if ((d ^ r[0]) & d & P32XS_ADEN) {
 983         Pico32xStartup();
 984         r[0] &= ~P32XS_nRES; // causes reset if specified by this write
 985         r[0] |= P32XS_ADEN;
 986         p32x_reg_write8(a, d); // forward for reset processing
 987       }
 988       return;
 989     }
 990
 991     // allow only COMM for now
 992     if ((a & 0x30) == 0x20) {
 993       u8 *r8 = (u8 *)r;
 994       r8[a ^ 1] = d;
 995     }
 996     return;
 997   }
 998
 999   elprintf(EL_UIO, "m68k unmapped w8  [%06x]   %02x @%06x", a, d & 0xff, SekPc);
1000 }
1001
1002 void PicoWrite16_32x(u32 a, u32 d)
1003 {
1004   if ((PicoIn.opt & POPT_EN_32X) && (a & 0xffc0) == 0x5100) // a15100
1005   {
1006     u16 *r = Pico32x.regs;
1007
1008     elprintf(EL_UIO, "m68k 32x w16 [%06x] %04x @%06x", a, d & 0xffff, SekPc);
1009     a &= 0x3e;
1010     if (a == 0) {
1011       if ((d ^ r[0]) & d & P32XS_ADEN) {
1012         Pico32xStartup();
1013         r[0] &= ~P32XS_nRES; // causes reset if specified by this write
1014         r[0] |= P32XS_ADEN;
1015         p32x_reg_write16(a, d); // forward for reset processing
1016       }
1017       return;
1018     }
1019
1020     // allow only COMM for now
1021     if ((a & 0x30) == 0x20)
1022       r[a / 2] = d;
1023     return;
1024   }
1025
1026   elprintf(EL_UIO, "m68k unmapped w16 [%06x] %04x @%06x", a, d & 0xffff, SekPc);
1027 }
1028
1029 /* quirk: in both normal and overwrite areas only nonzero values go through */
1030 #define sh2_write8_dramN(n) \
1031   if ((d & 0xff) != 0) { \
1032     u8 *dram = (u8 *)Pico32xMem->dram[n]; \
1033     dram[(a & 0x1ffff) ^ 1] = d; \
1034   }
1035
1036 static void m68k_write8_dram0_ow(u32 a, u32 d)
1037 {
1038   sh2_write8_dramN(0);
1039 }
1040
1041 static void m68k_write8_dram1_ow(u32 a, u32 d)
1042 {
1043   sh2_write8_dramN(1);
1044 }
1045
1046 #define sh2_write16_dramN(n) \
1047   u16 *pd = &Pico32xMem->dram[n][(a & 0x1ffff) / 2]; \
1048   if (!(a & 0x20000)) { \
1049     *pd = d; \
1050     return; \
1051   } \
1052   /* overwrite */ \
1053   if (!(d & 0xff00)) d |= *pd & 0xff00; \
1054   if (!(d & 0x00ff)) d |= *pd & 0x00ff; \
1055   *pd = d;
1056
1057 static void m68k_write16_dram0_ow(u32 a, u32 d)
1058 {
1059   sh2_write16_dramN(0);
1060 }
1061
1062 static void m68k_write16_dram1_ow(u32 a, u32 d)
1063 {
1064   sh2_write16_dramN(1);
1065 }
1066
1067 // -----------------------------------------------------------------
1068
1069 // hint vector is writeable
1070 static void PicoWrite8_hint(u32 a, u32 d)
1071 {
1072   if ((a & 0xfffc) == 0x0070) {
1073     Pico32xMem->m68k_rom[a ^ 1] = d;
1074     return;
1075   }
1076
1077   elprintf(EL_UIO, "m68k unmapped w8  [%06x]   %02x @%06x",
1078     a, d & 0xff, SekPc);
1079 }
1080
1081 static void PicoWrite16_hint(u32 a, u32 d)
1082 {
1083   if ((a & 0xfffc) == 0x0070) {
1084     ((u16 *)Pico32xMem->m68k_rom)[a/2] = d;
1085     return;
1086   }
1087
1088   elprintf(EL_UIO, "m68k unmapped w16 [%06x] %04x @%06x",
1089     a, d & 0xffff, SekPc);
1090 }
1091
1092 // normally not writable, but somebody could make a RAM cart
1093 static void PicoWrite8_cart(u32 a, u32 d)
1094 {
1095   elprintf(EL_UIO, "m68k w8  [%06x]   %02x @%06x", a, d & 0xff, SekPc);
1096
1097   a &= 0xfffff;
1098   m68k_write8(a, d);
1099 }
1100
1101 static void PicoWrite16_cart(u32 a, u32 d)
1102 {
1103   elprintf(EL_UIO, "m68k w16 [%06x] %04x @%06x", a, d & 0xffff, SekPc);
1104
1105   a &= 0xfffff;
1106   m68k_write16(a, d);
1107 }
1108
1109 // same with bank, but save ram is sometimes here
1110 static u32 PicoRead8_bank(u32 a)
1111 {
1112   a = (Pico32x.regs[4 / 2] << 20) | (a & 0xfffff);
1113   return m68k_read8(a);
1114 }
1115
1116 static u32 PicoRead16_bank(u32 a)
1117 {
1118   a = (Pico32x.regs[4 / 2] << 20) | (a & 0xfffff);
1119   return m68k_read16(a);
1120 }
1121
1122 static void PicoWrite8_bank(u32 a, u32 d)
1123 {
1124   if (!(Pico.m.sram_reg & SRR_MAPPED))
1125     elprintf(EL_UIO, "m68k w8  [%06x]   %02x @%06x",
1126       a, d & 0xff, SekPc);
1127
1128   a = (Pico32x.regs[4 / 2] << 20) | (a & 0xfffff);
1129   m68k_write8(a, d);
1130 }
1131
1132 static void PicoWrite16_bank(u32 a, u32 d)
1133 {
1134   if (!(Pico.m.sram_reg & SRR_MAPPED))
1135     elprintf(EL_UIO, "m68k w16 [%06x] %04x @%06x",
1136       a, d & 0xffff, SekPc);
1137
1138   a = (Pico32x.regs[4 / 2] << 20) | (a & 0xfffff);
1139   m68k_write16(a, d);
1140 }
1141
1142 static void bank_map_handler(void)
1143 {
1144   cpu68k_map_set(m68k_read8_map,   0x900000, 0x9fffff, PicoRead8_bank, 1);
1145   cpu68k_map_set(m68k_read16_map,  0x900000, 0x9fffff, PicoRead16_bank, 1);
1146 }
1147
1148 static void bank_switch(int b)
1149 {
1150   unsigned int rs, bank;
1151
1152   if (Pico.m.ncart_in)
1153     return;
1154
1155   bank = b << 20;
1156   if ((Pico.m.sram_reg & SRR_MAPPED) && bank == Pico.sv.start) {
1157     bank_map_handler();
1158     return;
1159   }
1160
1161   if (bank >= Pico.romsize) {
1162     elprintf(EL_32X|EL_ANOMALY, "missing bank @ %06x", bank);
1163     bank_map_handler();
1164     return;
1165   }
1166
1167   // 32X ROM (unbanked, XXX: consider mirroring?)
1168   rs = (Pico.romsize + M68K_BANK_MASK) & ~M68K_BANK_MASK;
1169   rs -= bank;
1170   if (rs > 0x100000)
1171     rs = 0x100000;
1172   cpu68k_map_set(m68k_read8_map,   0x900000, 0x900000 + rs - 1, Pico.rom + bank, 0);
1173   cpu68k_map_set(m68k_read16_map,  0x900000, 0x900000 + rs - 1, Pico.rom + bank, 0);
1174
1175   elprintf(EL_32X, "bank %06x-%06x -> %06x", 0x900000, 0x900000 + rs - 1, bank);
1176 }
1177
1178 // -----------------------------------------------------------------
1179 //                              SH2
1180 // -----------------------------------------------------------------
1181
1182 // read8
1183 static u32 sh2_read8_unmapped(u32 a, SH2 *sh2)
1184 {
1185   elprintf_sh2(sh2, EL_32X, "unmapped r8  [%08x]       %02x @%06x",
1186     a, 0, sh2_pc(sh2));
1187   return 0;
1188 }
1189
1190 static u32 sh2_read8_cs0(u32 a, SH2 *sh2)
1191 {
1192   u32 d = 0;
1193
1194   sh2_burn_cycles(sh2, 1*2);
1195
1196   // 0x3ffc0 is veridied
1197   if ((a & 0x3ffc0) == 0x4000) {
1198     d = p32x_sh2reg_read16(a, sh2);
1199     goto out_16to8;
1200   }
1201
1202   if ((a & 0x3fff0) == 0x4100) {
1203     d = p32x_vdp_read16(a);
1204     sh2_poll_detect(sh2, a, SH2_STATE_VPOLL, 7);
1205     goto out_16to8;
1206   }
1207
1208   // TODO: mirroring?
1209   if (!sh2->is_slave && a < sizeof(Pico32xMem->sh2_rom_m))
1210     return Pico32xMem->sh2_rom_m.b[a ^ 1];
1211   if (sh2->is_slave  && a < sizeof(Pico32xMem->sh2_rom_s))
1212     return Pico32xMem->sh2_rom_s.b[a ^ 1];
1213
1214   if ((a & 0x3fe00) == 0x4200) {
1215     d = Pico32xMem->pal[(a & 0x1ff) / 2];
1216     goto out_16to8;
1217   }
1218
1219   return sh2_read8_unmapped(a, sh2);
1220
1221 out_16to8:
1222   if (a & 1)
1223     d &= 0xff;
1224   else
1225     d >>= 8;
1226
1227   elprintf_sh2(sh2, EL_32X, "r8  [%08x]       %02x @%06x",
1228     a, d, sh2_pc(sh2));
1229   return d;
1230 }
1231
1232 static u32 sh2_read8_da(u32 a, SH2 *sh2)
1233 {
1234   return sh2->data_array[(a & 0xfff) ^ 1];
1235 }
1236
1237 // read16
1238 static u32 sh2_read16_unmapped(u32 a, SH2 *sh2)
1239 {
1240   elprintf_sh2(sh2, EL_32X, "unmapped r16 [%08x]     %04x @%06x",
1241     a, 0, sh2_pc(sh2));
1242   return 0;
1243 }
1244
1245 static u32 sh2_read16_cs0(u32 a, SH2 *sh2)
1246 {
1247   u32 d = 0;
1248
1249   sh2_burn_cycles(sh2, 1*2);
1250
1251   if ((a & 0x3ffc0) == 0x4000) {
1252     d = p32x_sh2reg_read16(a, sh2);
1253     if (!(EL_LOGMASK & EL_PWM) && (a & 0x30) == 0x30) // hide PWM
1254       return d;
1255     goto out;
1256   }
1257
1258   if ((a & 0x3fff0) == 0x4100) {
1259     d = p32x_vdp_read16(a);
1260     sh2_poll_detect(sh2, a, SH2_STATE_VPOLL, 7);
1261     goto out;
1262   }
1263
1264   if (!sh2->is_slave && a < sizeof(Pico32xMem->sh2_rom_m))
1265     return Pico32xMem->sh2_rom_m.w[a / 2];
1266   if (sh2->is_slave  && a < sizeof(Pico32xMem->sh2_rom_s))
1267     return Pico32xMem->sh2_rom_s.w[a / 2];
1268
1269   if ((a & 0x3fe00) == 0x4200) {
1270     d = Pico32xMem->pal[(a & 0x1ff) / 2];
1271     goto out;
1272   }
1273
1274   return sh2_read16_unmapped(a, sh2);
1275
1276 out:
1277   elprintf_sh2(sh2, EL_32X, "r16 [%08x]     %04x @%06x",
1278     a, d, sh2_pc(sh2));
1279   return d;
1280 }
1281
1282 static u32 sh2_read16_da(u32 a, SH2 *sh2)
1283 {
1284   return ((u16 *)sh2->data_array)[(a & 0xfff) / 2];
1285 }
1286
1287 // writes
1288 static void REGPARM(3) sh2_write_ignore(u32 a, u32 d, SH2 *sh2)
1289 {
1290 }
1291
1292 // write8
1293 static void REGPARM(3) sh2_write8_unmapped(u32 a, u32 d, SH2 *sh2)
1294 {
1295   elprintf_sh2(sh2, EL_32X, "unmapped w8  [%08x]       %02x @%06x",
1296     a, d & 0xff, sh2_pc(sh2));
1297 }
1298
1299 static void REGPARM(3) sh2_write8_cs0(u32 a, u32 d, SH2 *sh2)
1300 {
1301   elprintf_sh2(sh2, EL_32X, "w8  [%08x]       %02x @%06x",
1302     a, d & 0xff, sh2_pc(sh2));
1303
1304   if (Pico32x.regs[0] & P32XS_FM) {
1305     if ((a & 0x3fff0) == 0x4100) {
1306       sh2->poll_addr = 0;
1307       p32x_vdp_write8(a, d);
1308       return;
1309     }
1310   }
1311
1312   if ((a & 0x3ffc0) == 0x4000) {
1313     p32x_sh2reg_write8(a, d, sh2);
1314     return;
1315   }
1316
1317   sh2_write8_unmapped(a, d, sh2);
1318 }
1319
1320 static void REGPARM(3) sh2_write8_dram0(u32 a, u32 d, SH2 *sh2)
1321 {
1322   sh2_write8_dramN(0);
1323 }
1324
1325 static void REGPARM(3) sh2_write8_dram1(u32 a, u32 d, SH2 *sh2)
1326 {
1327   sh2_write8_dramN(1);
1328 }
1329
1330 static void REGPARM(3) sh2_write8_sdram(u32 a, u32 d, SH2 *sh2)
1331 {
1332   u32 a1 = a & 0x3ffff;
1333 #ifdef DRC_SH2
1334   int t = Pico32xMem->drcblk_ram[a1 >> SH2_DRCBLK_RAM_SHIFT];
1335   if (t)
1336     sh2_drc_wcheck_ram(a, t, sh2->is_slave);
1337 #endif
1338   Pico32xMem->sdram[a1 ^ 1] = d;
1339 }
1340
1341 static void REGPARM(3) sh2_write8_sdram_wt(u32 a, u32 d, SH2 *sh2)
1342 {
1343   // xmen sync hack..
1344   if (a < 0x26000200)
1345     sh2_end_run(sh2, 32);
1346
1347   sh2_write8_sdram(a, d, sh2);
1348 }
1349
1350 static void REGPARM(3) sh2_write8_da(u32 a, u32 d, SH2 *sh2)
1351 {
1352   u32 a1 = a & 0xfff;
1353 #ifdef DRC_SH2
1354   int id = sh2->is_slave;
1355   int t = Pico32xMem->drcblk_da[id][a1 >> SH2_DRCBLK_DA_SHIFT];
1356   if (t)
1357     sh2_drc_wcheck_da(a, t, id);
1358 #endif
1359   sh2->data_array[a1 ^ 1] = d;
1360 }
1361
1362 // write16
1363 static void REGPARM(3) sh2_write16_unmapped(u32 a, u32 d, SH2 *sh2)
1364 {
1365   elprintf_sh2(sh2, EL_32X, "unmapped w16 [%08x]     %04x @%06x",
1366     a, d & 0xffff, sh2_pc(sh2));
1367 }
1368
1369 static void REGPARM(3) sh2_write16_cs0(u32 a, u32 d, SH2 *sh2)
1370 {
1371   if (((EL_LOGMASK & EL_PWM) || (a & 0x30) != 0x30)) // hide PWM
1372     elprintf_sh2(sh2, EL_32X, "w16 [%08x]     %04x @%06x",
1373       a, d & 0xffff, sh2_pc(sh2));
1374
1375   if (Pico32x.regs[0] & P32XS_FM) {
1376     if ((a & 0x3fff0) == 0x4100) {
1377       sh2->poll_addr = 0;
1378       p32x_vdp_write16(a, d, sh2);
1379       return;
1380     }
1381
1382     if ((a & 0x3fe00) == 0x4200) {
1383       Pico32xMem->pal[(a & 0x1ff) / 2] = d;
1384       Pico32x.dirty_pal = 1;
1385       return;
1386     }
1387   }
1388
1389   if ((a & 0x3ffc0) == 0x4000) {
1390     p32x_sh2reg_write16(a, d, sh2);
1391     return;
1392   }
1393
1394   sh2_write16_unmapped(a, d, sh2);
1395 }
1396
1397 static void REGPARM(3) sh2_write16_dram0(u32 a, u32 d, SH2 *sh2)
1398 {
1399   sh2_write16_dramN(0);
1400 }
1401
1402 static void REGPARM(3) sh2_write16_dram1(u32 a, u32 d, SH2 *sh2)
1403 {
1404   sh2_write16_dramN(1);
1405 }
1406
1407 static void REGPARM(3) sh2_write16_sdram(u32 a, u32 d, SH2 *sh2)
1408 {
1409   u32 a1 = a & 0x3ffff;
1410 #ifdef DRC_SH2
1411   int t = Pico32xMem->drcblk_ram[a1 >> SH2_DRCBLK_RAM_SHIFT];
1412   if (t)
1413     sh2_drc_wcheck_ram(a, t, sh2->is_slave);
1414 #endif
1415   ((u16 *)Pico32xMem->sdram)[a1 / 2] = d;
1416 }
1417
1418 static void REGPARM(3) sh2_write16_da(u32 a, u32 d, SH2 *sh2)
1419 {
1420   u32 a1 = a & 0xfff;
1421 #ifdef DRC_SH2
1422   int id = sh2->is_slave;
1423   int t = Pico32xMem->drcblk_da[id][a1 >> SH2_DRCBLK_DA_SHIFT];
1424   if (t)
1425     sh2_drc_wcheck_da(a, t, id);
1426 #endif
1427   ((u16 *)sh2->data_array)[a1 / 2] = d;
1428 }
1429
1430
1431 typedef u32 (sh2_read_handler)(u32 a, SH2 *sh2);
1432 typedef void REGPARM(3) (sh2_write_handler)(u32 a, u32 d, SH2 *sh2);
1433
1434 #define SH2MAP_ADDR2OFFS_R(a) \
1435   ((u32)(a) >> SH2_READ_SHIFT)
1436
1437 #define SH2MAP_ADDR2OFFS_W(a) \
1438   ((u32)(a) >> SH2_WRITE_SHIFT)
1439
1440 u32 REGPARM(2) p32x_sh2_read8(u32 a, SH2 *sh2)
1441 {
1442   const sh2_memmap *sh2_map = sh2->read8_map;
1443   uptr p;
1444
1445   sh2_map += SH2MAP_ADDR2OFFS_R(a);
1446   p = sh2_map->addr;
1447   if (map_flag_set(p))
1448     return ((sh2_read_handler *)(p << 1))(a, sh2);
1449   else
1450     return *(u8 *)((p << 1) + ((a & sh2_map->mask) ^ 1));
1451 }
1452
1453 u32 REGPARM(2) p32x_sh2_read16(u32 a, SH2 *sh2)
1454 {
1455   const sh2_memmap *sh2_map = sh2->read16_map;
1456   uptr p;
1457
1458   sh2_map += SH2MAP_ADDR2OFFS_R(a);
1459   p = sh2_map->addr;
1460   if (map_flag_set(p))
1461     return ((sh2_read_handler *)(p << 1))(a, sh2);
1462   else
1463     return *(u16 *)((p << 1) + ((a & sh2_map->mask) & ~1));
1464 }
1465
1466 u32 REGPARM(2) p32x_sh2_read32(u32 a, SH2 *sh2)
1467 {
1468   const sh2_memmap *sh2_map = sh2->read16_map;
1469   sh2_read_handler *handler;
1470   u32 offs;
1471   uptr p;
1472
1473   offs = SH2MAP_ADDR2OFFS_R(a);
1474   sh2_map += offs;
1475   p = sh2_map->addr;
1476   if (!map_flag_set(p)) {
1477     // XXX: maybe 32bit access instead with ror?
1478     u16 *pd = (u16 *)((p << 1) + ((a & sh2_map->mask) & ~1));
1479     return (pd[0] << 16) | pd[1];
1480   }
1481
1482   if (offs == SH2MAP_ADDR2OFFS_R(0xffffc000))
1483     return sh2_peripheral_read32(a, sh2);
1484
1485   handler = (sh2_read_handler *)(p << 1);
1486   return (handler(a, sh2) << 16) | handler(a + 2, sh2);
1487 }
1488
1489 void REGPARM(3) p32x_sh2_write8(u32 a, u32 d, SH2 *sh2)
1490 {
1491   const void **sh2_wmap = sh2->write8_tab;
1492   sh2_write_handler *wh;
1493
1494   wh = sh2_wmap[SH2MAP_ADDR2OFFS_W(a)];
1495   wh(a, d, sh2);
1496 }
1497
1498 void REGPARM(3) p32x_sh2_write16(u32 a, u32 d, SH2 *sh2)
1499 {
1500   const void **sh2_wmap = sh2->write16_tab;
1501   sh2_write_handler *wh;
1502
1503   wh = sh2_wmap[SH2MAP_ADDR2OFFS_W(a)];
1504   wh(a, d, sh2);
1505 }
1506
1507 void REGPARM(3) p32x_sh2_write32(u32 a, u32 d, SH2 *sh2)
1508 {
1509   const void **sh2_wmap = sh2->write16_tab;
1510   sh2_write_handler *wh;
1511   u32 offs;
1512
1513   offs = SH2MAP_ADDR2OFFS_W(a);
1514
1515   if (offs == SH2MAP_ADDR2OFFS_W(0xffffc000)) {
1516     sh2_peripheral_write32(a, d, sh2);
1517     return;
1518   }
1519
1520   wh = sh2_wmap[offs];
1521   wh(a, d >> 16, sh2);
1522   wh(a + 2, d, sh2);
1523 }
1524
1525 // -----------------------------------------------------------------
1526
1527 static void z80_md_bank_write_32x(unsigned int a, unsigned char d)
1528 {
1529   unsigned int addr68k;
1530
1531   addr68k = Pico.m.z80_bank68k << 15;
1532   addr68k += a & 0x7fff;
1533   if ((addr68k & 0xfff000) == 0xa15000)
1534     Pico32x.emu_flags |= P32XF_Z80_32X_IO;
1535
1536   elprintf(EL_Z80BNK, "z80->68k w8 [%06x] %02x", addr68k, d);
1537   m68k_write8(addr68k, d);
1538 }
1539
1540 // -----------------------------------------------------------------
1541
1542 static const u16 msh2_code[] = {
1543   // trap instructions
1544   0xaffe, // 200 bra <self>
1545   0x0009, // 202 nop
1546   // have to wait a bit until m68k initial program finishes clearing stuff
1547   // to avoid races with game SH2 code, like in Tempo
1548   0xd406, // 204 mov.l   @(_m_ok,pc), r4
1549   0xc400, // 206 mov.b   @(h'0,gbr),r0
1550   0xc801, // 208 tst     #1, r0
1551   0x8b0f, // 20a bf      cd_start
1552   0xd105, // 20c mov.l   @(_cnt,pc), r1
1553   0xd206, // 20e mov.l   @(_start,pc), r2
1554   0x71ff, // 210 add     #-1, r1
1555   0x4115, // 212 cmp/pl  r1
1556   0x89fc, // 214 bt      -2
1557   0x6043, // 216 mov     r4, r0
1558   0xc208, // 218 mov.l   r0, @(h'20,gbr)
1559   0x6822, // 21a mov.l   @r2, r8
1560   0x482b, // 21c jmp     @r8
1561   0x0009, // 21e nop
1562   ('M'<<8)|'_', ('O'<<8)|'K', // 220 _m_ok
1563   0x0001, 0x0000,             // 224 _cnt
1564   0x2200, 0x03e0, // master start pointer in ROM
1565   // cd_start:
1566   0xd20d, // 22c mov.l   @(__cd_,pc), r2
1567   0xc608, // 22e mov.l   @(h'20,gbr), r0
1568   0x3200, // 230 cmp/eq  r0, r2
1569   0x8bfc, // 232 bf      #-2
1570   0xe000, // 234 mov     #0, r0
1571   0xcf80, // 236 or.b    #0x80,@(r0,gbr)
1572   0xd80b, // 238 mov.l   @(_start_cd,pc), r8 // 24000018
1573   0xd30c, // 23a mov.l   @(_max_len,pc), r3
1574   0x5b84, // 23c mov.l   @(h'10,r8), r11     // master vbr
1575   0x5a82, // 23e mov.l   @(8,r8), r10        // entry
1576   0x5081, // 240 mov.l   @(4,r8), r0         // len
1577   0x5980, // 242 mov.l   @(0,r8), r9         // dst
1578   0x3036, // 244 cmp/hi  r3,r0
1579   0x8b00, // 246 bf      #1
1580   0x6033, // 248 mov     r3,r0
1581   0x7820, // 24a add     #0x20, r8
1582   // ipl_copy:
1583   0x6286, // 24c mov.l   @r8+, r2
1584   0x2922, // 24e mov.l   r2, @r9
1585   0x7904, // 250 add     #4, r9
1586   0x70fc, // 252 add     #-4, r0
1587   0x8800, // 254 cmp/eq  #0, r0
1588   0x8bf9, // 256 bf      #-5
1589   //
1590   0x4b2e, // 258 ldc     r11, vbr
1591   0x6043, // 25a mov     r4, r0              // M_OK
1592   0xc208, // 25c mov.l   r0, @(h'20,gbr)
1593   0x4a2b, // 25e jmp     @r10
1594   0x0009, // 260 nop
1595   0x0009, // 262 nop          //     pad
1596   ('_'<<8)|'C', ('D'<<8)|'_', // 264 __cd_
1597   0x2400, 0x0018,             // 268 _start_cd
1598   0x0001, 0xffe0,             // 26c _max_len
1599 };
1600
1601 static const u16 ssh2_code[] = {
1602   0xaffe, // 200 bra <self>
1603   0x0009, // 202 nop
1604   // code to wait for master, in case authentic master BIOS is used
1605   0xd106, // 204 mov.l   @(_m_ok,pc), r1
1606   0xd208, // 206 mov.l   @(_start,pc), r2
1607   0xc608, // 208 mov.l   @(h'20,gbr), r0
1608   0x3100, // 20a cmp/eq  r0, r1
1609   0x8bfc, // 20c bf      #-2
1610   0xc400, // 20e mov.b   @(h'0,gbr),r0
1611   0xc801, // 210 tst     #1, r0
1612   0xd004, // 212 mov.l   @(_s_ok,pc), r0
1613   0x8b0a, // 214 bf      cd_start
1614   0xc209, // 216 mov.l   r0, @(h'24,gbr)
1615   0x6822, // 218 mov.l   @r2, r8
1616   0x482b, // 21a jmp     @r8
1617   0x0009, // 21c nop
1618   0x0009, // 21e nop
1619   ('M'<<8)|'_', ('O'<<8)|'K', // 220
1620   ('S'<<8)|'_', ('O'<<8)|'K', // 224
1621   0x2200, 0x03e4,  // slave start pointer in ROM
1622   // cd_start:
1623   0xd803, // 22c mov.l   @(_start_cd,pc), r8 // 24000018
1624   0x5b85, // 22e mov.l   @(h'14,r8), r11     // slave vbr
1625   0x5a83, // 230 mov.l   @(h'0c,r8), r10     // entry
1626   0x4b2e, // 232 ldc     r11, vbr
1627   0xc209, // 234 mov.l   r0, @(h'24,gbr)     // write S_OK
1628   0x4a2b, // 236 jmp     @r10
1629   0x0009, // 238 nop
1630   0x0009, // 23a nop
1631   0x2400, 0x0018, // 23c _start_cd
1632 };
1633
1634 #define HWSWAP(x) (((u16)(x) << 16) | ((x) >> 16))
1635 static void get_bios(void)
1636 {
1637   u16 *ps;
1638   u32 *pl;
1639   int i;
1640
1641   // M68K ROM
1642   if (p32x_bios_g != NULL) {
1643     elprintf(EL_STATUS|EL_32X, "32x: using supplied 68k BIOS");
1644     Byteswap(Pico32xMem->m68k_rom, p32x_bios_g, sizeof(Pico32xMem->m68k_rom));
1645   }
1646   else {
1647     static const u16 andb[] = { 0x0239, 0x00fe, 0x00a1, 0x5107 };
1648     static const u16 p_d4[] = {
1649       0x48e7, 0x8040,         //   movem.l d0/a1, -(sp)
1650       0x227c, 0x00a1, 0x30f1, //   movea.l #0xa130f1, a1
1651       0x7007,                 //   moveq.l #7, d0
1652       0x12d8,                 //0: move.b (a0)+, (a1)+
1653       0x5289,                 //   addq.l  #1, a1
1654       0x51c8, 0xfffa,         //   dbra   d0, 0b
1655       0x0239, 0x00fe, 0x00a1, //   and.b  #0xfe, (0xa15107).l
1656                       0x5107,
1657       0x4cdf, 0x0201          //   movem.l (sp)+, d0/a1
1658     };
1659
1660     // generate 68k ROM
1661     ps = (u16 *)Pico32xMem->m68k_rom;
1662     pl = (u32 *)ps;
1663     for (i = 1; i < 0xc0/4; i++)
1664       pl[i] = HWSWAP(0x880200 + (i - 1) * 6);
1665     pl[0x70/4] = 0;
1666
1667     // fill with nops
1668     for (i = 0xc0/2; i < 0x100/2; i++)
1669       ps[i] = 0x4e71;
1670
1671     // c0: don't need to care about RV - not emulated
1672     ps[0xc8/2] = 0x1280;                     // move.b d0, (a1)
1673     memcpy(ps + 0xca/2, andb, sizeof(andb)); // and.b #0xfe, (a15107)
1674     ps[0xd2/2] = 0x4e75;                     // rts
1675     // d4:
1676     memcpy(ps + 0xd4/2, p_d4, sizeof(p_d4));
1677     ps[0xfe/2] = 0x4e75; // rts
1678   }
1679   // fill remaining m68k_rom page with game ROM
1680   memcpy(Pico32xMem->m68k_rom_bank + sizeof(Pico32xMem->m68k_rom),
1681     Pico.rom + sizeof(Pico32xMem->m68k_rom),
1682     sizeof(Pico32xMem->m68k_rom_bank) - sizeof(Pico32xMem->m68k_rom));
1683
1684   // MSH2
1685   if (p32x_bios_m != NULL) {
1686     elprintf(EL_STATUS|EL_32X, "32x: using supplied master SH2 BIOS");
1687     Byteswap(&Pico32xMem->sh2_rom_m, p32x_bios_m, sizeof(Pico32xMem->sh2_rom_m));
1688   }
1689   else {
1690     pl = (u32 *)&Pico32xMem->sh2_rom_m;
1691
1692     // fill exception vector table to our trap address
1693     for (i = 0; i < 128; i++)
1694       pl[i] = HWSWAP(0x200);
1695
1696     // start
1697     pl[0] = pl[2] = HWSWAP(0x204);
1698     // reset SP
1699     pl[1] = pl[3] = HWSWAP(0x6040000);
1700
1701     // startup code
1702     memcpy(&Pico32xMem->sh2_rom_m.b[0x200], msh2_code, sizeof(msh2_code));
1703   }
1704
1705   // SSH2
1706   if (p32x_bios_s != NULL) {
1707     elprintf(EL_STATUS|EL_32X, "32x: using supplied slave SH2 BIOS");
1708     Byteswap(&Pico32xMem->sh2_rom_s, p32x_bios_s, sizeof(Pico32xMem->sh2_rom_s));
1709   }
1710   else {
1711     pl = (u32 *)&Pico32xMem->sh2_rom_s;
1712
1713     // fill exception vector table to our trap address
1714     for (i = 0; i < 128; i++)
1715       pl[i] = HWSWAP(0x200);
1716
1717     // start
1718     pl[0] = pl[2] = HWSWAP(0x204);
1719     // reset SP
1720     pl[1] = pl[3] = HWSWAP(0x603f800);
1721
1722     // startup code
1723     memcpy(&Pico32xMem->sh2_rom_s.b[0x200], ssh2_code, sizeof(ssh2_code));
1724   }
1725 }
1726
1727 #define MAP_MEMORY(m) ((uptr)(m) >> 1)
1728 #define MAP_HANDLER(h) ( ((uptr)(h) >> 1) | ((uptr)1 << (sizeof(uptr) * 8 - 1)) )
1729
1730 static sh2_memmap sh2_read8_map[0x80], sh2_read16_map[0x80];
1731 // for writes we are using handlers only
1732 static sh2_write_handler *sh2_write8_map[0x80], *sh2_write16_map[0x80];
1733
1734 void Pico32xSwapDRAM(int b)
1735 {
1736   cpu68k_map_set(m68k_read8_map,   0x840000, 0x85ffff, Pico32xMem->dram[b], 0);
1737   cpu68k_map_set(m68k_read16_map,  0x840000, 0x85ffff, Pico32xMem->dram[b], 0);
1738   cpu68k_map_set(m68k_read8_map,   0x860000, 0x87ffff, Pico32xMem->dram[b], 0);
1739   cpu68k_map_set(m68k_read16_map,  0x860000, 0x87ffff, Pico32xMem->dram[b], 0);
1740   cpu68k_map_set(m68k_write8_map,  0x840000, 0x87ffff,
1741                  b ? m68k_write8_dram1_ow : m68k_write8_dram0_ow, 1);
1742   cpu68k_map_set(m68k_write16_map, 0x840000, 0x87ffff,
1743                  b ? m68k_write16_dram1_ow : m68k_write16_dram0_ow, 1);
1744
1745   // SH2
1746   sh2_read8_map[0x04/2].addr  = sh2_read8_map[0x24/2].addr  =
1747   sh2_read16_map[0x04/2].addr = sh2_read16_map[0x24/2].addr = MAP_MEMORY(Pico32xMem->dram[b]);
1748
1749   sh2_write8_map[0x04/2]  = sh2_write8_map[0x24/2]  = b ? sh2_write8_dram1 : sh2_write8_dram0;
1750   sh2_write16_map[0x04/2] = sh2_write16_map[0x24/2] = b ? sh2_write16_dram1 : sh2_write16_dram0;
1751 }
1752
1753 void PicoMemSetup32x(void)
1754 {
1755   unsigned int rs;
1756   int i;
1757
1758   Pico32xMem = plat_mmap(0x06000000, sizeof(*Pico32xMem), 0, 0);
1759   if (Pico32xMem == NULL) {
1760     elprintf(EL_STATUS, "OOM");
1761     return;
1762   }
1763
1764   get_bios();
1765
1766   // cartridge area becomes unmapped
1767   // XXX: we take the easy way and don't unmap ROM,
1768   // so that we can avoid handling the RV bit.
1769   // m68k_map_unmap(0x000000, 0x3fffff);
1770
1771   if (!Pico.m.ncart_in) {
1772     // MD ROM area
1773     rs = sizeof(Pico32xMem->m68k_rom_bank);
1774     cpu68k_map_set(m68k_read8_map,   0x000000, rs - 1, Pico32xMem->m68k_rom_bank, 0);
1775     cpu68k_map_set(m68k_read16_map,  0x000000, rs - 1, Pico32xMem->m68k_rom_bank, 0);
1776     cpu68k_map_set(m68k_write8_map,  0x000000, rs - 1, PicoWrite8_hint, 1); // TODO verify
1777     cpu68k_map_set(m68k_write16_map, 0x000000, rs - 1, PicoWrite16_hint, 1);
1778
1779     // 32X ROM (unbanked, XXX: consider mirroring?)
1780     rs = (Pico.romsize + M68K_BANK_MASK) & ~M68K_BANK_MASK;
1781     if (rs > 0x80000)
1782       rs = 0x80000;
1783     cpu68k_map_set(m68k_read8_map,   0x880000, 0x880000 + rs - 1, Pico.rom, 0);
1784     cpu68k_map_set(m68k_read16_map,  0x880000, 0x880000 + rs - 1, Pico.rom, 0);
1785     cpu68k_map_set(m68k_write8_map,  0x880000, 0x880000 + rs - 1, PicoWrite8_cart, 1);
1786     cpu68k_map_set(m68k_write16_map, 0x880000, 0x880000 + rs - 1, PicoWrite16_cart, 1);
1787 #ifdef EMU_F68K
1788     // setup FAME fetchmap
1789     PicoCpuFM68k.Fetch[0] = (uptr)Pico32xMem->m68k_rom;
1790     for (rs = 0x88; rs < 0x90; rs++)
1791       PicoCpuFM68k.Fetch[rs] = (uptr)Pico.rom - 0x880000;
1792 #endif
1793
1794     // 32X ROM (banked)
1795     bank_switch(0);
1796     cpu68k_map_set(m68k_write8_map,  0x900000, 0x9fffff, PicoWrite8_bank, 1);
1797     cpu68k_map_set(m68k_write16_map, 0x900000, 0x9fffff, PicoWrite16_bank, 1);
1798   }
1799
1800   // SYS regs
1801   cpu68k_map_set(m68k_read8_map,   0xa10000, 0xa1ffff, PicoRead8_32x_on, 1);
1802   cpu68k_map_set(m68k_read16_map,  0xa10000, 0xa1ffff, PicoRead16_32x_on, 1);
1803   cpu68k_map_set(m68k_write8_map,  0xa10000, 0xa1ffff, PicoWrite8_32x_on, 1);
1804   cpu68k_map_set(m68k_write16_map, 0xa10000, 0xa1ffff, PicoWrite16_32x_on, 1);
1805
1806   // SH2 maps: A31,A30,A29,CS1,CS0
1807   // all unmapped by default
1808   for (i = 0; i < ARRAY_SIZE(sh2_read8_map); i++) {
1809     sh2_read8_map[i].addr   = MAP_HANDLER(sh2_read8_unmapped);
1810     sh2_read16_map[i].addr  = MAP_HANDLER(sh2_read16_unmapped);
1811   }
1812
1813   for (i = 0; i < ARRAY_SIZE(sh2_write8_map); i++) {
1814     sh2_write8_map[i]       = sh2_write8_unmapped;
1815     sh2_write16_map[i]      = sh2_write16_unmapped;
1816   }
1817
1818   // "purge area"
1819   for (i = 0x40; i <= 0x5f; i++) {
1820     sh2_write8_map[i >> 1]  =
1821     sh2_write16_map[i >> 1] = sh2_write_ignore;
1822   }
1823
1824   // CS0
1825   sh2_read8_map[0x00/2].addr  = sh2_read8_map[0x20/2].addr  = MAP_HANDLER(sh2_read8_cs0);
1826   sh2_read16_map[0x00/2].addr = sh2_read16_map[0x20/2].addr = MAP_HANDLER(sh2_read16_cs0);
1827   sh2_write8_map[0x00/2]  = sh2_write8_map[0x20/2]  = sh2_write8_cs0;
1828   sh2_write16_map[0x00/2] = sh2_write16_map[0x20/2] = sh2_write16_cs0;
1829   // CS1 - ROM
1830   sh2_read8_map[0x02/2].addr  = sh2_read8_map[0x22/2].addr  =
1831   sh2_read16_map[0x02/2].addr = sh2_read16_map[0x22/2].addr = MAP_MEMORY(Pico.rom);
1832   sh2_read8_map[0x02/2].mask  = sh2_read8_map[0x22/2].mask  =
1833   sh2_read16_map[0x02/2].mask = sh2_read16_map[0x22/2].mask = 0x3fffff; // FIXME
1834   // CS2 - DRAM - done by Pico32xSwapDRAM()
1835   sh2_read8_map[0x04/2].mask  = sh2_read8_map[0x24/2].mask  =
1836   sh2_read16_map[0x04/2].mask = sh2_read16_map[0x24/2].mask = 0x01ffff;
1837   // CS3 - SDRAM
1838   sh2_read8_map[0x06/2].addr   = sh2_read8_map[0x26/2].addr   =
1839   sh2_read16_map[0x06/2].addr  = sh2_read16_map[0x26/2].addr  = MAP_MEMORY(Pico32xMem->sdram);
1840   sh2_write8_map[0x06/2]       = sh2_write8_sdram;
1841   sh2_write8_map[0x26/2]       = sh2_write8_sdram_wt;
1842   sh2_write16_map[0x06/2]      = sh2_write16_map[0x26/2]      = sh2_write16_sdram;
1843   sh2_read8_map[0x06/2].mask   = sh2_read8_map[0x26/2].mask   =
1844   sh2_read16_map[0x06/2].mask  = sh2_read16_map[0x26/2].mask  = 0x03ffff;
1845   // SH2 data array
1846   sh2_read8_map[0xc0/2].addr  = MAP_HANDLER(sh2_read8_da);
1847   sh2_read16_map[0xc0/2].addr = MAP_HANDLER(sh2_read16_da);
1848   sh2_write8_map[0xc0/2]      = sh2_write8_da;
1849   sh2_write16_map[0xc0/2]     = sh2_write16_da;
1850   // SH2 IO
1851   sh2_read8_map[0xff/2].addr  = MAP_HANDLER(sh2_peripheral_read8);
1852   sh2_read16_map[0xff/2].addr = MAP_HANDLER(sh2_peripheral_read16);
1853   sh2_write8_map[0xff/2]      = sh2_peripheral_write8;
1854   sh2_write16_map[0xff/2]     = sh2_peripheral_write16;
1855
1856   // map DRAM area, both 68k and SH2
1857   Pico32xSwapDRAM(1);
1858
1859   msh2.read8_map   = ssh2.read8_map   = sh2_read8_map;
1860   msh2.read16_map  = ssh2.read16_map  = sh2_read16_map;
1861   msh2.write8_tab  = ssh2.write8_tab  = (const void **)(void *)sh2_write8_map;
1862   msh2.write16_tab = ssh2.write16_tab = (const void **)(void *)sh2_write16_map;
1863
1864   sh2_drc_mem_setup(&msh2);
1865   sh2_drc_mem_setup(&ssh2);
1866
1867   // z80 hack
1868   z80_map_set(z80_write_map, 0x8000, 0xffff, z80_md_bank_write_32x, 1);
1869 }
1870
1871 void Pico32xMemStateLoaded(void)
1872 {
1873   bank_switch(Pico32x.regs[4 / 2]);
1874   Pico32xSwapDRAM((Pico32x.vdp_regs[0x0a / 2] & P32XV_FS) ^ P32XV_FS);
1875   memset(Pico32xMem->pwm, 0, sizeof(Pico32xMem->pwm));
1876   Pico32x.dirty_pal = 1;
1877
1878   Pico32x.emu_flags &= ~(P32XF_68KCPOLL | P32XF_68KVPOLL);
1879   memset(&m68k_poll, 0, sizeof(m68k_poll));
1880   msh2.state = 0;
1881   msh2.poll_addr = msh2.poll_cycles = msh2.poll_cnt = 0;
1882   ssh2.state = 0;
1883   ssh2.poll_addr = ssh2.poll_cycles = ssh2.poll_cnt = 0;
1884
1885   sh2_drc_flush_all();
1886 }
1887
1888 // vim:shiftwidth=2:ts=2:expandtab