pico/pico_int.h

   1 // Pico Library - Internal Header File\r
   2 \r
   3 // (c) Copyright 2004 Dave, All rights reserved.\r
   4 // (c) Copyright 2006-2009 Grazvydas "notaz" Ignotas, all rights reserved.\r
   5 // Free for non-commercial use.\r
   6 \r
   7 // For commercial use, separate licencing terms must be obtained.\r
   8 \r
   9 #ifndef PICO_INTERNAL_INCLUDED\r
  10 #define PICO_INTERNAL_INCLUDED\r
  11 \r
  12 #include <stdio.h>\r
  13 #include <stdlib.h>\r
  14 #include <string.h>\r
  15 #include "pico.h"\r
  16 #include "carthw/carthw.h"\r
  17 \r
  18 //\r
  19 #define USE_POLL_DETECT\r
  20 \r
  21 #ifndef PICO_INTERNAL\r
  22 #define PICO_INTERNAL\r
  23 #endif\r
  24 #ifndef PICO_INTERNAL_ASM\r
  25 #define PICO_INTERNAL_ASM\r
  26 #endif\r
  27 \r
  28 // to select core, define EMU_C68K, EMU_M68K or EMU_F68K in your makefile or project\r
  29 \r
  30 #ifdef __cplusplus\r
  31 extern "C" {\r
  32 #endif\r
  33 \r
  34 \r
  35 // ----------------------- 68000 CPU -----------------------\r
  36 #ifdef EMU_C68K\r
  37 #include "../cpu/Cyclone/Cyclone.h"\r
  38 extern struct Cyclone PicoCpuCM68k, PicoCpuCS68k;\r
  39 #define SekCyclesLeftNoMCD PicoCpuCM68k.cycles // cycles left for this run\r
  40 #define SekCyclesLeft \\r
  41         (((PicoAHW&1) && (PicoOpt & POPT_EN_MCD_PSYNC)) ? (SekCycleAim-SekCycleCnt) : SekCyclesLeftNoMCD)\r
  42 #define SekCyclesLeftS68k \\r
  43         ((PicoOpt & POPT_EN_MCD_PSYNC) ? (SekCycleAimS68k-SekCycleCntS68k) : PicoCpuCS68k.cycles)\r
  44 #define SekEndTimeslice(after) PicoCpuCM68k.cycles=after\r
  45 #define SekEndTimesliceS68k(after) PicoCpuCS68k.cycles=after\r
  46 #define SekPc (PicoCpuCM68k.pc-PicoCpuCM68k.membase)\r
  47 #define SekPcS68k (PicoCpuCS68k.pc-PicoCpuCS68k.membase)\r
  48 #define SekDar(x) PicoCpuCM68k.d[x]\r
  49 #define SekSr     CycloneGetSr(&PicoCpuCM68k)\r
  50 #define SekSetStop(x) { PicoCpuCM68k.state_flags&=~1; if (x) { PicoCpuCM68k.state_flags|=1; PicoCpuCM68k.cycles=0; } }\r
  51 #define SekSetStopS68k(x) { PicoCpuCS68k.state_flags&=~1; if (x) { PicoCpuCS68k.state_flags|=1; PicoCpuCS68k.cycles=0; } }\r
  52 #define SekIsStoppedS68k() (PicoCpuCS68k.state_flags&1)\r
  53 #define SekShouldInterrupt (PicoCpuCM68k.irq > (PicoCpuCM68k.srh&7))\r
  54 \r
  55 #define SekInterrupt(i) PicoCpuCM68k.irq=i\r
  56 #define SekIrqLevel     PicoCpuCM68k.irq\r
  57 \r
  58 #ifdef EMU_M68K\r
  59 #define EMU_CORE_DEBUG\r
  60 #endif\r
  61 #endif\r
  62 \r
  63 #ifdef EMU_F68K\r
  64 #include "../cpu/fame/fame.h"\r
  65 extern M68K_CONTEXT PicoCpuFM68k, PicoCpuFS68k;\r
  66 #define SekCyclesLeftNoMCD PicoCpuFM68k.io_cycle_counter\r
  67 #define SekCyclesLeft \\r
  68         (((PicoAHW&1) && (PicoOpt & POPT_EN_MCD_PSYNC)) ? (SekCycleAim-SekCycleCnt) : SekCyclesLeftNoMCD)\r
  69 #define SekCyclesLeftS68k \\r
  70         ((PicoOpt & POPT_EN_MCD_PSYNC) ? (SekCycleAimS68k-SekCycleCntS68k) : PicoCpuFS68k.io_cycle_counter)\r
  71 #define SekEndTimeslice(after) PicoCpuFM68k.io_cycle_counter=after\r
  72 #define SekEndTimesliceS68k(after) PicoCpuFS68k.io_cycle_counter=after\r
  73 #define SekPc     fm68k_get_pc(&PicoCpuFM68k)\r
  74 #define SekPcS68k fm68k_get_pc(&PicoCpuFS68k)\r
  75 #define SekDar(x) PicoCpuFM68k.dreg[x].D\r
  76 #define SekSr     PicoCpuFM68k.sr\r
  77 #define SekSetStop(x) { \\r
  78         PicoCpuFM68k.execinfo &= ~FM68K_HALTED; \\r
  79         if (x) { PicoCpuFM68k.execinfo |= FM68K_HALTED; PicoCpuFM68k.io_cycle_counter = 0; } \\r
  80 }\r
  81 #define SekSetStopS68k(x) { \\r
  82         PicoCpuFS68k.execinfo &= ~FM68K_HALTED; \\r
  83         if (x) { PicoCpuFS68k.execinfo |= FM68K_HALTED; PicoCpuFS68k.io_cycle_counter = 0; } \\r
  84 }\r
  85 #define SekIsStoppedS68k() (PicoCpuFS68k.execinfo&FM68K_HALTED)\r
  86 #define SekShouldInterrupt fm68k_would_interrupt()\r
  87 \r
  88 #define SekInterrupt(irq) PicoCpuFM68k.interrupts[0]=irq\r
  89 #define SekIrqLevel       PicoCpuFM68k.interrupts[0]\r
  90 \r
  91 #ifdef EMU_M68K\r
  92 #define EMU_CORE_DEBUG\r
  93 #endif\r
  94 #endif\r
  95 \r
  96 #ifdef EMU_M68K\r
  97 #include "../cpu/musashi/m68kcpu.h"\r
  98 extern m68ki_cpu_core PicoCpuMM68k, PicoCpuMS68k;\r
  99 #ifndef SekCyclesLeft\r
 100 #define SekCyclesLeftNoMCD PicoCpuMM68k.cyc_remaining_cycles\r
 101 #define SekCyclesLeft \\r
 102         (((PicoAHW&1) && (PicoOpt & POPT_EN_MCD_PSYNC)) ? (SekCycleAim-SekCycleCnt) : SekCyclesLeftNoMCD)\r
 103 #define SekCyclesLeftS68k \\r
 104         ((PicoOpt & POPT_EN_MCD_PSYNC) ? (SekCycleAimS68k-SekCycleCntS68k) : PicoCpuMS68k.cyc_remaining_cycles)\r
 105 #define SekEndTimeslice(after) SET_CYCLES(after)\r
 106 #define SekEndTimesliceS68k(after) PicoCpuMS68k.cyc_remaining_cycles=after\r
 107 #define SekPc m68k_get_reg(&PicoCpuMM68k, M68K_REG_PC)\r
 108 #define SekPcS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_PC)\r
 109 #define SekDar(x) PicoCpuMM68k.dar[x]\r
 110 #define SekSr m68k_get_reg(&PicoCpuMM68k, M68K_REG_SR)\r
 111 #define SekSetStop(x) { \\r
 112         if(x) { SET_CYCLES(0); PicoCpuMM68k.stopped=STOP_LEVEL_STOP; } \\r
 113         else PicoCpuMM68k.stopped=0; \\r
 114 }\r
 115 #define SekSetStopS68k(x) { \\r
 116         if(x) { SET_CYCLES(0); PicoCpuMS68k.stopped=STOP_LEVEL_STOP; } \\r
 117         else PicoCpuMS68k.stopped=0; \\r
 118 }\r
 119 #define SekIsStoppedS68k() (PicoCpuMS68k.stopped==STOP_LEVEL_STOP)\r
 120 #define SekShouldInterrupt (CPU_INT_LEVEL > FLAG_INT_MASK)\r
 121 \r
 122 #define SekInterrupt(irq) { \\r
 123         void *oldcontext = m68ki_cpu_p; \\r
 124         m68k_set_context(&PicoCpuMM68k); \\r
 125         m68k_set_irq(irq); \\r
 126         m68k_set_context(oldcontext); \\r
 127 }\r
 128 #define SekIrqLevel (PicoCpuMM68k.int_level >> 8)\r
 129 \r
 130 #endif\r
 131 #endif // EMU_M68K\r
 132 \r
 133 extern int SekCycleCnt; // cycles done in this frame\r
 134 extern int SekCycleAim; // cycle aim\r
 135 extern unsigned int SekCycleCntT; // total cycle counter, updated once per frame\r
 136 \r
 137 #define SekCyclesReset() { \\r
 138         SekCycleCntT+=SekCycleAim; \\r
 139         SekCycleCnt-=SekCycleAim; \\r
 140         SekCycleAim=0; \\r
 141 }\r
 142 #define SekCyclesBurn(c)  SekCycleCnt+=c\r
 143 #define SekCyclesDone()  (SekCycleAim-SekCyclesLeft)    // number of cycles done in this frame (can be checked anywhere)\r
 144 #define SekCyclesDoneT() (SekCycleCntT+SekCyclesDone()) // total nuber of cycles done for this rom\r
 145 \r
 146 #define SekEndRun(after) { \\r
 147         SekCycleCnt -= SekCyclesLeft - (after); \\r
 148         if (SekCycleCnt < 0) SekCycleCnt = 0; \\r
 149         SekEndTimeslice(after); \\r
 150 }\r
 151 \r
 152 #define SekEndRunS68k(after) { \\r
 153         SekCycleCntS68k -= SekCyclesLeftS68k - (after); \\r
 154         if (SekCycleCntS68k < 0) SekCycleCntS68k = 0; \\r
 155         SekEndTimesliceS68k(after); \\r
 156 }\r
 157 \r
 158 extern int SekCycleCntS68k;\r
 159 extern int SekCycleAimS68k;\r
 160 \r
 161 #define SekCyclesResetS68k() { \\r
 162         SekCycleCntS68k-=SekCycleAimS68k; \\r
 163         SekCycleAimS68k=0; \\r
 164 }\r
 165 #define SekCyclesDoneS68k()  (SekCycleAimS68k-SekCyclesLeftS68k)\r
 166 \r
 167 #ifdef EMU_CORE_DEBUG\r
 168 extern int dbg_irq_level;\r
 169 #undef SekEndTimeslice\r
 170 #undef SekCyclesBurn\r
 171 #undef SekEndRun\r
 172 #undef SekInterrupt\r
 173 #define SekEndTimeslice(c)\r
 174 #define SekCyclesBurn(c) c\r
 175 #define SekEndRun(c)\r
 176 #define SekInterrupt(irq) dbg_irq_level=irq\r
 177 #endif\r
 178 \r
 179 // ----------------------- Z80 CPU -----------------------\r
 180 \r
 181 #if defined(_USE_MZ80)\r
 182 #include "../cpu/mz80/mz80.h"\r
 183 \r
 184 #define z80_run(cycles)    { mz80GetElapsedTicks(1); mz80_run(cycles) }\r
 185 #define z80_run_nr(cycles) mz80_run(cycles)\r
 186 #define z80_int()          mz80int(0)\r
 187 \r
 188 #elif defined(_USE_DRZ80)\r
 189 #include "../cpu/DrZ80/drz80.h"\r
 190 \r
 191 extern struct DrZ80 drZ80;\r
 192 \r
 193 #define z80_run(cycles)    ((cycles) - DrZ80Run(&drZ80, cycles))\r
 194 #define z80_run_nr(cycles) DrZ80Run(&drZ80, cycles)\r
 195 #define z80_int()          drZ80.Z80_IRQ = 1\r
 196 \r
 197 #define z80_cyclesLeft     drZ80.cycles\r
 198 #define z80_pc()           (drZ80.Z80PC - drZ80.Z80PC_BASE)\r
 199 \r
 200 #elif defined(_USE_CZ80)\r
 201 #include "../cpu/cz80/cz80.h"\r
 202 \r
 203 #define z80_run(cycles)    Cz80_Exec(&CZ80, cycles)\r
 204 #define z80_run_nr(cycles) Cz80_Exec(&CZ80, cycles)\r
 205 #define z80_int()          Cz80_Set_IRQ(&CZ80, 0, HOLD_LINE)\r
 206 \r
 207 #define z80_cyclesLeft     (CZ80.ICount - CZ80.ExtraCycles)\r
 208 #define z80_pc()           Cz80_Get_Reg(&CZ80, CZ80_PC)\r
 209 \r
 210 #else\r
 211 \r
 212 #define z80_run(cycles)    (cycles)\r
 213 #define z80_run_nr(cycles)\r
 214 #define z80_int()\r
 215 \r
 216 #endif\r
 217 \r
 218 extern int z80stopCycle;         /* in 68k cycles */\r
 219 extern int z80_cycle_cnt;        /* 'done' z80 cycles before z80_run() */\r
 220 extern int z80_cycle_aim;\r
 221 extern int z80_scanline;\r
 222 extern int z80_scanline_cycles;  /* cycles done until z80_scanline */\r
 223 \r
 224 #define z80_resetCycles() \\r
 225   z80_cycle_cnt = z80_cycle_aim = z80_scanline = z80_scanline_cycles = 0;\r
 226 \r
 227 #define z80_cyclesDone() \\r
 228   (z80_cycle_aim - z80_cyclesLeft)\r
 229 \r
 230 #define cycles_68k_to_z80(x) ((x)*957 >> 11)\r
 231 \r
 232 #define Z80_MEM_SHIFT 13\r
 233 extern unsigned long z80_read_map [0x10000 >> Z80_MEM_SHIFT];\r
 234 extern unsigned long z80_write_map[0x10000 >> Z80_MEM_SHIFT];\r
 235 typedef unsigned char (z80_read_f)(unsigned short a);\r
 236 typedef void (z80_write_f)(unsigned int a, unsigned char data);\r
 237 \r
 238 // ----------------------- SH2 CPU -----------------------\r
 239 \r
 240 #include "cpu/sh2mame/sh2.h"\r
 241 \r
 242 extern SH2 sh2s[2];\r
 243 #define msh2 sh2s[0]\r
 244 #define ssh2 sh2s[1]\r
 245 \r
 246 #define ash2_end_run(after) if (sh2_icount > (after)) sh2_icount = after\r
 247 #define ash2_cycles_done() (sh2->cycles_aim - sh2_icount)\r
 248 \r
 249 #define sh2_pc(c)     (c) ? ssh2.ppc : msh2.ppc\r
 250 #define sh2_reg(c, x) (c) ? ssh2.r[x] : msh2.r[x]\r
 251 #define sh2_gbr(c)    (c) ? ssh2.gbr : msh2.gbr\r
 252 #define sh2_vbr(c)    (c) ? ssh2.vbr : msh2.vbr\r
 253 #define sh2_sr(c)     (c) ? ssh2.sr : msh2.sr\r
 254 \r
 255 // ---------------------------------------------------------\r
 256 \r
 257 // main oscillator clock which controls timing\r
 258 #define OSC_NTSC 53693100\r
 259 #define OSC_PAL  53203424\r
 260 \r
 261 struct PicoVideo\r
 262 {\r
 263   unsigned char reg[0x20];\r
 264   unsigned int command;       // 32-bit Command\r
 265   unsigned char pending;      // 1 if waiting for second half of 32-bit command\r
 266   unsigned char type;         // Command type (v/c/vsram read/write)\r
 267   unsigned short addr;        // Read/Write address\r
 268   int status;                 // Status bits\r
 269   unsigned char pending_ints; // pending interrupts: ??VH????\r
 270   signed char lwrite_cnt;     // VDP write count during active display line\r
 271   unsigned short v_counter;   // V-counter\r
 272   unsigned char pad[0x10];\r
 273 };\r
 274 \r
 275 struct PicoMisc\r
 276 {\r
 277   unsigned char rotate;\r
 278   unsigned char z80Run;\r
 279   unsigned char padTHPhase[2]; // 02 phase of gamepad TH switches\r
 280   unsigned short scanline;     // 04 0 to 261||311\r
 281   char dirtyPal;               // 06 Is the palette dirty (1 - change @ this frame, 2 - some time before)\r
 282   unsigned char hardware;      // 07 Hardware value for country\r
 283   unsigned char pal;           // 08 1=PAL 0=NTSC\r
 284   unsigned char sram_reg;      // 09 SRAM reg. See SRR_* below\r
 285   unsigned short z80_bank68k;  // 0a\r
 286   unsigned short pad0;\r
 287   unsigned char  pad1;\r
 288   unsigned char  z80_reset;    // 0f z80 reset held\r
 289   unsigned char  padDelay[2];  // 10 gamepad phase time outs, so we count a delay\r
 290   unsigned short eeprom_addr;  // EEPROM address register\r
 291   unsigned char  eeprom_cycle; // EEPROM cycle number\r
 292   unsigned char  eeprom_slave; // EEPROM slave word for X24C02 and better SRAMs\r
 293   unsigned char  eeprom_status;\r
 294   unsigned char  pad2;\r
 295   unsigned short dma_xfers;    // 18\r
 296   unsigned char  eeprom_wb[2]; // EEPROM latch/write buffer\r
 297   unsigned int  frame_count;   // 1c for movies and idle det\r
 298 };\r
 299 \r
 300 // some assembly stuff depend on these, do not touch!\r
 301 struct Pico\r
 302 {\r
 303   unsigned char ram[0x10000];  // 0x00000 scratch ram\r
 304   union {                      // vram is byteswapped for easier reads when drawing\r
 305     unsigned short vram[0x8000];  // 0x10000\r
 306     unsigned char  vramb[0x4000]; // VRAM in SMS mode\r
 307   };\r
 308   unsigned char zram[0x2000];  // 0x20000 Z80 ram\r
 309   unsigned char ioports[0x10];\r
 310   unsigned char sms_io_ctl;\r
 311   unsigned char pad[0xef];     // unused\r
 312   unsigned short cram[0x40];   // 0x22100\r
 313   unsigned short vsram[0x40];  // 0x22180\r
 314 \r
 315   unsigned char *rom;          // 0x22200\r
 316   unsigned int romsize;        // 0x22204\r
 317 \r
 318   struct PicoMisc m;\r
 319   struct PicoVideo video;\r
 320 };\r
 321 \r
 322 // sram\r
 323 #define SRR_MAPPED   (1 << 0)\r
 324 #define SRR_READONLY (1 << 1)\r
 325 \r
 326 #define SRF_ENABLED  (1 << 0)\r
 327 #define SRF_EEPROM   (1 << 1)\r
 328 \r
 329 struct PicoSRAM\r
 330 {\r
 331   unsigned char *data;          // actual data\r
 332   unsigned int start;           // start address in 68k address space\r
 333   unsigned int end;\r
 334   unsigned char flags;          // 0c: SRF_*\r
 335   unsigned char unused2;\r
 336   unsigned char changed;\r
 337   unsigned char eeprom_type;    // eeprom type: 0: 7bit (24C01), 2: 2 addr words (X24C02+), 3: 3 addr words\r
 338   unsigned char unused3;\r
 339   unsigned char eeprom_bit_cl;  // bit number for cl\r
 340   unsigned char eeprom_bit_in;  // bit number for in\r
 341   unsigned char eeprom_bit_out; // bit number for out\r
 342   unsigned int size;\r
 343 };\r
 344 \r
 345 // MCD\r
 346 #include "cd/cd_sys.h"\r
 347 #include "cd/LC89510.h"\r
 348 #include "cd/gfx_cd.h"\r
 349 \r
 350 struct mcd_pcm\r
 351 {\r
 352         unsigned char control; // reg7\r
 353         unsigned char enabled; // reg8\r
 354         unsigned char cur_ch;\r
 355         unsigned char bank;\r
 356         int pad1;\r
 357 \r
 358         struct pcm_chan                 // 08, size 0x10\r
 359         {\r
 360                 unsigned char regs[8];\r
 361                 unsigned int  addr;     // .08: played sample address\r
 362                 int pad;\r
 363         } ch[8];\r
 364 };\r
 365 \r
 366 struct mcd_misc\r
 367 {\r
 368         unsigned short hint_vector;\r
 369         unsigned char  busreq;\r
 370         unsigned char  s68k_pend_ints;\r
 371         unsigned int   state_flags;     // 04: emu state: reset_pending\r
 372         unsigned int   counter75hz;\r
 373         unsigned int   pad0;\r
 374         int            timer_int3;      // 10\r
 375         unsigned int   timer_stopwatch;\r
 376         unsigned char  bcram_reg;       // 18: battery-backed RAM cart register\r
 377         unsigned char  pad2;\r
 378         unsigned short pad3;\r
 379         int pad[9];\r
 380 };\r
 381 \r
 382 typedef struct\r
 383 {\r
 384         unsigned char bios[0x20000];                    // 000000: 128K\r
 385         union {                                         // 020000: 512K\r
 386                 unsigned char prg_ram[0x80000];\r
 387                 unsigned char prg_ram_b[4][0x20000];\r
 388         };\r
 389         union {                                         // 0a0000: 256K\r
 390                 struct {\r
 391                         unsigned char word_ram2M[0x40000];\r
 392                         unsigned char unused0[0x20000];\r
 393                 };\r
 394                 struct {\r
 395                         unsigned char unused1[0x20000];\r
 396                         unsigned char word_ram1M[2][0x20000];\r
 397                 };\r
 398         };\r
 399         union {                                         // 100000: 64K\r
 400                 unsigned char pcm_ram[0x10000];\r
 401                 unsigned char pcm_ram_b[0x10][0x1000];\r
 402         };\r
 403         unsigned char s68k_regs[0x200];                 // 110000: GA, not CPU regs\r
 404         unsigned char bram[0x2000];                     // 110200: 8K\r
 405         struct mcd_misc m;                              // 112200: misc\r
 406         struct mcd_pcm pcm;                             // 112240:\r
 407         _scd_toc TOC;                                   // not to be saved\r
 408         CDD  cdd;\r
 409         CDC  cdc;\r
 410         _scd scd;\r
 411         Rot_Comp rot_comp;\r
 412 } mcd_state;\r
 413 \r
 414 // XXX: this will need to be reworked for cart+cd support.\r
 415 #define Pico_mcd ((mcd_state *)Pico.rom)\r
 416 \r
 417 // 32X\r
 418 #define P32XS_FM    (1<<15)\r
 419 #define P32XS2_ADEN (1<< 9)\r
 420 #define P32XS_FULL  (1<< 7) // DREQ FIFO full\r
 421 #define P32XS_68S   (1<< 2)\r
 422 #define P32XS_DMA   (1<< 1)\r
 423 #define P32XS_RV    (1<< 0)\r
 424 \r
 425 #define P32XV_nPAL  (1<<15) // VDP\r
 426 #define P32XV_PRI   (1<< 7)\r
 427 #define P32XV_Mx    (3<< 0) // display mode mask\r
 428 \r
 429 #define P32XV_VBLK  (1<<15)\r
 430 #define P32XV_HBLK  (1<<14)\r
 431 #define P32XV_PEN   (1<<13)\r
 432 #define P32XV_nFEN  (1<< 1)\r
 433 #define P32XV_FS    (1<< 0)\r
 434 \r
 435 #define P32XP_FULL  (1<<15) // PWM\r
 436 #define P32XP_EMPTY (1<<14)\r
 437 \r
 438 #define P32XF_68KPOLL   (1 << 0)\r
 439 #define P32XF_MSH2POLL  (1 << 1)\r
 440 #define P32XF_SSH2POLL  (1 << 2)\r
 441 #define P32XF_68KVPOLL  (1 << 3)\r
 442 #define P32XF_MSH2VPOLL (1 << 4)\r
 443 #define P32XF_SSH2VPOLL (1 << 5)\r
 444 \r
 445 #define P32XI_VRES (1 << 14/2) // IRL/2\r
 446 #define P32XI_VINT (1 << 12/2)\r
 447 #define P32XI_HINT (1 << 10/2)\r
 448 #define P32XI_CMD  (1 <<  8/2)\r
 449 #define P32XI_PWM  (1 <<  6/2)\r
 450 \r
 451 // peripheral reg access\r
 452 #define PREG8(regs,offs) ((unsigned char *)regs)[offs ^ 3]\r
 453 \r
 454 // real one is 4*2, but we use more because we don't lockstep\r
 455 #define DMAC_FIFO_LEN (4*4)\r
 456 #define PWM_BUFF_LEN 1024 // in one channel samples\r
 457 \r
 458 struct Pico32x\r
 459 {\r
 460   unsigned short regs[0x20];\r
 461   unsigned short vdp_regs[0x10];\r
 462   unsigned short sh2_regs[3];\r
 463   unsigned char pending_fb;\r
 464   unsigned char dirty_pal;\r
 465   unsigned int emu_flags;\r
 466   unsigned char sh2irq_mask[2];\r
 467   unsigned char sh2irqi[2];      // individual\r
 468   unsigned int sh2irqs;          // common irqs\r
 469   unsigned short dmac_fifo[DMAC_FIFO_LEN];\r
 470   unsigned int dmac_ptr;\r
 471   unsigned int pwm_irq_sample_cnt;\r
 472 };\r
 473 \r
 474 struct Pico32xMem\r
 475 {\r
 476   unsigned char  sdram[0x40000];\r
 477   unsigned short dram[2][0x20000/2];    // AKA fb\r
 478   unsigned char  m68k_rom[0x10000];     // 0x100; using M68K_BANK_SIZE\r
 479   unsigned char  data_array[2][0x1000]; // cache in SH2s (can be used as RAM)\r
 480   unsigned char  sh2_rom_m[0x800];\r
 481   unsigned char  sh2_rom_s[0x400];\r
 482   unsigned short pal[0x100];\r
 483   unsigned short pal_native[0x100];     // converted to native (for renderer)\r
 484   unsigned int   sh2_peri_regs[2][0x200/4]; // periphereal regs of SH2s\r
 485   signed short   pwm[2*PWM_BUFF_LEN];   // PWM buffer for current frame\r
 486 };\r
 487 \r
 488 // area.c\r
 489 PICO_INTERNAL void PicoAreaPackCpu(unsigned char *cpu, int is_sub);\r
 490 PICO_INTERNAL void PicoAreaUnpackCpu(unsigned char *cpu, int is_sub);\r
 491 extern void (*PicoLoadStateHook)(void);\r
 492 \r
 493 // cd/area.c\r
 494 PICO_INTERNAL int PicoCdSaveState(void *file);\r
 495 PICO_INTERNAL int PicoCdLoadState(void *file);\r
 496 \r
 497 typedef struct {\r
 498         int chunk;\r
 499         int size;\r
 500         void *ptr;\r
 501 } carthw_state_chunk;\r
 502 extern carthw_state_chunk *carthw_chunks;\r
 503 #define CHUNK_CARTHW 64\r
 504 \r
 505 // area.c\r
 506 typedef size_t (arearw)(void *p, size_t _size, size_t _n, void *file);\r
 507 typedef size_t (areaeof)(void *file);\r
 508 typedef int    (areaseek)(void *file, long offset, int whence);\r
 509 typedef int    (areaclose)(void *file);\r
 510 extern arearw  *areaRead;  // external read and write function pointers for\r
 511 extern arearw  *areaWrite; // gzip save state ability\r
 512 extern areaeof *areaEof;\r
 513 extern areaseek *areaSeek;\r
 514 extern areaclose *areaClose;\r
 515 \r
 516 // cart.c\r
 517 extern void (*PicoCartMemSetup)(void);\r
 518 extern void (*PicoCartUnloadHook)(void);\r
 519 \r
 520 // debug.c\r
 521 int CM_compareRun(int cyc, int is_sub);\r
 522 \r
 523 // draw.c\r
 524 PICO_INTERNAL void PicoFrameStart(void);\r
 525 void PicoDrawSync(int to, int blank_last_line);\r
 526 void BackFill(int reg7, int sh);\r
 527 void FinalizeLineRGB555(int sh, int line);\r
 528 extern int DrawScanline;\r
 529 #define MAX_LINE_SPRITES 29\r
 530 extern unsigned char HighLnSpr[240][3 + MAX_LINE_SPRITES];\r
 531 \r
 532 // draw2.c\r
 533 PICO_INTERNAL void PicoFrameFull();\r
 534 \r
 535 // mode4.c\r
 536 void PicoFrameStartMode4(void);\r
 537 void PicoLineMode4(int line);\r
 538 void PicoDoHighPal555M4(void);\r
 539 void PicoDrawSetColorFormatMode4(int which);\r
 540 \r
 541 // memory.c\r
 542 PICO_INTERNAL void PicoMemSetup(void);\r
 543 unsigned int PicoRead8_io(unsigned int a);\r
 544 unsigned int PicoRead16_io(unsigned int a);\r
 545 void PicoWrite8_io(unsigned int a, unsigned int d);\r
 546 void PicoWrite16_io(unsigned int a, unsigned int d);\r
 547 \r
 548 // pico/memory.c\r
 549 PICO_INTERNAL void PicoMemSetupPico(void);\r
 550 \r
 551 // cd/memory.c\r
 552 PICO_INTERNAL void PicoMemSetupCD(void);\r
 553 void PicoMemStateLoaded(void);\r
 554 \r
 555 // pico.c\r
 556 extern struct Pico Pico;\r
 557 extern struct PicoSRAM SRam;\r
 558 extern int PicoPadInt[2];\r
 559 extern int emustatus;\r
 560 extern int scanlines_total;\r
 561 extern void (*PicoResetHook)(void);\r
 562 extern void (*PicoLineHook)(void);\r
 563 PICO_INTERNAL int  CheckDMA(void);\r
 564 PICO_INTERNAL void PicoDetectRegion(void);\r
 565 PICO_INTERNAL void PicoSyncZ80(int m68k_cycles_done);\r
 566 \r
 567 // cd/pico.c\r
 568 PICO_INTERNAL void PicoInitMCD(void);\r
 569 PICO_INTERNAL void PicoExitMCD(void);\r
 570 PICO_INTERNAL void PicoPowerMCD(void);\r
 571 PICO_INTERNAL int  PicoResetMCD(void);\r
 572 PICO_INTERNAL void PicoFrameMCD(void);\r
 573 \r
 574 // pico/pico.c\r
 575 PICO_INTERNAL void PicoInitPico(void);\r
 576 PICO_INTERNAL void PicoReratePico(void);\r
 577 \r
 578 // pico/xpcm.c\r
 579 PICO_INTERNAL void PicoPicoPCMUpdate(short *buffer, int length, int stereo);\r
 580 PICO_INTERNAL void PicoPicoPCMReset(void);\r
 581 PICO_INTERNAL void PicoPicoPCMRerate(int xpcm_rate);\r
 582 \r
 583 // sek.c\r
 584 PICO_INTERNAL void SekInit(void);\r
 585 PICO_INTERNAL int  SekReset(void);\r
 586 PICO_INTERNAL void SekState(int *data);\r
 587 PICO_INTERNAL void SekSetRealTAS(int use_real);\r
 588 void SekStepM68k(void);\r
 589 void SekInitIdleDet(void);\r
 590 void SekFinishIdleDet(void);\r
 591 \r
 592 // cd/sek.c\r
 593 PICO_INTERNAL void SekInitS68k(void);\r
 594 PICO_INTERNAL int  SekResetS68k(void);\r
 595 PICO_INTERNAL int  SekInterruptS68k(int irq);\r
 596 \r
 597 // sound/sound.c\r
 598 PICO_INTERNAL void cdda_start_play();\r
 599 extern short cdda_out_buffer[2*1152];\r
 600 extern int PsndLen_exc_cnt;\r
 601 extern int PsndLen_exc_add;\r
 602 extern int timer_a_next_oflow, timer_a_step; // in z80 cycles\r
 603 extern int timer_b_next_oflow, timer_b_step;\r
 604 \r
 605 void ym2612_sync_timers(int z80_cycles, int mode_old, int mode_new);\r
 606 void ym2612_pack_state(void);\r
 607 void ym2612_unpack_state(void);\r
 608 \r
 609 #define TIMER_NO_OFLOW 0x70000000\r
 610 // tA =   72 * (1024 - NA) / M\r
 611 #define TIMER_A_TICK_ZCYCLES  17203\r
 612 // tB = 1152 * (256 - NA) / M\r
 613 #define TIMER_B_TICK_ZCYCLES 262800 // 275251 broken, see Dai Makaimura\r
 614 \r
 615 #define timers_cycle() \\r
 616   if (timer_a_next_oflow > 0 && timer_a_next_oflow < TIMER_NO_OFLOW) \\r
 617     timer_a_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 618   if (timer_b_next_oflow > 0 && timer_b_next_oflow < TIMER_NO_OFLOW) \\r
 619     timer_b_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 620   ym2612_sync_timers(0, ym2612.OPN.ST.mode, ym2612.OPN.ST.mode);\r
 621 \r
 622 #define timers_reset() \\r
 623   timer_a_next_oflow = timer_b_next_oflow = TIMER_NO_OFLOW; \\r
 624   timer_a_step = TIMER_A_TICK_ZCYCLES * 1024; \\r
 625   timer_b_step = TIMER_B_TICK_ZCYCLES * 256;\r
 626 \r
 627 \r
 628 // videoport.c\r
 629 PICO_INTERNAL_ASM void PicoVideoWrite(unsigned int a,unsigned short d);\r
 630 PICO_INTERNAL_ASM unsigned int PicoVideoRead(unsigned int a);\r
 631 PICO_INTERNAL_ASM unsigned int PicoVideoRead8(unsigned int a);\r
 632 extern int (*PicoDmaHook)(unsigned int source, int len, unsigned short **srcp, unsigned short **limitp);\r
 633 \r
 634 // misc.c\r
 635 PICO_INTERNAL_ASM void memcpy16(unsigned short *dest, unsigned short *src, int count);\r
 636 PICO_INTERNAL_ASM void memcpy16bswap(unsigned short *dest, void *src, int count);\r
 637 PICO_INTERNAL_ASM void memcpy32(int *dest, int *src, int count); // 32bit word count\r
 638 PICO_INTERNAL_ASM void memset32(int *dest, int c, int count);\r
 639 \r
 640 // eeprom.c\r
 641 void EEPROM_write8(unsigned int a, unsigned int d);\r
 642 void EEPROM_write16(unsigned int d);\r
 643 unsigned int EEPROM_read(void);\r
 644 \r
 645 // z80 functionality wrappers\r
 646 PICO_INTERNAL void z80_init(void);\r
 647 PICO_INTERNAL void z80_pack(unsigned char *data);\r
 648 PICO_INTERNAL void z80_unpack(unsigned char *data);\r
 649 PICO_INTERNAL void z80_reset(void);\r
 650 PICO_INTERNAL void z80_exit(void);\r
 651 \r
 652 // cd/misc.c\r
 653 PICO_INTERNAL_ASM void wram_2M_to_1M(unsigned char *m);\r
 654 PICO_INTERNAL_ASM void wram_1M_to_2M(unsigned char *m);\r
 655 \r
 656 // cd/buffering.c\r
 657 PICO_INTERNAL void PicoCDBufferRead(void *dest, int lba);\r
 658 \r
 659 // sound/sound.c\r
 660 PICO_INTERNAL void PsndReset(void);\r
 661 PICO_INTERNAL void PsndDoDAC(int line_to);\r
 662 PICO_INTERNAL void PsndClear(void);\r
 663 PICO_INTERNAL void PsndGetSamples(int y);\r
 664 PICO_INTERNAL void PsndGetSamplesMS(void);\r
 665 extern int PsndDacLine;\r
 666 \r
 667 // sms.c\r
 668 void PicoPowerMS(void);\r
 669 void PicoResetMS(void);\r
 670 void PicoMemSetupMS(void);\r
 671 void PicoFrameMS(void);\r
 672 void PicoFrameDrawOnlyMS(void);\r
 673 \r
 674 // 32x/32x.c\r
 675 extern struct Pico32x Pico32x;\r
 676 void Pico32xInit(void);\r
 677 void PicoPower32x(void);\r
 678 void PicoReset32x(void);\r
 679 void Pico32xStartup(void);\r
 680 void PicoUnload32x(void);\r
 681 void PicoFrame32x(void);\r
 682 void p32x_update_irls(void);\r
 683 \r
 684 // 32x/memory.c\r
 685 struct Pico32xMem *Pico32xMem;\r
 686 unsigned int PicoRead8_32x(unsigned int a);\r
 687 unsigned int PicoRead16_32x(unsigned int a);\r
 688 void PicoWrite8_32x(unsigned int a, unsigned int d);\r
 689 void PicoWrite16_32x(unsigned int a, unsigned int d);\r
 690 void PicoMemSetup32x(void);\r
 691 void Pico32xSwapDRAM(int b);\r
 692 void p32x_poll_event(int cpu_mask, int is_vdp);\r
 693 \r
 694 // 32x/draw.c\r
 695 void FinalizeLine32xRGB555(int sh, int line);\r
 696 \r
 697 // 32x/pwm.c\r
 698 unsigned int p32x_pwm_read16(unsigned int a);\r
 699 void p32x_pwm_write16(unsigned int a, unsigned int d);\r
 700 void p32x_pwm_update(int *buf32, int length, int stereo);\r
 701 void p32x_timers_do(int new_line);\r
 702 void p32x_timers_recalc(void);\r
 703 extern int pwm_frame_smp_cnt;\r
 704 \r
 705 /* avoid dependency on newer glibc */\r
 706 static __inline int isspace_(int c)\r
 707 {\r
 708         return (0x09 <= c && c <= 0x0d) || c == ' ';\r
 709 }\r
 710 \r
 711 // emulation event logging\r
 712 #ifndef EL_LOGMASK\r
 713 #define EL_LOGMASK 0\r
 714 #endif\r
 715 \r
 716 #define EL_HVCNT   0x00000001 /* hv counter reads */\r
 717 #define EL_SR      0x00000002 /* SR reads */\r
 718 #define EL_INTS    0x00000004 /* ints and acks */\r
 719 #define EL_YMTIMER 0x00000008 /* ym2612 timer stuff */\r
 720 #define EL_INTSW   0x00000010 /* log irq switching on/off */\r
 721 #define EL_ASVDP   0x00000020 /* VDP accesses during active scan */\r
 722 #define EL_VDPDMA  0x00000040 /* VDP DMA transfers and their timing */\r
 723 #define EL_BUSREQ  0x00000080 /* z80 busreq r/w or reset w */\r
 724 #define EL_Z80BNK  0x00000100 /* z80 i/o through bank area */\r
 725 #define EL_SRAMIO  0x00000200 /* sram i/o */\r
 726 #define EL_EEPROM  0x00000400 /* eeprom debug */\r
 727 #define EL_UIO     0x00000800 /* unmapped i/o */\r
 728 #define EL_IO      0x00001000 /* all i/o */\r
 729 #define EL_CDPOLL  0x00002000 /* MCD: log poll detection */\r
 730 #define EL_SVP     0x00004000 /* SVP stuff */\r
 731 #define EL_PICOHW  0x00008000 /* Pico stuff */\r
 732 #define EL_IDLE    0x00010000 /* idle loop det. */\r
 733 #define EL_CDREGS  0x00020000 /* MCD: register access */\r
 734 #define EL_CDREG3  0x00040000 /* MCD: register 3 only */\r
 735 #define EL_32X     0x00080000\r
 736 #define EL_PWM     0x00100000 /* 32X PWM stuff (LOTS of output) */\r
 737 \r
 738 #define EL_STATUS  0x40000000 /* status messages */\r
 739 #define EL_ANOMALY 0x80000000 /* some unexpected conditions (during emulation) */\r
 740 \r
 741 #if EL_LOGMASK\r
 742 extern void lprintf(const char *fmt, ...);\r
 743 #define elprintf(w,f,...) \\r
 744 { \\r
 745         if ((w) & EL_LOGMASK) \\r
 746                 lprintf("%05i:%03i: " f "\n",Pico.m.frame_count,Pico.m.scanline,##__VA_ARGS__); \\r
 747 }\r
 748 #elif defined(_MSC_VER)\r
 749 #define elprintf\r
 750 #else\r
 751 #define elprintf(w,f,...)\r
 752 #endif\r
 753 \r
 754 #ifdef _MSC_VER\r
 755 #define cdprintf\r
 756 #else\r
 757 #define cdprintf(x...)\r
 758 #endif\r
 759 \r
 760 #if defined(__GNUC__) && __GNUC__ >= 4 && __GNUC_MINOR__ >= 3\r
 761 #define MEMH_FUNC __attribute__((aligned(4)))\r
 762 #else\r
 763 #define MEMH_FUNC\r
 764 #endif\r
 765 \r
 766 #ifdef __GNUC__\r
 767 #define NOINLINE __attribute__((noinline))\r
 768 #else\r
 769 #define NOINLINE\r
 770 #endif\r
 771 \r
 772 #ifdef __cplusplus\r
 773 } // End of extern "C"\r
 774 #endif\r
 775 \r
 776 #endif // PICO_INTERNAL_INCLUDED\r
 777 \r