pico/pico_int.h

   1 /*\r
   2  * PicoDrive - Internal Header File\r
   3  * (c) Copyright Dave, 2004\r
   4  * (C) notaz, 2006-2010\r
   5  *\r
   6  * This work is licensed under the terms of MAME license.\r
   7  * See COPYING file in the top-level directory.\r
   8  */\r
   9 \r
  10 #ifndef PICO_INTERNAL_INCLUDED\r
  11 #define PICO_INTERNAL_INCLUDED\r
  12 \r
  13 #include <stdio.h>\r
  14 #include <stdlib.h>\r
  15 #include <string.h>\r
  16 #include "pico.h"\r
  17 #include "carthw/carthw.h"\r
  18 \r
  19 //\r
  20 #define USE_POLL_DETECT\r
  21 \r
  22 #ifndef PICO_INTERNAL\r
  23 #define PICO_INTERNAL\r
  24 #endif\r
  25 #ifndef PICO_INTERNAL_ASM\r
  26 #define PICO_INTERNAL_ASM\r
  27 #endif\r
  28 \r
  29 // to select core, define EMU_C68K, EMU_M68K or EMU_F68K in your makefile or project\r
  30 \r
  31 #ifdef __cplusplus\r
  32 extern "C" {\r
  33 #endif\r
  34 \r
  35 \r
  36 // ----------------------- 68000 CPU -----------------------\r
  37 #ifdef EMU_C68K\r
  38 #include "../cpu/cyclone/Cyclone.h"\r
  39 extern struct Cyclone PicoCpuCM68k, PicoCpuCS68k;\r
  40 #define SekCyclesLeft     PicoCpuCM68k.cycles // cycles left for this run\r
  41 #define SekCyclesLeftS68k PicoCpuCS68k.cycles\r
  42 #define SekPc (PicoCpuCM68k.pc-PicoCpuCM68k.membase)\r
  43 #define SekPcS68k (PicoCpuCS68k.pc-PicoCpuCS68k.membase)\r
  44 #define SekDar(x)     (x < 8 ? PicoCpuCM68k.d[x] : PicoCpuCM68k.a[x - 8])\r
  45 #define SekDarS68k(x) (x < 8 ? PicoCpuCS68k.d[x] : PicoCpuCS68k.a[x - 8])\r
  46 #define SekSr     CycloneGetSr(&PicoCpuCM68k)\r
  47 #define SekSrS68k CycloneGetSr(&PicoCpuCS68k)\r
  48 #define SekSetStop(x) { PicoCpuCM68k.state_flags&=~1; if (x) { PicoCpuCM68k.state_flags|=1; PicoCpuCM68k.cycles=0; } }\r
  49 #define SekSetStopS68k(x) { PicoCpuCS68k.state_flags&=~1; if (x) { PicoCpuCS68k.state_flags|=1; PicoCpuCS68k.cycles=0; } }\r
  50 #define SekIsStoppedM68k() (PicoCpuCM68k.state_flags&1)\r
  51 #define SekIsStoppedS68k() (PicoCpuCS68k.state_flags&1)\r
  52 #define SekShouldInterrupt() (PicoCpuCM68k.irq > (PicoCpuCM68k.srh&7))\r
  53 \r
  54 #define SekInterrupt(i) PicoCpuCM68k.irq=i\r
  55 #define SekIrqLevel     PicoCpuCM68k.irq\r
  56 \r
  57 #endif\r
  58 \r
  59 #ifdef EMU_F68K\r
  60 #include "../cpu/fame/fame.h"\r
  61 extern M68K_CONTEXT PicoCpuFM68k, PicoCpuFS68k;\r
  62 #define SekCyclesLeft     PicoCpuFM68k.io_cycle_counter\r
  63 #define SekCyclesLeftS68k PicoCpuFS68k.io_cycle_counter\r
  64 #define SekPc     fm68k_get_pc(&PicoCpuFM68k)\r
  65 #define SekPcS68k fm68k_get_pc(&PicoCpuFS68k)\r
  66 #define SekDar(x)     (x < 8 ? PicoCpuFM68k.dreg[x].D : PicoCpuFM68k.areg[x - 8].D)\r
  67 #define SekDarS68k(x) (x < 8 ? PicoCpuFS68k.dreg[x].D : PicoCpuFS68k.areg[x - 8].D)\r
  68 #define SekSr     PicoCpuFM68k.sr\r
  69 #define SekSrS68k PicoCpuFS68k.sr\r
  70 #define SekSetStop(x) { \\r
  71         PicoCpuFM68k.execinfo &= ~FM68K_HALTED; \\r
  72         if (x) { PicoCpuFM68k.execinfo |= FM68K_HALTED; PicoCpuFM68k.io_cycle_counter = 0; } \\r
  73 }\r
  74 #define SekSetStopS68k(x) { \\r
  75         PicoCpuFS68k.execinfo &= ~FM68K_HALTED; \\r
  76         if (x) { PicoCpuFS68k.execinfo |= FM68K_HALTED; PicoCpuFS68k.io_cycle_counter = 0; } \\r
  77 }\r
  78 #define SekIsStoppedM68k() (PicoCpuFM68k.execinfo&FM68K_HALTED)\r
  79 #define SekIsStoppedS68k() (PicoCpuFS68k.execinfo&FM68K_HALTED)\r
  80 #define SekShouldInterrupt() fm68k_would_interrupt()\r
  81 \r
  82 #define SekInterrupt(irq) PicoCpuFM68k.interrupts[0]=irq\r
  83 #define SekIrqLevel       PicoCpuFM68k.interrupts[0]\r
  84 \r
  85 #endif\r
  86 \r
  87 #ifdef EMU_M68K\r
  88 #include "../cpu/musashi/m68kcpu.h"\r
  89 extern m68ki_cpu_core PicoCpuMM68k, PicoCpuMS68k;\r
  90 #ifndef SekCyclesLeft\r
  91 #define SekCyclesLeft     PicoCpuMM68k.cyc_remaining_cycles\r
  92 #define SekCyclesLeftS68k PicoCpuMS68k.cyc_remaining_cycles\r
  93 #define SekPc m68k_get_reg(&PicoCpuMM68k, M68K_REG_PC)\r
  94 #define SekPcS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_PC)\r
  95 #define SekDar(x)     PicoCpuMM68k.dar[x]\r
  96 #define SekDarS68k(x) PicoCpuMS68k.dar[x]\r
  97 #define SekSr     m68k_get_reg(&PicoCpuMM68k, M68K_REG_SR)\r
  98 #define SekSrS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_SR)\r
  99 #define SekSetStop(x) { \\r
 100         if(x) { SET_CYCLES(0); PicoCpuMM68k.stopped=STOP_LEVEL_STOP; } \\r
 101         else PicoCpuMM68k.stopped=0; \\r
 102 }\r
 103 #define SekSetStopS68k(x) { \\r
 104         if(x) { SET_CYCLES(0); PicoCpuMS68k.stopped=STOP_LEVEL_STOP; } \\r
 105         else PicoCpuMS68k.stopped=0; \\r
 106 }\r
 107 #define SekIsStoppedM68k() (PicoCpuMM68k.stopped==STOP_LEVEL_STOP)\r
 108 #define SekIsStoppedS68k() (PicoCpuMS68k.stopped==STOP_LEVEL_STOP)\r
 109 #define SekShouldInterrupt() (CPU_INT_LEVEL > FLAG_INT_MASK)\r
 110 \r
 111 #define SekInterrupt(irq) { \\r
 112         void *oldcontext = m68ki_cpu_p; \\r
 113         m68k_set_context(&PicoCpuMM68k); \\r
 114         m68k_set_irq(irq); \\r
 115         m68k_set_context(oldcontext); \\r
 116 }\r
 117 #define SekIrqLevel (PicoCpuMM68k.int_level >> 8)\r
 118 \r
 119 #endif\r
 120 #endif // EMU_M68K\r
 121 \r
 122 // while running, cnt represents target of current timeslice\r
 123 // while not in SekRun(), it's actual cycles done\r
 124 // (but always use SekCyclesDone() if you need current position)\r
 125 // cnt may change if timeslice is ended prematurely or extended,\r
 126 // so we use SekCycleAim for the actual target\r
 127 extern unsigned int SekCycleCnt;\r
 128 extern unsigned int SekCycleAim;\r
 129 \r
 130 // number of cycles done (can be checked anywhere)\r
 131 #define SekCyclesDone()  (SekCycleCnt - SekCyclesLeft)\r
 132 \r
 133 // burn cycles while not in SekRun() and while in\r
 134 #define SekCyclesBurn(c)    SekCycleCnt += c\r
 135 #define SekCyclesBurnRun(c) { \\r
 136   SekCyclesLeft -= c; \\r
 137   if (SekCyclesLeft < 0) \\r
 138     SekCyclesLeft = 0; \\r
 139 }\r
 140 \r
 141 // note: sometimes may extend timeslice to delay an irq\r
 142 #define SekEndRun(after) { \\r
 143   SekCycleCnt -= SekCyclesLeft - (after); \\r
 144   SekCyclesLeft = after; \\r
 145 }\r
 146 \r
 147 extern unsigned int SekCycleCntS68k;\r
 148 extern unsigned int SekCycleAimS68k;\r
 149 \r
 150 #define SekEndRunS68k(after) { \\r
 151   if (SekCyclesLeftS68k > (after)) { \\r
 152     SekCycleCntS68k -= SekCyclesLeftS68k - (after); \\r
 153     SekCyclesLeftS68k = after; \\r
 154   } \\r
 155 }\r
 156 \r
 157 #define SekCyclesDoneS68k()  (SekCycleCntS68k - SekCyclesLeftS68k)\r
 158 \r
 159 // compare cycles, handling overflows\r
 160 // check if a > b\r
 161 #define CYCLES_GT(a, b) \\r
 162   ((int)((a) - (b)) > 0)\r
 163 // check if a >= b\r
 164 #define CYCLES_GE(a, b) \\r
 165   ((int)((a) - (b)) >= 0)\r
 166 \r
 167 // ----------------------- Z80 CPU -----------------------\r
 168 \r
 169 #if defined(_USE_DRZ80)\r
 170 #include "../cpu/DrZ80/drz80.h"\r
 171 \r
 172 extern struct DrZ80 drZ80;\r
 173 \r
 174 #define z80_run(cycles)    ((cycles) - DrZ80Run(&drZ80, cycles))\r
 175 #define z80_run_nr(cycles) DrZ80Run(&drZ80, cycles)\r
 176 #define z80_int()          drZ80.Z80_IRQ = 1\r
 177 #define z80_int()          drZ80.Z80_IRQ = 1\r
 178 #define z80_nmi()          drZ80.Z80IF |= 8\r
 179 \r
 180 #define z80_cyclesLeft     drZ80.cycles\r
 181 #define z80_pc()           (drZ80.Z80PC - drZ80.Z80PC_BASE)\r
 182 \r
 183 #elif defined(_USE_CZ80)\r
 184 #include "../cpu/cz80/cz80.h"\r
 185 \r
 186 #define z80_run(cycles)    Cz80_Exec(&CZ80, cycles)\r
 187 #define z80_run_nr(cycles) Cz80_Exec(&CZ80, cycles)\r
 188 #define z80_int()          Cz80_Set_IRQ(&CZ80, 0, HOLD_LINE)\r
 189 #define z80_nmi()          Cz80_Set_IRQ(&CZ80, IRQ_LINE_NMI, 0)\r
 190 \r
 191 #define z80_cyclesLeft     (CZ80.ICount - CZ80.ExtraCycles)\r
 192 #define z80_pc()           Cz80_Get_Reg(&CZ80, CZ80_PC)\r
 193 \r
 194 #else\r
 195 \r
 196 #define z80_run(cycles)    (cycles)\r
 197 #define z80_run_nr(cycles)\r
 198 #define z80_int()\r
 199 #define z80_nmi()\r
 200 \r
 201 #endif\r
 202 \r
 203 #define Z80_STATE_SIZE 0x60\r
 204 \r
 205 extern unsigned int last_z80_sync;\r
 206 extern int z80_cycle_cnt;        /* 'done' z80 cycles before z80_run() */\r
 207 extern int z80_cycle_aim;\r
 208 extern int z80_scanline;\r
 209 extern int z80_scanline_cycles;  /* cycles done until z80_scanline */\r
 210 \r
 211 #define z80_resetCycles() \\r
 212   last_z80_sync = SekCyclesDone(); \\r
 213   z80_cycle_cnt = z80_cycle_aim = z80_scanline = z80_scanline_cycles = 0;\r
 214 \r
 215 #define z80_cyclesDone() \\r
 216   (z80_cycle_aim - z80_cyclesLeft)\r
 217 \r
 218 #define cycles_68k_to_z80(x) ((x)*957 >> 11)\r
 219 \r
 220 // ----------------------- SH2 CPU -----------------------\r
 221 \r
 222 #include "cpu/sh2/sh2.h"\r
 223 \r
 224 extern SH2 sh2s[2];\r
 225 #define msh2 sh2s[0]\r
 226 #define ssh2 sh2s[1]\r
 227 \r
 228 #ifndef DRC_SH2\r
 229 # define sh2_end_run(sh2, after_) do { \\r
 230   if ((sh2)->icount > (after_)) { \\r
 231     (sh2)->cycles_timeslice -= (sh2)->icount - (after_); \\r
 232     (sh2)->icount = after_; \\r
 233   } \\r
 234 } while (0)\r
 235 # define sh2_cycles_left(sh2) (sh2)->icount\r
 236 # define sh2_burn_cycles(sh2, n) (sh2)->icount -= n\r
 237 # define sh2_pc(sh2) (sh2)->ppc\r
 238 #else\r
 239 # define sh2_end_run(sh2, after_) do { \\r
 240   int left_ = (signed int)(sh2)->sr >> 12; \\r
 241   if (left_ > (after_)) { \\r
 242     (sh2)->cycles_timeslice -= left_ - (after_); \\r
 243     (sh2)->sr &= 0xfff; \\r
 244     (sh2)->sr |= (after_) << 12; \\r
 245   } \\r
 246 } while (0)\r
 247 # define sh2_cycles_left(sh2) ((signed int)(sh2)->sr >> 12)\r
 248 # define sh2_burn_cycles(sh2, n) (sh2)->sr -= ((n) << 12)\r
 249 # define sh2_pc(sh2) (sh2)->pc\r
 250 #endif\r
 251 \r
 252 #define sh2_cycles_done(sh2) ((int)(sh2)->cycles_timeslice - sh2_cycles_left(sh2))\r
 253 #define sh2_cycles_done_t(sh2) \\r
 254   ((sh2)->m68krcycles_done * 3 + sh2_cycles_done(sh2))\r
 255 #define sh2_cycles_done_m68k(sh2) \\r
 256   ((sh2)->m68krcycles_done + (sh2_cycles_done(sh2) / 3))\r
 257 \r
 258 #define sh2_reg(c, x) (c) ? ssh2.r[x] : msh2.r[x]\r
 259 #define sh2_gbr(c)    (c) ? ssh2.gbr : msh2.gbr\r
 260 #define sh2_vbr(c)    (c) ? ssh2.vbr : msh2.vbr\r
 261 #define sh2_sr(c)   (((c) ? ssh2.sr : msh2.sr) & 0xfff)\r
 262 \r
 263 #define sh2_set_gbr(c, v) \\r
 264   { if (c) ssh2.gbr = v; else msh2.gbr = v; }\r
 265 #define sh2_set_vbr(c, v) \\r
 266   { if (c) ssh2.vbr = v; else msh2.vbr = v; }\r
 267 \r
 268 #define elprintf_sh2(sh2, w, f, ...) \\r
 269         elprintf(w,"%csh2 "f,(sh2)->is_slave?'s':'m',##__VA_ARGS__)\r
 270 \r
 271 // ---------------------------------------------------------\r
 272 \r
 273 // main oscillator clock which controls timing\r
 274 #define OSC_NTSC 53693100\r
 275 #define OSC_PAL  53203424\r
 276 \r
 277 struct PicoVideo\r
 278 {\r
 279   unsigned char reg[0x20];\r
 280   unsigned int command;       // 32-bit Command\r
 281   unsigned char pending;      // 1 if waiting for second half of 32-bit command\r
 282   unsigned char type;         // Command type (v/c/vsram read/write)\r
 283   unsigned short addr;        // Read/Write address\r
 284   int status;                 // Status bits\r
 285   unsigned char pending_ints; // pending interrupts: ??VH????\r
 286   signed char lwrite_cnt;     // VDP write count during active display line\r
 287   unsigned short v_counter;   // V-counter\r
 288   unsigned char pad[0x10];\r
 289 };\r
 290 \r
 291 struct PicoMisc\r
 292 {\r
 293   unsigned char rotate;\r
 294   unsigned char z80Run;\r
 295   unsigned char padTHPhase[2]; // 02 phase of gamepad TH switches\r
 296   unsigned short scanline;     // 04 0 to 261||311\r
 297   char dirtyPal;               // 06 Is the palette dirty (1 - change @ this frame, 2 - some time before)\r
 298   unsigned char hardware;      // 07 Hardware value for country\r
 299   unsigned char pal;           // 08 1=PAL 0=NTSC\r
 300   unsigned char sram_reg;      // 09 SRAM reg. See SRR_* below\r
 301   unsigned short z80_bank68k;  // 0a\r
 302   unsigned short pad0;\r
 303   unsigned char  pad1;\r
 304   unsigned char  z80_reset;    // 0f z80 reset held\r
 305   unsigned char  padDelay[2];  // 10 gamepad phase time outs, so we count a delay\r
 306   unsigned short eeprom_addr;  // EEPROM address register\r
 307   unsigned char  eeprom_cycle; // EEPROM cycle number\r
 308   unsigned char  eeprom_slave; // EEPROM slave word for X24C02 and better SRAMs\r
 309   unsigned char  eeprom_status;\r
 310   unsigned char  pad2;\r
 311   unsigned short dma_xfers;    // 18\r
 312   unsigned char  eeprom_wb[2]; // EEPROM latch/write buffer\r
 313   unsigned int  frame_count;   // 1c for movies and idle det\r
 314 };\r
 315 \r
 316 struct PicoMS\r
 317 {\r
 318   unsigned char carthw[0x10];\r
 319   unsigned char io_ctl;\r
 320   unsigned char nmi_state;\r
 321   unsigned char pad[0x4e];\r
 322 };\r
 323 \r
 324 // some assembly stuff depend on these, do not touch!\r
 325 struct Pico\r
 326 {\r
 327   unsigned char ram[0x10000];  // 0x00000 scratch ram\r
 328   union {                      // vram is byteswapped for easier reads when drawing\r
 329     unsigned short vram[0x8000];  // 0x10000\r
 330     unsigned char  vramb[0x4000]; // VRAM in SMS mode\r
 331   };\r
 332   unsigned char zram[0x2000];  // 0x20000 Z80 ram\r
 333   unsigned char ioports[0x10]; // XXX: fix asm and mv\r
 334   unsigned char pad[0xf0];     // unused\r
 335   unsigned short cram[0x40];   // 0x22100\r
 336   unsigned short vsram[0x40];  // 0x22180\r
 337 \r
 338   unsigned char *rom;          // 0x22200\r
 339   unsigned int romsize;        // 0x22204 (on 32bits)\r
 340 \r
 341   struct PicoMisc m;\r
 342   struct PicoVideo video;\r
 343   struct PicoMS ms;\r
 344 };\r
 345 \r
 346 // sram\r
 347 #define SRR_MAPPED   (1 << 0)\r
 348 #define SRR_READONLY (1 << 1)\r
 349 \r
 350 #define SRF_ENABLED  (1 << 0)\r
 351 #define SRF_EEPROM   (1 << 1)\r
 352 \r
 353 struct PicoSRAM\r
 354 {\r
 355   unsigned char *data;          // actual data\r
 356   unsigned int start;           // start address in 68k address space\r
 357   unsigned int end;\r
 358   unsigned char flags;          // 0c: SRF_*\r
 359   unsigned char unused2;\r
 360   unsigned char changed;\r
 361   unsigned char eeprom_type;    // eeprom type: 0: 7bit (24C01), 2: 2 addr words (X24C02+), 3: 3 addr words\r
 362   unsigned char unused3;\r
 363   unsigned char eeprom_bit_cl;  // bit number for cl\r
 364   unsigned char eeprom_bit_in;  // bit number for in\r
 365   unsigned char eeprom_bit_out; // bit number for out\r
 366   unsigned int size;\r
 367 };\r
 368 \r
 369 // MCD\r
 370 #include "cd/cd_sys.h"\r
 371 #include "cd/LC89510.h"\r
 372 #include "cd/gfx_cd.h"\r
 373 \r
 374 struct mcd_pcm\r
 375 {\r
 376         unsigned char control; // reg7\r
 377         unsigned char enabled; // reg8\r
 378         unsigned char cur_ch;\r
 379         unsigned char bank;\r
 380         int pad1;\r
 381 \r
 382         struct pcm_chan                 // 08, size 0x10\r
 383         {\r
 384                 unsigned char regs[8];\r
 385                 unsigned int  addr;     // .08: played sample address\r
 386                 int pad;\r
 387         } ch[8];\r
 388 };\r
 389 \r
 390 #define PCD_ST_S68K_RST 1\r
 391 \r
 392 struct mcd_misc\r
 393 {\r
 394         unsigned short hint_vector;\r
 395         unsigned char  busreq;          // not s68k_regs[1]\r
 396         unsigned char  s68k_pend_ints;\r
 397         unsigned int   state_flags;     // 04\r
 398         unsigned int   stopwatch_base_c;\r
 399         unsigned short m68k_poll_a;\r
 400         unsigned short m68k_poll_cnt;\r
 401         unsigned short s68k_poll_a;\r
 402         unsigned short s68k_poll_cnt;\r
 403         unsigned int   s68k_poll_clk;\r
 404         unsigned char  bcram_reg;       // 18: battery-backed RAM cart register\r
 405         unsigned char  dmna_ret_2m;\r
 406         unsigned short pad3;\r
 407         int pad4[9];\r
 408 };\r
 409 \r
 410 typedef struct\r
 411 {\r
 412         unsigned char bios[0x20000];                    // 000000: 128K\r
 413         union {                                         // 020000: 512K\r
 414                 unsigned char prg_ram[0x80000];\r
 415                 unsigned char prg_ram_b[4][0x20000];\r
 416         };\r
 417         union {                                         // 0a0000: 256K\r
 418                 struct {\r
 419                         unsigned char word_ram2M[0x40000];\r
 420                         unsigned char unused0[0x20000];\r
 421                 };\r
 422                 struct {\r
 423                         unsigned char unused1[0x20000];\r
 424                         unsigned char word_ram1M[2][0x20000];\r
 425                 };\r
 426         };\r
 427         union {                                         // 100000: 64K\r
 428                 unsigned char pcm_ram[0x10000];\r
 429                 unsigned char pcm_ram_b[0x10][0x1000];\r
 430         };\r
 431         // FIXME: should be short\r
 432         unsigned char s68k_regs[0x200];                 // 110000: GA, not CPU regs\r
 433         unsigned char bram[0x2000];                     // 110200: 8K\r
 434         struct mcd_misc m;                              // 112200: misc\r
 435         struct mcd_pcm pcm;                             // 112240:\r
 436         _scd_toc TOC;                                   // not to be saved\r
 437         CDD  cdd;\r
 438         CDC  cdc;\r
 439         _scd scd;\r
 440         Rot_Comp rot_comp;\r
 441 } mcd_state;\r
 442 \r
 443 // XXX: this will need to be reworked for cart+cd support.\r
 444 #define Pico_mcd ((mcd_state *)Pico.rom)\r
 445 \r
 446 // 32X\r
 447 #define P32XS_FM    (1<<15)\r
 448 #define P32XS_REN   (1<< 7)\r
 449 #define P32XS_nRES  (1<< 1)\r
 450 #define P32XS_ADEN  (1<< 0)\r
 451 #define P32XS2_ADEN (1<< 9)\r
 452 #define P32XS_FULL  (1<< 7) // DREQ FIFO full\r
 453 #define P32XS_68S   (1<< 2)\r
 454 #define P32XS_DMA   (1<< 1)\r
 455 #define P32XS_RV    (1<< 0)\r
 456 \r
 457 #define P32XV_nPAL  (1<<15) // VDP\r
 458 #define P32XV_PRI   (1<< 7)\r
 459 #define P32XV_Mx    (3<< 0) // display mode mask\r
 460 \r
 461 #define P32XV_SFT   (1<< 0)\r
 462 \r
 463 #define P32XV_VBLK  (1<<15)\r
 464 #define P32XV_HBLK  (1<<14)\r
 465 #define P32XV_PEN   (1<<13)\r
 466 #define P32XV_nFEN  (1<< 1)\r
 467 #define P32XV_FS    (1<< 0)\r
 468 \r
 469 #define P32XP_RTP   (1<<7)  // PWM control\r
 470 #define P32XP_FULL  (1<<15) // PWM pulse\r
 471 #define P32XP_EMPTY (1<<14)\r
 472 \r
 473 #define P32XF_68KCPOLL   (1 << 0)\r
 474 #define P32XF_68KVPOLL   (1 << 1)\r
 475 #define P32XF_Z80_32X_IO (1 << 7) // z80 does 32x io\r
 476 \r
 477 #define P32XI_VRES (1 << 14/2) // IRL/2\r
 478 #define P32XI_VINT (1 << 12/2)\r
 479 #define P32XI_HINT (1 << 10/2)\r
 480 #define P32XI_CMD  (1 <<  8/2)\r
 481 #define P32XI_PWM  (1 <<  6/2)\r
 482 \r
 483 // peripheral reg access\r
 484 #define PREG8(regs,offs) ((unsigned char *)regs)[offs ^ 3]\r
 485 \r
 486 #define DMAC_FIFO_LEN (4*2)\r
 487 #define PWM_BUFF_LEN 1024 // in one channel samples\r
 488 \r
 489 #define SH2_DRCBLK_RAM_SHIFT 1\r
 490 #define SH2_DRCBLK_DA_SHIFT  1\r
 491 \r
 492 #define SH2_READ_SHIFT 25\r
 493 #define SH2_WRITE_SHIFT 25\r
 494 \r
 495 struct Pico32x\r
 496 {\r
 497   unsigned short regs[0x20];\r
 498   unsigned short vdp_regs[0x10]; // 0x40\r
 499   unsigned short sh2_regs[3];    // 0x60\r
 500   unsigned char pending_fb;\r
 501   unsigned char dirty_pal;\r
 502   unsigned int emu_flags;\r
 503   unsigned char sh2irq_mask[2];\r
 504   unsigned char sh2irqi[2];      // individual\r
 505   unsigned int sh2irqs;          // common irqs\r
 506   unsigned short dmac_fifo[DMAC_FIFO_LEN];\r
 507   unsigned int pad[4];\r
 508   unsigned int dmac0_fifo_ptr;\r
 509   unsigned short vdp_fbcr_fake;\r
 510   unsigned short pad2;\r
 511   unsigned char comm_dirty_68k;\r
 512   unsigned char comm_dirty_sh2;\r
 513   unsigned char pwm_irq_cnt;\r
 514   unsigned char pad1;\r
 515   unsigned short pwm_p[2];       // pwm pos in fifo\r
 516   unsigned int pwm_cycle_p;      // pwm play cursor (32x cycles)\r
 517   unsigned int reserved[6];\r
 518 };\r
 519 \r
 520 struct Pico32xMem\r
 521 {\r
 522   unsigned char  sdram[0x40000];\r
 523 #ifdef DRC_SH2\r
 524   unsigned short drcblk_ram[1 << (18 - SH2_DRCBLK_RAM_SHIFT)];\r
 525 #endif\r
 526   unsigned short dram[2][0x20000/2];    // AKA fb\r
 527   union {\r
 528     unsigned char  m68k_rom[0x100];\r
 529     unsigned char  m68k_rom_bank[0x10000]; // M68K_BANK_SIZE\r
 530   };\r
 531 #ifdef DRC_SH2\r
 532   unsigned short drcblk_da[2][1 << (12 - SH2_DRCBLK_DA_SHIFT)];\r
 533 #endif\r
 534   union {\r
 535     unsigned char  b[0x800];\r
 536     unsigned short w[0x800/2];\r
 537   } sh2_rom_m;\r
 538   union {\r
 539     unsigned char  b[0x400];\r
 540     unsigned short w[0x400/2];\r
 541   } sh2_rom_s;\r
 542   unsigned short pal[0x100];\r
 543   unsigned short pal_native[0x100];     // converted to native (for renderer)\r
 544   signed short   pwm[2*PWM_BUFF_LEN];   // PWM buffer for current frame\r
 545   signed short   pwm_current[2];        // current converted samples\r
 546   unsigned short pwm_fifo[2][4];        // [0] - current raw, others - fifo entries\r
 547 };\r
 548 \r
 549 // area.c\r
 550 extern void (*PicoLoadStateHook)(void);\r
 551 \r
 552 typedef struct {\r
 553         int chunk;\r
 554         int size;\r
 555         void *ptr;\r
 556 } carthw_state_chunk;\r
 557 extern carthw_state_chunk *carthw_chunks;\r
 558 #define CHUNK_CARTHW 64\r
 559 \r
 560 // cart.c\r
 561 extern int PicoCartResize(int newsize);\r
 562 extern void Byteswap(void *dst, const void *src, int len);\r
 563 extern void (*PicoCartMemSetup)(void);\r
 564 extern void (*PicoCartUnloadHook)(void);\r
 565 \r
 566 // debug.c\r
 567 int CM_compareRun(int cyc, int is_sub);\r
 568 \r
 569 // draw.c\r
 570 PICO_INTERNAL void PicoFrameStart(void);\r
 571 void PicoDrawSync(int to, int blank_last_line);\r
 572 void BackFill(int reg7, int sh);\r
 573 void FinalizeLine555(int sh, int line);\r
 574 extern int (*PicoScanBegin)(unsigned int num);\r
 575 extern int (*PicoScanEnd)(unsigned int num);\r
 576 extern int DrawScanline;\r
 577 #define MAX_LINE_SPRITES 29\r
 578 extern unsigned char HighLnSpr[240][3 + MAX_LINE_SPRITES];\r
 579 extern void *DrawLineDestBase;\r
 580 extern int DrawLineDestIncrement;\r
 581 \r
 582 // draw2.c\r
 583 PICO_INTERNAL void PicoFrameFull();\r
 584 \r
 585 // mode4.c\r
 586 void PicoFrameStartMode4(void);\r
 587 void PicoLineMode4(int line);\r
 588 void PicoDoHighPal555M4(void);\r
 589 void PicoDrawSetOutputMode4(pdso_t which);\r
 590 \r
 591 // memory.c\r
 592 PICO_INTERNAL void PicoMemSetup(void);\r
 593 unsigned int PicoRead8_io(unsigned int a);\r
 594 unsigned int PicoRead16_io(unsigned int a);\r
 595 void PicoWrite8_io(unsigned int a, unsigned int d);\r
 596 void PicoWrite16_io(unsigned int a, unsigned int d);\r
 597 \r
 598 // pico/memory.c\r
 599 PICO_INTERNAL void PicoMemSetupPico(void);\r
 600 \r
 601 // cd/memory.c\r
 602 PICO_INTERNAL void PicoMemSetupCD(void);\r
 603 void pcd_state_loaded_mem(void);\r
 604 \r
 605 // pico.c\r
 606 extern struct Pico Pico;\r
 607 extern struct PicoSRAM SRam;\r
 608 extern int PicoPadInt[2];\r
 609 extern int emustatus;\r
 610 extern int scanlines_total;\r
 611 extern void (*PicoResetHook)(void);\r
 612 extern void (*PicoLineHook)(void);\r
 613 PICO_INTERNAL int  CheckDMA(void);\r
 614 PICO_INTERNAL void PicoDetectRegion(void);\r
 615 PICO_INTERNAL void PicoSyncZ80(unsigned int m68k_cycles_done);\r
 616 \r
 617 // cd/mcd.c\r
 618 #define PCDS_IEN1     (1<<1)\r
 619 #define PCDS_IEN2     (1<<2)\r
 620 #define PCDS_IEN3     (1<<3)\r
 621 #define PCDS_IEN4     (1<<4)\r
 622 #define PCDS_IEN5     (1<<5)\r
 623 #define PCDS_IEN6     (1<<6)\r
 624 \r
 625 PICO_INTERNAL void PicoInitMCD(void);\r
 626 PICO_INTERNAL void PicoExitMCD(void);\r
 627 PICO_INTERNAL void PicoPowerMCD(void);\r
 628 PICO_INTERNAL int  PicoResetMCD(void);\r
 629 PICO_INTERNAL void PicoFrameMCD(void);\r
 630 \r
 631 enum pcd_event {\r
 632   PCD_EVENT_CDC,\r
 633   PCD_EVENT_TIMER3,\r
 634   PCD_EVENT_GFX,\r
 635   PCD_EVENT_DMA,\r
 636   PCD_EVENT_COUNT,\r
 637 };\r
 638 extern unsigned int pcd_event_times[PCD_EVENT_COUNT];\r
 639 void pcd_event_schedule(unsigned int now, enum pcd_event event, int after);\r
 640 void pcd_event_schedule_s68k(enum pcd_event event, int after);\r
 641 unsigned int pcd_cycles_m68k_to_s68k(unsigned int c);\r
 642 int  pcd_sync_s68k(unsigned int m68k_target, int m68k_poll_sync);\r
 643 void pcd_state_loaded(void);\r
 644 \r
 645 // pico/pico.c\r
 646 PICO_INTERNAL void PicoInitPico(void);\r
 647 PICO_INTERNAL void PicoReratePico(void);\r
 648 \r
 649 // pico/xpcm.c\r
 650 PICO_INTERNAL void PicoPicoPCMUpdate(short *buffer, int length, int stereo);\r
 651 PICO_INTERNAL void PicoPicoPCMReset(void);\r
 652 PICO_INTERNAL void PicoPicoPCMRerate(int xpcm_rate);\r
 653 \r
 654 // sek.c\r
 655 PICO_INTERNAL void SekInit(void);\r
 656 PICO_INTERNAL int  SekReset(void);\r
 657 PICO_INTERNAL void SekState(int *data);\r
 658 PICO_INTERNAL void SekSetRealTAS(int use_real);\r
 659 PICO_INTERNAL void SekPackCpu(unsigned char *cpu, int is_sub);\r
 660 PICO_INTERNAL void SekUnpackCpu(const unsigned char *cpu, int is_sub);\r
 661 void SekStepM68k(void);\r
 662 void SekInitIdleDet(void);\r
 663 void SekFinishIdleDet(void);\r
 664 #if defined(CPU_CMP_R) || defined(CPU_CMP_W)\r
 665 void SekTrace(int is_s68k);\r
 666 #else\r
 667 #define SekTrace(x)\r
 668 #endif\r
 669 \r
 670 // cd/sek.c\r
 671 PICO_INTERNAL void SekInitS68k(void);\r
 672 PICO_INTERNAL int  SekResetS68k(void);\r
 673 PICO_INTERNAL int  SekInterruptS68k(int irq);\r
 674 \r
 675 // sound/sound.c\r
 676 PICO_INTERNAL void cdda_start_play();\r
 677 extern short cdda_out_buffer[2*1152];\r
 678 extern int PsndLen_exc_cnt;\r
 679 extern int PsndLen_exc_add;\r
 680 extern int timer_a_next_oflow, timer_a_step; // in z80 cycles\r
 681 extern int timer_b_next_oflow, timer_b_step;\r
 682 \r
 683 void ym2612_sync_timers(int z80_cycles, int mode_old, int mode_new);\r
 684 void ym2612_pack_state(void);\r
 685 void ym2612_unpack_state(void);\r
 686 \r
 687 #define TIMER_NO_OFLOW 0x70000000\r
 688 // tA =   72 * (1024 - NA) / M\r
 689 #define TIMER_A_TICK_ZCYCLES  17203\r
 690 // tB = 1152 * (256 - NA) / M\r
 691 #define TIMER_B_TICK_ZCYCLES 262800 // 275251 broken, see Dai Makaimura\r
 692 \r
 693 #define timers_cycle() \\r
 694   if (timer_a_next_oflow > 0 && timer_a_next_oflow < TIMER_NO_OFLOW) \\r
 695     timer_a_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 696   if (timer_b_next_oflow > 0 && timer_b_next_oflow < TIMER_NO_OFLOW) \\r
 697     timer_b_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 698   ym2612_sync_timers(0, ym2612.OPN.ST.mode, ym2612.OPN.ST.mode);\r
 699 \r
 700 #define timers_reset() \\r
 701   timer_a_next_oflow = timer_b_next_oflow = TIMER_NO_OFLOW; \\r
 702   timer_a_step = TIMER_A_TICK_ZCYCLES * 1024; \\r
 703   timer_b_step = TIMER_B_TICK_ZCYCLES * 256;\r
 704 \r
 705 \r
 706 // videoport.c\r
 707 PICO_INTERNAL_ASM void PicoVideoWrite(unsigned int a,unsigned short d);\r
 708 PICO_INTERNAL_ASM unsigned int PicoVideoRead(unsigned int a);\r
 709 PICO_INTERNAL_ASM unsigned int PicoVideoRead8(unsigned int a);\r
 710 extern int (*PicoDmaHook)(unsigned int source, int len, unsigned short **srcp, unsigned short **limitp);\r
 711 \r
 712 // misc.c\r
 713 PICO_INTERNAL_ASM void memcpy16(unsigned short *dest, unsigned short *src, int count);\r
 714 PICO_INTERNAL_ASM void memcpy16bswap(unsigned short *dest, void *src, int count);\r
 715 PICO_INTERNAL_ASM void memcpy32(int *dest, int *src, int count); // 32bit word count\r
 716 PICO_INTERNAL_ASM void memset32(int *dest, int c, int count);\r
 717 \r
 718 // eeprom.c\r
 719 void EEPROM_write8(unsigned int a, unsigned int d);\r
 720 void EEPROM_write16(unsigned int d);\r
 721 unsigned int EEPROM_read(void);\r
 722 \r
 723 // z80 functionality wrappers\r
 724 PICO_INTERNAL void z80_init(void);\r
 725 PICO_INTERNAL void z80_pack(void *data);\r
 726 PICO_INTERNAL int  z80_unpack(const void *data);\r
 727 PICO_INTERNAL void z80_reset(void);\r
 728 PICO_INTERNAL void z80_exit(void);\r
 729 \r
 730 // cd/misc.c\r
 731 PICO_INTERNAL_ASM void wram_2M_to_1M(unsigned char *m);\r
 732 PICO_INTERNAL_ASM void wram_1M_to_2M(unsigned char *m);\r
 733 \r
 734 // cd/buffering.c\r
 735 PICO_INTERNAL void PicoCDBufferRead(void *dest, int lba);\r
 736 \r
 737 // sound/sound.c\r
 738 PICO_INTERNAL void PsndReset(void);\r
 739 PICO_INTERNAL void PsndDoDAC(int line_to);\r
 740 PICO_INTERNAL void PsndClear(void);\r
 741 PICO_INTERNAL void PsndGetSamples(int y);\r
 742 PICO_INTERNAL void PsndGetSamplesMS(void);\r
 743 extern int PsndDacLine;\r
 744 \r
 745 // sms.c\r
 746 #ifndef NO_SMS\r
 747 void PicoPowerMS(void);\r
 748 void PicoResetMS(void);\r
 749 void PicoMemSetupMS(void);\r
 750 void PicoStateLoadedMS(void);\r
 751 void PicoFrameMS(void);\r
 752 void PicoFrameDrawOnlyMS(void);\r
 753 #else\r
 754 #define PicoPowerMS()\r
 755 #define PicoResetMS()\r
 756 #define PicoMemSetupMS()\r
 757 #define PicoStateLoadedMS()\r
 758 #define PicoFrameMS()\r
 759 #define PicoFrameDrawOnlyMS()\r
 760 #endif\r
 761 \r
 762 // 32x/32x.c\r
 763 #ifndef NO_32X\r
 764 extern struct Pico32x Pico32x;\r
 765 enum p32x_event {\r
 766   P32X_EVENT_PWM,\r
 767   P32X_EVENT_FILLEND,\r
 768   P32X_EVENT_HINT,\r
 769   P32X_EVENT_COUNT,\r
 770 };\r
 771 extern unsigned int p32x_event_times[P32X_EVENT_COUNT];\r
 772 \r
 773 void Pico32xInit(void);\r
 774 void PicoPower32x(void);\r
 775 void PicoReset32x(void);\r
 776 void Pico32xStartup(void);\r
 777 void PicoUnload32x(void);\r
 778 void PicoFrame32x(void);\r
 779 void Pico32xStateLoaded(int is_early);\r
 780 void p32x_sync_sh2s(unsigned int m68k_target);\r
 781 void p32x_sync_other_sh2(SH2 *sh2, unsigned int m68k_target);\r
 782 void p32x_update_irls(SH2 *active_sh2, int m68k_cycles);\r
 783 void p32x_trigger_irq(SH2 *sh2, int m68k_cycles, unsigned int mask);\r
 784 void p32x_update_cmd_irq(SH2 *sh2, int m68k_cycles);\r
 785 void p32x_reset_sh2s(void);\r
 786 void p32x_event_schedule(unsigned int now, enum p32x_event event, int after);\r
 787 void p32x_event_schedule_sh2(SH2 *sh2, enum p32x_event event, int after);\r
 788 void p32x_schedule_hint(SH2 *sh2, int m68k_cycles);\r
 789 \r
 790 // 32x/memory.c\r
 791 struct Pico32xMem *Pico32xMem;\r
 792 unsigned int PicoRead8_32x(unsigned int a);\r
 793 unsigned int PicoRead16_32x(unsigned int a);\r
 794 void PicoWrite8_32x(unsigned int a, unsigned int d);\r
 795 void PicoWrite16_32x(unsigned int a, unsigned int d);\r
 796 void PicoMemSetup32x(void);\r
 797 void Pico32xSwapDRAM(int b);\r
 798 void Pico32xMemStateLoaded(void);\r
 799 void p32x_m68k_poll_event(unsigned int flags);\r
 800 void p32x_sh2_poll_event(SH2 *sh2, unsigned int flags, unsigned int m68k_cycles);\r
 801 \r
 802 // 32x/draw.c\r
 803 void PicoDrawSetOutFormat32x(pdso_t which, int use_32x_line_mode);\r
 804 void FinalizeLine32xRGB555(int sh, int line);\r
 805 void PicoDraw32xLayer(int offs, int lines, int mdbg);\r
 806 void PicoDraw32xLayerMdOnly(int offs, int lines);\r
 807 extern int (*PicoScan32xBegin)(unsigned int num);\r
 808 extern int (*PicoScan32xEnd)(unsigned int num);\r
 809 enum {\r
 810   PDM32X_OFF,\r
 811   PDM32X_32X_ONLY,\r
 812   PDM32X_BOTH,\r
 813 };\r
 814 extern int Pico32xDrawMode;\r
 815 \r
 816 // 32x/pwm.c\r
 817 unsigned int p32x_pwm_read16(unsigned int a, SH2 *sh2,\r
 818   unsigned int m68k_cycles);\r
 819 void p32x_pwm_write16(unsigned int a, unsigned int d,\r
 820   SH2 *sh2, unsigned int m68k_cycles);\r
 821 void p32x_pwm_update(int *buf32, int length, int stereo);\r
 822 void p32x_pwm_ctl_changed(void);\r
 823 void p32x_pwm_schedule(unsigned int m68k_now);\r
 824 void p32x_pwm_schedule_sh2(SH2 *sh2);\r
 825 void p32x_pwm_sync_to_sh2(SH2 *sh2);\r
 826 void p32x_pwm_irq_event(unsigned int m68k_now);\r
 827 void p32x_pwm_state_loaded(void);\r
 828 \r
 829 // 32x/sh2soc.c\r
 830 void p32x_dreq0_trigger(void);\r
 831 void p32x_dreq1_trigger(void);\r
 832 void p32x_timers_recalc(void);\r
 833 void p32x_timers_do(unsigned int m68k_slice);\r
 834 void sh2_peripheral_reset(SH2 *sh2);\r
 835 unsigned int sh2_peripheral_read8(unsigned int a, SH2 *sh2);\r
 836 unsigned int sh2_peripheral_read16(unsigned int a, SH2 *sh2);\r
 837 unsigned int sh2_peripheral_read32(unsigned int a, SH2 *sh2);\r
 838 void sh2_peripheral_write8(unsigned int a, unsigned int d, SH2 *sh2);\r
 839 void sh2_peripheral_write16(unsigned int a, unsigned int d, SH2 *sh2);\r
 840 void sh2_peripheral_write32(unsigned int a, unsigned int d, SH2 *sh2);\r
 841 \r
 842 #else\r
 843 #define Pico32xInit()\r
 844 #define PicoPower32x()\r
 845 #define PicoReset32x()\r
 846 #define PicoFrame32x()\r
 847 #define PicoUnload32x()\r
 848 #define Pico32xStateLoaded()\r
 849 #define FinalizeLine32xRGB555 NULL\r
 850 #define p32x_pwm_update(...)\r
 851 #define p32x_timers_recalc()\r
 852 #endif\r
 853 \r
 854 /* avoid dependency on newer glibc */\r
 855 static __inline int isspace_(int c)\r
 856 {\r
 857         return (0x09 <= c && c <= 0x0d) || c == ' ';\r
 858 }\r
 859 \r
 860 #ifndef ARRAY_SIZE\r
 861 #define ARRAY_SIZE(x) (sizeof(x) / sizeof(x[0]))\r
 862 #endif\r
 863 \r
 864 // emulation event logging\r
 865 #ifndef EL_LOGMASK\r
 866 # ifdef __x86_64__ // HACK\r
 867 #  define EL_LOGMASK (EL_STATUS|EL_IDLE|EL_ANOMALY)\r
 868 # else\r
 869 #  define EL_LOGMASK (EL_STATUS)\r
 870 # endif\r
 871 #endif\r
 872 \r
 873 #define EL_HVCNT   0x00000001 /* hv counter reads */\r
 874 #define EL_SR      0x00000002 /* SR reads */\r
 875 #define EL_INTS    0x00000004 /* ints and acks */\r
 876 #define EL_YMTIMER 0x00000008 /* ym2612 timer stuff */\r
 877 #define EL_INTSW   0x00000010 /* log irq switching on/off */\r
 878 #define EL_ASVDP   0x00000020 /* VDP accesses during active scan */\r
 879 #define EL_VDPDMA  0x00000040 /* VDP DMA transfers and their timing */\r
 880 #define EL_BUSREQ  0x00000080 /* z80 busreq r/w or reset w */\r
 881 #define EL_Z80BNK  0x00000100 /* z80 i/o through bank area */\r
 882 #define EL_SRAMIO  0x00000200 /* sram i/o */\r
 883 #define EL_EEPROM  0x00000400 /* eeprom debug */\r
 884 #define EL_UIO     0x00000800 /* unmapped i/o */\r
 885 #define EL_IO      0x00001000 /* all i/o */\r
 886 #define EL_CDPOLL  0x00002000 /* MCD: log poll detection */\r
 887 #define EL_SVP     0x00004000 /* SVP stuff */\r
 888 #define EL_PICOHW  0x00008000 /* Pico stuff */\r
 889 #define EL_IDLE    0x00010000 /* idle loop det. */\r
 890 #define EL_CDREGS  0x00020000 /* MCD: register access */\r
 891 #define EL_CDREG3  0x00040000 /* MCD: register 3 only */\r
 892 #define EL_32X     0x00080000\r
 893 #define EL_PWM     0x00100000 /* 32X PWM stuff (LOTS of output) */\r
 894 #define EL_32XP    0x00200000 /* 32X peripherals */\r
 895 #define EL_CD      0x00400000 /* MCD */\r
 896 \r
 897 #define EL_STATUS  0x40000000 /* status messages */\r
 898 #define EL_ANOMALY 0x80000000 /* some unexpected conditions (during emulation) */\r
 899 \r
 900 #if EL_LOGMASK\r
 901 #define elprintf(w,f,...) \\r
 902 do { \\r
 903         if ((w) & EL_LOGMASK) \\r
 904                 lprintf("%05i:%03i: " f "\n",Pico.m.frame_count,Pico.m.scanline,##__VA_ARGS__); \\r
 905 } while (0)\r
 906 #elif defined(_MSC_VER)\r
 907 #define elprintf\r
 908 #else\r
 909 #define elprintf(w,f,...)\r
 910 #endif\r
 911 \r
 912 // profiling\r
 913 #ifdef PPROF\r
 914 #include <platform/linux/pprof.h>\r
 915 #else\r
 916 #define pprof_init()\r
 917 #define pprof_finish()\r
 918 #define pprof_start(x)\r
 919 #define pprof_end(...)\r
 920 #define pprof_end_sub(...)\r
 921 #endif\r
 922 \r
 923 #ifdef EVT_LOG\r
 924 enum evt {\r
 925   EVT_FRAME_START,\r
 926   EVT_NEXT_LINE,\r
 927   EVT_RUN_START,\r
 928   EVT_RUN_END,\r
 929   EVT_POLL_START,\r
 930   EVT_POLL_END,\r
 931   EVT_CNT\r
 932 };\r
 933 \r
 934 enum evt_cpu {\r
 935   EVT_M68K,\r
 936   EVT_S68K,\r
 937   EVT_MSH2,\r
 938   EVT_SSH2,\r
 939   EVT_CPU_CNT\r
 940 };\r
 941 \r
 942 void pevt_log(unsigned int cycles, enum evt_cpu c, enum evt e);\r
 943 void pevt_dump(void);\r
 944 \r
 945 #define pevt_log_m68k(e) \\r
 946   pevt_log(SekCyclesDone(), EVT_M68K, e)\r
 947 #define pevt_log_m68k_o(e) \\r
 948   pevt_log(SekCyclesDone(), EVT_M68K, e)\r
 949 #define pevt_log_sh2(sh2, e) \\r
 950   pevt_log(sh2_cycles_done_m68k(sh2), EVT_MSH2 + (sh2)->is_slave, e)\r
 951 #define pevt_log_sh2_o(sh2, e) \\r
 952   pevt_log((sh2)->m68krcycles_done, EVT_MSH2 + (sh2)->is_slave, e)\r
 953 #else\r
 954 #define pevt_log(c, e)\r
 955 #define pevt_log_m68k(e)\r
 956 #define pevt_log_m68k_o(e)\r
 957 #define pevt_log_sh2(sh2, e)\r
 958 #define pevt_log_sh2_o(sh2, e)\r
 959 #define pevt_dump()\r
 960 #endif\r
 961 \r
 962 // misc\r
 963 #ifdef _MSC_VER\r
 964 #define cdprintf\r
 965 #else\r
 966 #define cdprintf(x...)\r
 967 #endif\r
 968 \r
 969 #ifdef __i386__\r
 970 #define REGPARM(x) __attribute__((regparm(x)))\r
 971 #else\r
 972 #define REGPARM(x)\r
 973 #endif\r
 974 \r
 975 #ifdef __GNUC__\r
 976 #define NOINLINE __attribute__((noinline))\r
 977 #else\r
 978 #define NOINLINE\r
 979 #endif\r
 980 \r
 981 #ifdef __cplusplus\r
 982 } // End of extern "C"\r
 983 #endif\r
 984 \r
 985 #endif // PICO_INTERNAL_INCLUDED\r
 986 \r