pico/pico_int.h

   1 /*\r
   2  * PicoDrive - Internal Header File\r
   3  * (c) Copyright Dave, 2004\r
   4  * (C) notaz, 2006-2010\r
   5  *\r
   6  * This work is licensed under the terms of MAME license.\r
   7  * See COPYING file in the top-level directory.\r
   8  */\r
   9 \r
  10 #ifndef PICO_INTERNAL_INCLUDED\r
  11 #define PICO_INTERNAL_INCLUDED\r
  12 \r
  13 #include <stdio.h>\r
  14 #include <stdlib.h>\r
  15 #include <string.h>\r
  16 #include "pico.h"\r
  17 #include "carthw/carthw.h"\r
  18 \r
  19 //\r
  20 #define USE_POLL_DETECT\r
  21 \r
  22 #ifndef PICO_INTERNAL\r
  23 #define PICO_INTERNAL\r
  24 #endif\r
  25 #ifndef PICO_INTERNAL_ASM\r
  26 #define PICO_INTERNAL_ASM\r
  27 #endif\r
  28 \r
  29 // to select core, define EMU_C68K, EMU_M68K or EMU_F68K in your makefile or project\r
  30 \r
  31 #ifdef __cplusplus\r
  32 extern "C" {\r
  33 #endif\r
  34 \r
  35 \r
  36 // ----------------------- 68000 CPU -----------------------\r
  37 #ifdef EMU_C68K\r
  38 #include "../cpu/cyclone/Cyclone.h"\r
  39 extern struct Cyclone PicoCpuCM68k, PicoCpuCS68k;\r
  40 #define SekCyclesLeft     PicoCpuCM68k.cycles // cycles left for this run\r
  41 #define SekCyclesLeftS68k PicoCpuCS68k.cycles\r
  42 #define SekPc (PicoCpuCM68k.pc-PicoCpuCM68k.membase)\r
  43 #define SekPcS68k (PicoCpuCS68k.pc-PicoCpuCS68k.membase)\r
  44 #define SekDar(x)     (x < 8 ? PicoCpuCM68k.d[x] : PicoCpuCM68k.a[x - 8])\r
  45 #define SekDarS68k(x) (x < 8 ? PicoCpuCS68k.d[x] : PicoCpuCS68k.a[x - 8])\r
  46 #define SekSr     CycloneGetSr(&PicoCpuCM68k)\r
  47 #define SekSrS68k CycloneGetSr(&PicoCpuCS68k)\r
  48 #define SekSetStop(x) { PicoCpuCM68k.state_flags&=~1; if (x) { PicoCpuCM68k.state_flags|=1; PicoCpuCM68k.cycles=0; } }\r
  49 #define SekSetStopS68k(x) { PicoCpuCS68k.state_flags&=~1; if (x) { PicoCpuCS68k.state_flags|=1; PicoCpuCS68k.cycles=0; } }\r
  50 #define SekIsStoppedM68k() (PicoCpuCM68k.state_flags&1)\r
  51 #define SekIsStoppedS68k() (PicoCpuCS68k.state_flags&1)\r
  52 #define SekShouldInterrupt (PicoCpuCM68k.irq > (PicoCpuCM68k.srh&7))\r
  53 \r
  54 #define SekInterrupt(i) PicoCpuCM68k.irq=i\r
  55 #define SekIrqLevel     PicoCpuCM68k.irq\r
  56 \r
  57 #endif\r
  58 \r
  59 #ifdef EMU_F68K\r
  60 #include "../cpu/fame/fame.h"\r
  61 extern M68K_CONTEXT PicoCpuFM68k, PicoCpuFS68k;\r
  62 #define SekCyclesLeft     PicoCpuFM68k.io_cycle_counter\r
  63 #define SekCyclesLeftS68k PicoCpuFS68k.io_cycle_counter\r
  64 #define SekPc     fm68k_get_pc(&PicoCpuFM68k)\r
  65 #define SekPcS68k fm68k_get_pc(&PicoCpuFS68k)\r
  66 #define SekDar(x)     (x < 8 ? PicoCpuFM68k.dreg[x].D : PicoCpuFM68k.areg[x - 8].D)\r
  67 #define SekDarS68k(x) (x < 8 ? PicoCpuFS68k.dreg[x].D : PicoCpuFS68k.areg[x - 8].D)\r
  68 #define SekSr     PicoCpuFM68k.sr\r
  69 #define SekSrS68k PicoCpuFS68k.sr\r
  70 #define SekSetStop(x) { \\r
  71         PicoCpuFM68k.execinfo &= ~FM68K_HALTED; \\r
  72         if (x) { PicoCpuFM68k.execinfo |= FM68K_HALTED; PicoCpuFM68k.io_cycle_counter = 0; } \\r
  73 }\r
  74 #define SekSetStopS68k(x) { \\r
  75         PicoCpuFS68k.execinfo &= ~FM68K_HALTED; \\r
  76         if (x) { PicoCpuFS68k.execinfo |= FM68K_HALTED; PicoCpuFS68k.io_cycle_counter = 0; } \\r
  77 }\r
  78 #define SekIsStoppedM68k() (PicoCpuFM68k.execinfo&FM68K_HALTED)\r
  79 #define SekIsStoppedS68k() (PicoCpuFS68k.execinfo&FM68K_HALTED)\r
  80 #define SekShouldInterrupt fm68k_would_interrupt()\r
  81 \r
  82 #define SekInterrupt(irq) PicoCpuFM68k.interrupts[0]=irq\r
  83 #define SekIrqLevel       PicoCpuFM68k.interrupts[0]\r
  84 \r
  85 #endif\r
  86 \r
  87 #ifdef EMU_M68K\r
  88 #include "../cpu/musashi/m68kcpu.h"\r
  89 extern m68ki_cpu_core PicoCpuMM68k, PicoCpuMS68k;\r
  90 #ifndef SekCyclesLeft\r
  91 #define SekCyclesLeft     PicoCpuMM68k.cyc_remaining_cycles\r
  92 #define SekCyclesLeftS68k PicoCpuMS68k.cyc_remaining_cycles\r
  93 #define SekPc m68k_get_reg(&PicoCpuMM68k, M68K_REG_PC)\r
  94 #define SekPcS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_PC)\r
  95 #define SekDar(x)     PicoCpuMM68k.dar[x]\r
  96 #define SekDarS68k(x) PicoCpuMS68k.dar[x]\r
  97 #define SekSr     m68k_get_reg(&PicoCpuMM68k, M68K_REG_SR)\r
  98 #define SekSrS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_SR)\r
  99 #define SekSetStop(x) { \\r
 100         if(x) { SET_CYCLES(0); PicoCpuMM68k.stopped=STOP_LEVEL_STOP; } \\r
 101         else PicoCpuMM68k.stopped=0; \\r
 102 }\r
 103 #define SekSetStopS68k(x) { \\r
 104         if(x) { SET_CYCLES(0); PicoCpuMS68k.stopped=STOP_LEVEL_STOP; } \\r
 105         else PicoCpuMS68k.stopped=0; \\r
 106 }\r
 107 #define SekIsStoppedM68k() (PicoCpuMM68k.stopped==STOP_LEVEL_STOP)\r
 108 #define SekIsStoppedS68k() (PicoCpuMS68k.stopped==STOP_LEVEL_STOP)\r
 109 #define SekShouldInterrupt (CPU_INT_LEVEL > FLAG_INT_MASK)\r
 110 \r
 111 #define SekInterrupt(irq) { \\r
 112         void *oldcontext = m68ki_cpu_p; \\r
 113         m68k_set_context(&PicoCpuMM68k); \\r
 114         m68k_set_irq(irq); \\r
 115         m68k_set_context(oldcontext); \\r
 116 }\r
 117 #define SekIrqLevel (PicoCpuMM68k.int_level >> 8)\r
 118 \r
 119 #endif\r
 120 #endif // EMU_M68K\r
 121 \r
 122 // while running, cnt represents target of current timeslice\r
 123 // while not in SekRun(), it's actual cycles done\r
 124 // (but always use SekCyclesDone() if you need current position)\r
 125 // cnt may change if timeslice is ended prematurely or extended,\r
 126 // so we use SekCycleAim for the actual target\r
 127 extern unsigned int SekCycleCnt;\r
 128 extern unsigned int SekCycleAim;\r
 129 \r
 130 // number of cycles done (can be checked anywhere)\r
 131 #define SekCyclesDone()  (SekCycleCnt - SekCyclesLeft)\r
 132 \r
 133 // burn cycles while not in SekRun() and while in\r
 134 #define SekCyclesBurn(c)    SekCycleCnt += c\r
 135 #define SekCyclesBurnRun(c) SekCyclesLeft -= c\r
 136 \r
 137 // note: sometimes may extend timeslice to delay an irq\r
 138 #define SekEndRun(after) { \\r
 139   SekCycleCnt -= SekCyclesLeft - (after); \\r
 140   SekCyclesLeft = after; \\r
 141 }\r
 142 \r
 143 extern unsigned int SekCycleCntS68k;\r
 144 extern unsigned int SekCycleAimS68k;\r
 145 \r
 146 #define SekEndRunS68k(after) { \\r
 147   if (SekCyclesLeftS68k > (after)) { \\r
 148     SekCycleCntS68k -= SekCyclesLeftS68k - (after); \\r
 149     SekCyclesLeftS68k = after; \\r
 150   } \\r
 151 }\r
 152 \r
 153 #define SekCyclesDoneS68k()  (SekCycleCntS68k - SekCyclesLeftS68k)\r
 154 \r
 155 // compare cycles, handling overflows\r
 156 // check if a > b\r
 157 #define CYCLES_GT(a, b) \\r
 158   ((int)((a) - (b)) > 0)\r
 159 // check if a >= b\r
 160 #define CYCLES_GE(a, b) \\r
 161   ((int)((a) - (b)) >= 0)\r
 162 \r
 163 // ----------------------- Z80 CPU -----------------------\r
 164 \r
 165 #if defined(_USE_DRZ80)\r
 166 #include "../cpu/DrZ80/drz80.h"\r
 167 \r
 168 extern struct DrZ80 drZ80;\r
 169 \r
 170 #define z80_run(cycles)    ((cycles) - DrZ80Run(&drZ80, cycles))\r
 171 #define z80_run_nr(cycles) DrZ80Run(&drZ80, cycles)\r
 172 #define z80_int()          drZ80.Z80_IRQ = 1\r
 173 \r
 174 #define z80_cyclesLeft     drZ80.cycles\r
 175 #define z80_pc()           (drZ80.Z80PC - drZ80.Z80PC_BASE)\r
 176 \r
 177 #elif defined(_USE_CZ80)\r
 178 #include "../cpu/cz80/cz80.h"\r
 179 \r
 180 #define z80_run(cycles)    Cz80_Exec(&CZ80, cycles)\r
 181 #define z80_run_nr(cycles) Cz80_Exec(&CZ80, cycles)\r
 182 #define z80_int()          Cz80_Set_IRQ(&CZ80, 0, HOLD_LINE)\r
 183 \r
 184 #define z80_cyclesLeft     (CZ80.ICount - CZ80.ExtraCycles)\r
 185 #define z80_pc()           Cz80_Get_Reg(&CZ80, CZ80_PC)\r
 186 \r
 187 #else\r
 188 \r
 189 #define z80_run(cycles)    (cycles)\r
 190 #define z80_run_nr(cycles)\r
 191 #define z80_int()\r
 192 \r
 193 #endif\r
 194 \r
 195 #define Z80_STATE_SIZE 0x60\r
 196 \r
 197 extern unsigned int last_z80_sync;\r
 198 extern int z80_cycle_cnt;        /* 'done' z80 cycles before z80_run() */\r
 199 extern int z80_cycle_aim;\r
 200 extern int z80_scanline;\r
 201 extern int z80_scanline_cycles;  /* cycles done until z80_scanline */\r
 202 \r
 203 #define z80_resetCycles() \\r
 204   last_z80_sync = SekCyclesDone(); \\r
 205   z80_cycle_cnt = z80_cycle_aim = z80_scanline = z80_scanline_cycles = 0;\r
 206 \r
 207 #define z80_cyclesDone() \\r
 208   (z80_cycle_aim - z80_cyclesLeft)\r
 209 \r
 210 #define cycles_68k_to_z80(x) ((x)*957 >> 11)\r
 211 \r
 212 // ----------------------- SH2 CPU -----------------------\r
 213 \r
 214 #include "cpu/sh2/sh2.h"\r
 215 \r
 216 extern SH2 sh2s[2];\r
 217 #define msh2 sh2s[0]\r
 218 #define ssh2 sh2s[1]\r
 219 \r
 220 #ifndef DRC_SH2\r
 221 # define sh2_end_run(sh2, after_) do { \\r
 222   if ((sh2)->icount > (after_)) { \\r
 223     (sh2)->cycles_timeslice -= (sh2)->icount - (after_); \\r
 224     (sh2)->icount = after_; \\r
 225   } \\r
 226 } while (0)\r
 227 # define sh2_cycles_left(sh2) (sh2)->icount\r
 228 # define sh2_burn_cycles(sh2, n) (sh2)->icount -= n\r
 229 # define sh2_pc(sh2) (sh2)->ppc\r
 230 #else\r
 231 # define sh2_end_run(sh2, after_) do { \\r
 232   int left_ = (signed int)(sh2)->sr >> 12; \\r
 233   if (left_ > (after_)) { \\r
 234     (sh2)->cycles_timeslice -= left_ - (after_); \\r
 235     (sh2)->sr &= 0xfff; \\r
 236     (sh2)->sr |= (after_) << 12; \\r
 237   } \\r
 238 } while (0)\r
 239 # define sh2_cycles_left(sh2) ((signed int)(sh2)->sr >> 12)\r
 240 # define sh2_burn_cycles(sh2, n) (sh2)->sr -= ((n) << 12)\r
 241 # define sh2_pc(sh2) (sh2)->pc\r
 242 #endif\r
 243 \r
 244 #define sh2_cycles_done(sh2) ((int)(sh2)->cycles_timeslice - sh2_cycles_left(sh2))\r
 245 #define sh2_cycles_done_t(sh2) \\r
 246   ((sh2)->m68krcycles_done * 3 + sh2_cycles_done(sh2))\r
 247 #define sh2_cycles_done_m68k(sh2) \\r
 248   ((sh2)->m68krcycles_done + (sh2_cycles_done(sh2) / 3))\r
 249 \r
 250 #define sh2_reg(c, x) (c) ? ssh2.r[x] : msh2.r[x]\r
 251 #define sh2_gbr(c)    (c) ? ssh2.gbr : msh2.gbr\r
 252 #define sh2_vbr(c)    (c) ? ssh2.vbr : msh2.vbr\r
 253 #define sh2_sr(c)   (((c) ? ssh2.sr : msh2.sr) & 0xfff)\r
 254 \r
 255 #define sh2_set_gbr(c, v) \\r
 256   { if (c) ssh2.gbr = v; else msh2.gbr = v; }\r
 257 #define sh2_set_vbr(c, v) \\r
 258   { if (c) ssh2.vbr = v; else msh2.vbr = v; }\r
 259 \r
 260 #define elprintf_sh2(sh2, w, f, ...) \\r
 261         elprintf(w,"%csh2 "f,(sh2)->is_slave?'s':'m',##__VA_ARGS__)\r
 262 \r
 263 // ---------------------------------------------------------\r
 264 \r
 265 // main oscillator clock which controls timing\r
 266 #define OSC_NTSC 53693100\r
 267 #define OSC_PAL  53203424\r
 268 \r
 269 struct PicoVideo\r
 270 {\r
 271   unsigned char reg[0x20];\r
 272   unsigned int command;       // 32-bit Command\r
 273   unsigned char pending;      // 1 if waiting for second half of 32-bit command\r
 274   unsigned char type;         // Command type (v/c/vsram read/write)\r
 275   unsigned short addr;        // Read/Write address\r
 276   int status;                 // Status bits\r
 277   unsigned char pending_ints; // pending interrupts: ??VH????\r
 278   signed char lwrite_cnt;     // VDP write count during active display line\r
 279   unsigned short v_counter;   // V-counter\r
 280   unsigned char pad[0x10];\r
 281 };\r
 282 \r
 283 struct PicoMisc\r
 284 {\r
 285   unsigned char rotate;\r
 286   unsigned char z80Run;\r
 287   unsigned char padTHPhase[2]; // 02 phase of gamepad TH switches\r
 288   unsigned short scanline;     // 04 0 to 261||311\r
 289   char dirtyPal;               // 06 Is the palette dirty (1 - change @ this frame, 2 - some time before)\r
 290   unsigned char hardware;      // 07 Hardware value for country\r
 291   unsigned char pal;           // 08 1=PAL 0=NTSC\r
 292   unsigned char sram_reg;      // 09 SRAM reg. See SRR_* below\r
 293   unsigned short z80_bank68k;  // 0a\r
 294   unsigned short pad0;\r
 295   unsigned char  pad1;\r
 296   unsigned char  z80_reset;    // 0f z80 reset held\r
 297   unsigned char  padDelay[2];  // 10 gamepad phase time outs, so we count a delay\r
 298   unsigned short eeprom_addr;  // EEPROM address register\r
 299   unsigned char  eeprom_cycle; // EEPROM cycle number\r
 300   unsigned char  eeprom_slave; // EEPROM slave word for X24C02 and better SRAMs\r
 301   unsigned char  eeprom_status;\r
 302   unsigned char  pad2;\r
 303   unsigned short dma_xfers;    // 18\r
 304   unsigned char  eeprom_wb[2]; // EEPROM latch/write buffer\r
 305   unsigned int  frame_count;   // 1c for movies and idle det\r
 306 };\r
 307 \r
 308 struct PicoMS\r
 309 {\r
 310   unsigned char carthw[0x10];\r
 311   unsigned char io_ctl;\r
 312   unsigned char pad[0x4f];\r
 313 };\r
 314 \r
 315 // some assembly stuff depend on these, do not touch!\r
 316 struct Pico\r
 317 {\r
 318   unsigned char ram[0x10000];  // 0x00000 scratch ram\r
 319   union {                      // vram is byteswapped for easier reads when drawing\r
 320     unsigned short vram[0x8000];  // 0x10000\r
 321     unsigned char  vramb[0x4000]; // VRAM in SMS mode\r
 322   };\r
 323   unsigned char zram[0x2000];  // 0x20000 Z80 ram\r
 324   unsigned char ioports[0x10]; // XXX: fix asm and mv\r
 325   unsigned char pad[0xf0];     // unused\r
 326   unsigned short cram[0x40];   // 0x22100\r
 327   unsigned short vsram[0x40];  // 0x22180\r
 328 \r
 329   unsigned char *rom;          // 0x22200\r
 330   unsigned int romsize;        // 0x22204 (on 32bits)\r
 331 \r
 332   struct PicoMisc m;\r
 333   struct PicoVideo video;\r
 334   struct PicoMS ms;\r
 335 };\r
 336 \r
 337 // sram\r
 338 #define SRR_MAPPED   (1 << 0)\r
 339 #define SRR_READONLY (1 << 1)\r
 340 \r
 341 #define SRF_ENABLED  (1 << 0)\r
 342 #define SRF_EEPROM   (1 << 1)\r
 343 \r
 344 struct PicoSRAM\r
 345 {\r
 346   unsigned char *data;          // actual data\r
 347   unsigned int start;           // start address in 68k address space\r
 348   unsigned int end;\r
 349   unsigned char flags;          // 0c: SRF_*\r
 350   unsigned char unused2;\r
 351   unsigned char changed;\r
 352   unsigned char eeprom_type;    // eeprom type: 0: 7bit (24C01), 2: 2 addr words (X24C02+), 3: 3 addr words\r
 353   unsigned char unused3;\r
 354   unsigned char eeprom_bit_cl;  // bit number for cl\r
 355   unsigned char eeprom_bit_in;  // bit number for in\r
 356   unsigned char eeprom_bit_out; // bit number for out\r
 357   unsigned int size;\r
 358 };\r
 359 \r
 360 // MCD\r
 361 #include "cd/cd_sys.h"\r
 362 #include "cd/LC89510.h"\r
 363 #include "cd/gfx_cd.h"\r
 364 \r
 365 struct mcd_pcm\r
 366 {\r
 367         unsigned char control; // reg7\r
 368         unsigned char enabled; // reg8\r
 369         unsigned char cur_ch;\r
 370         unsigned char bank;\r
 371         int pad1;\r
 372 \r
 373         struct pcm_chan                 // 08, size 0x10\r
 374         {\r
 375                 unsigned char regs[8];\r
 376                 unsigned int  addr;     // .08: played sample address\r
 377                 int pad;\r
 378         } ch[8];\r
 379 };\r
 380 \r
 381 struct mcd_misc\r
 382 {\r
 383         unsigned short hint_vector;\r
 384         unsigned char  busreq;\r
 385         unsigned char  s68k_pend_ints;\r
 386         unsigned int   state_flags;     // 04: emu state: reset_pending\r
 387         unsigned int   stopwatch_base_c;\r
 388         unsigned int   pad[3];\r
 389         unsigned char  bcram_reg;       // 18: battery-backed RAM cart register\r
 390         unsigned char  pad2;\r
 391         unsigned short pad3;\r
 392         int pad4[9];\r
 393 };\r
 394 \r
 395 typedef struct\r
 396 {\r
 397         unsigned char bios[0x20000];                    // 000000: 128K\r
 398         union {                                         // 020000: 512K\r
 399                 unsigned char prg_ram[0x80000];\r
 400                 unsigned char prg_ram_b[4][0x20000];\r
 401         };\r
 402         union {                                         // 0a0000: 256K\r
 403                 struct {\r
 404                         unsigned char word_ram2M[0x40000];\r
 405                         unsigned char unused0[0x20000];\r
 406                 };\r
 407                 struct {\r
 408                         unsigned char unused1[0x20000];\r
 409                         unsigned char word_ram1M[2][0x20000];\r
 410                 };\r
 411         };\r
 412         union {                                         // 100000: 64K\r
 413                 unsigned char pcm_ram[0x10000];\r
 414                 unsigned char pcm_ram_b[0x10][0x1000];\r
 415         };\r
 416         // FIXME: should be short\r
 417         unsigned char s68k_regs[0x200];                 // 110000: GA, not CPU regs\r
 418         unsigned char bram[0x2000];                     // 110200: 8K\r
 419         struct mcd_misc m;                              // 112200: misc\r
 420         struct mcd_pcm pcm;                             // 112240:\r
 421         _scd_toc TOC;                                   // not to be saved\r
 422         CDD  cdd;\r
 423         CDC  cdc;\r
 424         _scd scd;\r
 425         Rot_Comp rot_comp;\r
 426 } mcd_state;\r
 427 \r
 428 // XXX: this will need to be reworked for cart+cd support.\r
 429 #define Pico_mcd ((mcd_state *)Pico.rom)\r
 430 \r
 431 // 32X\r
 432 #define P32XS_FM    (1<<15)\r
 433 #define P32XS_REN   (1<< 7)\r
 434 #define P32XS_nRES  (1<< 1)\r
 435 #define P32XS_ADEN  (1<< 0)\r
 436 #define P32XS2_ADEN (1<< 9)\r
 437 #define P32XS_FULL  (1<< 7) // DREQ FIFO full\r
 438 #define P32XS_68S   (1<< 2)\r
 439 #define P32XS_DMA   (1<< 1)\r
 440 #define P32XS_RV    (1<< 0)\r
 441 \r
 442 #define P32XV_nPAL  (1<<15) // VDP\r
 443 #define P32XV_PRI   (1<< 7)\r
 444 #define P32XV_Mx    (3<< 0) // display mode mask\r
 445 \r
 446 #define P32XV_SFT   (1<< 0)\r
 447 \r
 448 #define P32XV_VBLK  (1<<15)\r
 449 #define P32XV_HBLK  (1<<14)\r
 450 #define P32XV_PEN   (1<<13)\r
 451 #define P32XV_nFEN  (1<< 1)\r
 452 #define P32XV_FS    (1<< 0)\r
 453 \r
 454 #define P32XP_RTP   (1<<7)  // PWM control\r
 455 #define P32XP_FULL  (1<<15) // PWM pulse\r
 456 #define P32XP_EMPTY (1<<14)\r
 457 \r
 458 #define P32XF_68KCPOLL   (1 << 0)\r
 459 #define P32XF_68KVPOLL   (1 << 1)\r
 460 #define P32XF_Z80_32X_IO (1 << 7) // z80 does 32x io\r
 461 \r
 462 #define P32XI_VRES (1 << 14/2) // IRL/2\r
 463 #define P32XI_VINT (1 << 12/2)\r
 464 #define P32XI_HINT (1 << 10/2)\r
 465 #define P32XI_CMD  (1 <<  8/2)\r
 466 #define P32XI_PWM  (1 <<  6/2)\r
 467 \r
 468 // peripheral reg access\r
 469 #define PREG8(regs,offs) ((unsigned char *)regs)[offs ^ 3]\r
 470 \r
 471 #define DMAC_FIFO_LEN (4*2)\r
 472 #define PWM_BUFF_LEN 1024 // in one channel samples\r
 473 \r
 474 #define SH2_DRCBLK_RAM_SHIFT 1\r
 475 #define SH2_DRCBLK_DA_SHIFT  1\r
 476 \r
 477 #define SH2_READ_SHIFT 25\r
 478 #define SH2_WRITE_SHIFT 25\r
 479 \r
 480 struct Pico32x\r
 481 {\r
 482   unsigned short regs[0x20];\r
 483   unsigned short vdp_regs[0x10]; // 0x40\r
 484   unsigned short sh2_regs[3];    // 0x60\r
 485   unsigned char pending_fb;\r
 486   unsigned char dirty_pal;\r
 487   unsigned int emu_flags;\r
 488   unsigned char sh2irq_mask[2];\r
 489   unsigned char sh2irqi[2];      // individual\r
 490   unsigned int sh2irqs;          // common irqs\r
 491   unsigned short dmac_fifo[DMAC_FIFO_LEN];\r
 492   unsigned int pad[4];\r
 493   unsigned int dmac0_fifo_ptr;\r
 494   unsigned short vdp_fbcr_fake;\r
 495   unsigned short pad2;\r
 496   unsigned char comm_dirty_68k;\r
 497   unsigned char comm_dirty_sh2;\r
 498   unsigned char pwm_irq_cnt;\r
 499   unsigned char pad1;\r
 500   unsigned short pwm_p[2];       // pwm pos in fifo\r
 501   unsigned int pwm_cycle_p;      // pwm play cursor (32x cycles)\r
 502   unsigned int reserved[6];\r
 503 };\r
 504 \r
 505 struct Pico32xMem\r
 506 {\r
 507   unsigned char  sdram[0x40000];\r
 508 #ifdef DRC_SH2\r
 509   unsigned short drcblk_ram[1 << (18 - SH2_DRCBLK_RAM_SHIFT)];\r
 510 #endif\r
 511   unsigned short dram[2][0x20000/2];    // AKA fb\r
 512   union {\r
 513     unsigned char  m68k_rom[0x100];\r
 514     unsigned char  m68k_rom_bank[0x10000]; // M68K_BANK_SIZE\r
 515   };\r
 516 #ifdef DRC_SH2\r
 517   unsigned short drcblk_da[2][1 << (12 - SH2_DRCBLK_DA_SHIFT)];\r
 518 #endif\r
 519   union {\r
 520     unsigned char  b[0x800];\r
 521     unsigned short w[0x800/2];\r
 522   } sh2_rom_m;\r
 523   union {\r
 524     unsigned char  b[0x400];\r
 525     unsigned short w[0x400/2];\r
 526   } sh2_rom_s;\r
 527   unsigned short pal[0x100];\r
 528   unsigned short pal_native[0x100];     // converted to native (for renderer)\r
 529   signed short   pwm[2*PWM_BUFF_LEN];   // PWM buffer for current frame\r
 530   signed short   pwm_current[2];        // current converted samples\r
 531   unsigned short pwm_fifo[2][4];        // [0] - current raw, others - fifo entries\r
 532 };\r
 533 \r
 534 // area.c\r
 535 extern void (*PicoLoadStateHook)(void);\r
 536 \r
 537 typedef struct {\r
 538         int chunk;\r
 539         int size;\r
 540         void *ptr;\r
 541 } carthw_state_chunk;\r
 542 extern carthw_state_chunk *carthw_chunks;\r
 543 #define CHUNK_CARTHW 64\r
 544 \r
 545 // cart.c\r
 546 extern int PicoCartResize(int newsize);\r
 547 extern void Byteswap(void *dst, const void *src, int len);\r
 548 extern void (*PicoCartMemSetup)(void);\r
 549 extern void (*PicoCartUnloadHook)(void);\r
 550 \r
 551 // debug.c\r
 552 int CM_compareRun(int cyc, int is_sub);\r
 553 \r
 554 // draw.c\r
 555 PICO_INTERNAL void PicoFrameStart(void);\r
 556 void PicoDrawSync(int to, int blank_last_line);\r
 557 void BackFill(int reg7, int sh);\r
 558 void FinalizeLine555(int sh, int line);\r
 559 extern int (*PicoScanBegin)(unsigned int num);\r
 560 extern int (*PicoScanEnd)(unsigned int num);\r
 561 extern int DrawScanline;\r
 562 #define MAX_LINE_SPRITES 29\r
 563 extern unsigned char HighLnSpr[240][3 + MAX_LINE_SPRITES];\r
 564 extern void *DrawLineDestBase;\r
 565 extern int DrawLineDestIncrement;\r
 566 \r
 567 // draw2.c\r
 568 PICO_INTERNAL void PicoFrameFull();\r
 569 \r
 570 // mode4.c\r
 571 void PicoFrameStartMode4(void);\r
 572 void PicoLineMode4(int line);\r
 573 void PicoDoHighPal555M4(void);\r
 574 void PicoDrawSetOutputMode4(pdso_t which);\r
 575 \r
 576 // memory.c\r
 577 PICO_INTERNAL void PicoMemSetup(void);\r
 578 unsigned int PicoRead8_io(unsigned int a);\r
 579 unsigned int PicoRead16_io(unsigned int a);\r
 580 void PicoWrite8_io(unsigned int a, unsigned int d);\r
 581 void PicoWrite16_io(unsigned int a, unsigned int d);\r
 582 \r
 583 // pico/memory.c\r
 584 PICO_INTERNAL void PicoMemSetupPico(void);\r
 585 \r
 586 // cd/memory.c\r
 587 PICO_INTERNAL void PicoMemSetupCD(void);\r
 588 void pcd_state_loaded_mem(void);\r
 589 \r
 590 // pico.c\r
 591 extern struct Pico Pico;\r
 592 extern struct PicoSRAM SRam;\r
 593 extern int PicoPadInt[2];\r
 594 extern int emustatus;\r
 595 extern int scanlines_total;\r
 596 extern void (*PicoResetHook)(void);\r
 597 extern void (*PicoLineHook)(void);\r
 598 PICO_INTERNAL int  CheckDMA(void);\r
 599 PICO_INTERNAL void PicoDetectRegion(void);\r
 600 PICO_INTERNAL void PicoSyncZ80(unsigned int m68k_cycles_done);\r
 601 \r
 602 // cd/pico.c\r
 603 #define PCDS_IEN1     (1<<1)\r
 604 #define PCDS_IEN2     (1<<2)\r
 605 #define PCDS_IEN3     (1<<3)\r
 606 #define PCDS_IEN4     (1<<4)\r
 607 #define PCDS_IEN5     (1<<5)\r
 608 #define PCDS_IEN6     (1<<6)\r
 609 \r
 610 PICO_INTERNAL void PicoInitMCD(void);\r
 611 PICO_INTERNAL void PicoExitMCD(void);\r
 612 PICO_INTERNAL void PicoPowerMCD(void);\r
 613 PICO_INTERNAL int  PicoResetMCD(void);\r
 614 PICO_INTERNAL void PicoFrameMCD(void);\r
 615 \r
 616 enum pcd_event {\r
 617   PCD_EVENT_CDC,\r
 618   PCD_EVENT_TIMER3,\r
 619   PCD_EVENT_GFX,\r
 620   PCD_EVENT_DMA,\r
 621   PCD_EVENT_COUNT,\r
 622 };\r
 623 extern unsigned int pcd_event_times[PCD_EVENT_COUNT];\r
 624 void pcd_event_schedule(unsigned int now, enum pcd_event event, int after);\r
 625 void pcd_event_schedule_s68k(enum pcd_event event, int after);\r
 626 unsigned int pcd_cycles_m68k_to_s68k(unsigned int c);\r
 627 void pcd_state_loaded(void);\r
 628 \r
 629 // pico/pico.c\r
 630 PICO_INTERNAL void PicoInitPico(void);\r
 631 PICO_INTERNAL void PicoReratePico(void);\r
 632 \r
 633 // pico/xpcm.c\r
 634 PICO_INTERNAL void PicoPicoPCMUpdate(short *buffer, int length, int stereo);\r
 635 PICO_INTERNAL void PicoPicoPCMReset(void);\r
 636 PICO_INTERNAL void PicoPicoPCMRerate(int xpcm_rate);\r
 637 \r
 638 // sek.c\r
 639 PICO_INTERNAL void SekInit(void);\r
 640 PICO_INTERNAL int  SekReset(void);\r
 641 PICO_INTERNAL void SekState(int *data);\r
 642 PICO_INTERNAL void SekSetRealTAS(int use_real);\r
 643 PICO_INTERNAL void SekPackCpu(unsigned char *cpu, int is_sub);\r
 644 PICO_INTERNAL void SekUnpackCpu(const unsigned char *cpu, int is_sub);\r
 645 void SekStepM68k(void);\r
 646 void SekInitIdleDet(void);\r
 647 void SekFinishIdleDet(void);\r
 648 #if defined(CPU_CMP_R) || defined(CPU_CMP_W)\r
 649 void SekTrace(int is_s68k);\r
 650 #else\r
 651 #define SekTrace(x)\r
 652 #endif\r
 653 \r
 654 // cd/sek.c\r
 655 PICO_INTERNAL void SekInitS68k(void);\r
 656 PICO_INTERNAL int  SekResetS68k(void);\r
 657 PICO_INTERNAL int  SekInterruptS68k(int irq);\r
 658 \r
 659 // sound/sound.c\r
 660 PICO_INTERNAL void cdda_start_play();\r
 661 extern short cdda_out_buffer[2*1152];\r
 662 extern int PsndLen_exc_cnt;\r
 663 extern int PsndLen_exc_add;\r
 664 extern int timer_a_next_oflow, timer_a_step; // in z80 cycles\r
 665 extern int timer_b_next_oflow, timer_b_step;\r
 666 \r
 667 void ym2612_sync_timers(int z80_cycles, int mode_old, int mode_new);\r
 668 void ym2612_pack_state(void);\r
 669 void ym2612_unpack_state(void);\r
 670 \r
 671 #define TIMER_NO_OFLOW 0x70000000\r
 672 // tA =   72 * (1024 - NA) / M\r
 673 #define TIMER_A_TICK_ZCYCLES  17203\r
 674 // tB = 1152 * (256 - NA) / M\r
 675 #define TIMER_B_TICK_ZCYCLES 262800 // 275251 broken, see Dai Makaimura\r
 676 \r
 677 #define timers_cycle() \\r
 678   if (timer_a_next_oflow > 0 && timer_a_next_oflow < TIMER_NO_OFLOW) \\r
 679     timer_a_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 680   if (timer_b_next_oflow > 0 && timer_b_next_oflow < TIMER_NO_OFLOW) \\r
 681     timer_b_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 682   ym2612_sync_timers(0, ym2612.OPN.ST.mode, ym2612.OPN.ST.mode);\r
 683 \r
 684 #define timers_reset() \\r
 685   timer_a_next_oflow = timer_b_next_oflow = TIMER_NO_OFLOW; \\r
 686   timer_a_step = TIMER_A_TICK_ZCYCLES * 1024; \\r
 687   timer_b_step = TIMER_B_TICK_ZCYCLES * 256;\r
 688 \r
 689 \r
 690 // videoport.c\r
 691 PICO_INTERNAL_ASM void PicoVideoWrite(unsigned int a,unsigned short d);\r
 692 PICO_INTERNAL_ASM unsigned int PicoVideoRead(unsigned int a);\r
 693 PICO_INTERNAL_ASM unsigned int PicoVideoRead8(unsigned int a);\r
 694 extern int (*PicoDmaHook)(unsigned int source, int len, unsigned short **srcp, unsigned short **limitp);\r
 695 \r
 696 // misc.c\r
 697 PICO_INTERNAL_ASM void memcpy16(unsigned short *dest, unsigned short *src, int count);\r
 698 PICO_INTERNAL_ASM void memcpy16bswap(unsigned short *dest, void *src, int count);\r
 699 PICO_INTERNAL_ASM void memcpy32(int *dest, int *src, int count); // 32bit word count\r
 700 PICO_INTERNAL_ASM void memset32(int *dest, int c, int count);\r
 701 \r
 702 // eeprom.c\r
 703 void EEPROM_write8(unsigned int a, unsigned int d);\r
 704 void EEPROM_write16(unsigned int d);\r
 705 unsigned int EEPROM_read(void);\r
 706 \r
 707 // z80 functionality wrappers\r
 708 PICO_INTERNAL void z80_init(void);\r
 709 PICO_INTERNAL void z80_pack(void *data);\r
 710 PICO_INTERNAL int  z80_unpack(const void *data);\r
 711 PICO_INTERNAL void z80_reset(void);\r
 712 PICO_INTERNAL void z80_exit(void);\r
 713 \r
 714 // cd/misc.c\r
 715 PICO_INTERNAL_ASM void wram_2M_to_1M(unsigned char *m);\r
 716 PICO_INTERNAL_ASM void wram_1M_to_2M(unsigned char *m);\r
 717 \r
 718 // cd/buffering.c\r
 719 PICO_INTERNAL void PicoCDBufferRead(void *dest, int lba);\r
 720 \r
 721 // sound/sound.c\r
 722 PICO_INTERNAL void PsndReset(void);\r
 723 PICO_INTERNAL void PsndDoDAC(int line_to);\r
 724 PICO_INTERNAL void PsndClear(void);\r
 725 PICO_INTERNAL void PsndGetSamples(int y);\r
 726 PICO_INTERNAL void PsndGetSamplesMS(void);\r
 727 extern int PsndDacLine;\r
 728 \r
 729 // sms.c\r
 730 #ifndef NO_SMS\r
 731 void PicoPowerMS(void);\r
 732 void PicoResetMS(void);\r
 733 void PicoMemSetupMS(void);\r
 734 void PicoStateLoadedMS(void);\r
 735 void PicoFrameMS(void);\r
 736 void PicoFrameDrawOnlyMS(void);\r
 737 #else\r
 738 #define PicoPowerMS()\r
 739 #define PicoResetMS()\r
 740 #define PicoMemSetupMS()\r
 741 #define PicoStateLoadedMS()\r
 742 #define PicoFrameMS()\r
 743 #define PicoFrameDrawOnlyMS()\r
 744 #endif\r
 745 \r
 746 // 32x/32x.c\r
 747 #ifndef NO_32X\r
 748 extern struct Pico32x Pico32x;\r
 749 enum p32x_event {\r
 750   P32X_EVENT_PWM,\r
 751   P32X_EVENT_FILLEND,\r
 752   P32X_EVENT_HINT,\r
 753   P32X_EVENT_COUNT,\r
 754 };\r
 755 extern unsigned int p32x_event_times[P32X_EVENT_COUNT];\r
 756 \r
 757 void Pico32xInit(void);\r
 758 void PicoPower32x(void);\r
 759 void PicoReset32x(void);\r
 760 void Pico32xStartup(void);\r
 761 void PicoUnload32x(void);\r
 762 void PicoFrame32x(void);\r
 763 void Pico32xStateLoaded(int is_early);\r
 764 void p32x_sync_sh2s(unsigned int m68k_target);\r
 765 void p32x_sync_other_sh2(SH2 *sh2, unsigned int m68k_target);\r
 766 void p32x_update_irls(SH2 *active_sh2, int m68k_cycles);\r
 767 void p32x_trigger_irq(SH2 *sh2, int m68k_cycles, unsigned int mask);\r
 768 void p32x_update_cmd_irq(SH2 *sh2, int m68k_cycles);\r
 769 void p32x_reset_sh2s(void);\r
 770 void p32x_event_schedule(unsigned int now, enum p32x_event event, int after);\r
 771 void p32x_event_schedule_sh2(SH2 *sh2, enum p32x_event event, int after);\r
 772 void p32x_schedule_hint(SH2 *sh2, int m68k_cycles);\r
 773 \r
 774 // 32x/memory.c\r
 775 struct Pico32xMem *Pico32xMem;\r
 776 unsigned int PicoRead8_32x(unsigned int a);\r
 777 unsigned int PicoRead16_32x(unsigned int a);\r
 778 void PicoWrite8_32x(unsigned int a, unsigned int d);\r
 779 void PicoWrite16_32x(unsigned int a, unsigned int d);\r
 780 void PicoMemSetup32x(void);\r
 781 void Pico32xSwapDRAM(int b);\r
 782 void Pico32xMemStateLoaded(void);\r
 783 void p32x_m68k_poll_event(unsigned int flags);\r
 784 void p32x_sh2_poll_event(SH2 *sh2, unsigned int flags, unsigned int m68k_cycles);\r
 785 \r
 786 // 32x/draw.c\r
 787 void PicoDrawSetOutFormat32x(pdso_t which, int use_32x_line_mode);\r
 788 void FinalizeLine32xRGB555(int sh, int line);\r
 789 void PicoDraw32xLayer(int offs, int lines, int mdbg);\r
 790 void PicoDraw32xLayerMdOnly(int offs, int lines);\r
 791 extern int (*PicoScan32xBegin)(unsigned int num);\r
 792 extern int (*PicoScan32xEnd)(unsigned int num);\r
 793 enum {\r
 794   PDM32X_OFF,\r
 795   PDM32X_32X_ONLY,\r
 796   PDM32X_BOTH,\r
 797 };\r
 798 extern int Pico32xDrawMode;\r
 799 \r
 800 // 32x/pwm.c\r
 801 unsigned int p32x_pwm_read16(unsigned int a, SH2 *sh2,\r
 802   unsigned int m68k_cycles);\r
 803 void p32x_pwm_write16(unsigned int a, unsigned int d,\r
 804   SH2 *sh2, unsigned int m68k_cycles);\r
 805 void p32x_pwm_update(int *buf32, int length, int stereo);\r
 806 void p32x_pwm_ctl_changed(void);\r
 807 void p32x_pwm_schedule(unsigned int m68k_now);\r
 808 void p32x_pwm_schedule_sh2(SH2 *sh2);\r
 809 void p32x_pwm_sync_to_sh2(SH2 *sh2);\r
 810 void p32x_pwm_irq_event(unsigned int m68k_now);\r
 811 void p32x_pwm_state_loaded(void);\r
 812 \r
 813 // 32x/sh2soc.c\r
 814 void p32x_dreq0_trigger(void);\r
 815 void p32x_dreq1_trigger(void);\r
 816 void p32x_timers_recalc(void);\r
 817 void p32x_timers_do(unsigned int m68k_slice);\r
 818 void sh2_peripheral_reset(SH2 *sh2);\r
 819 unsigned int sh2_peripheral_read8(unsigned int a, SH2 *sh2);\r
 820 unsigned int sh2_peripheral_read16(unsigned int a, SH2 *sh2);\r
 821 unsigned int sh2_peripheral_read32(unsigned int a, SH2 *sh2);\r
 822 void sh2_peripheral_write8(unsigned int a, unsigned int d, SH2 *sh2);\r
 823 void sh2_peripheral_write16(unsigned int a, unsigned int d, SH2 *sh2);\r
 824 void sh2_peripheral_write32(unsigned int a, unsigned int d, SH2 *sh2);\r
 825 \r
 826 #else\r
 827 #define Pico32xInit()\r
 828 #define PicoPower32x()\r
 829 #define PicoReset32x()\r
 830 #define PicoFrame32x()\r
 831 #define PicoUnload32x()\r
 832 #define Pico32xStateLoaded()\r
 833 #define FinalizeLine32xRGB555 NULL\r
 834 #define p32x_pwm_update(...)\r
 835 #define p32x_timers_recalc()\r
 836 #endif\r
 837 \r
 838 /* avoid dependency on newer glibc */\r
 839 static __inline int isspace_(int c)\r
 840 {\r
 841         return (0x09 <= c && c <= 0x0d) || c == ' ';\r
 842 }\r
 843 \r
 844 #ifndef ARRAY_SIZE\r
 845 #define ARRAY_SIZE(x) (sizeof(x) / sizeof(x[0]))\r
 846 #endif\r
 847 \r
 848 // emulation event logging\r
 849 #ifndef EL_LOGMASK\r
 850 # ifdef __x86_64__ // HACK\r
 851 #  define EL_LOGMASK (EL_STATUS|EL_IDLE|EL_ANOMALY)\r
 852 # else\r
 853 #  define EL_LOGMASK (EL_STATUS)\r
 854 # endif\r
 855 #endif\r
 856 \r
 857 #define EL_HVCNT   0x00000001 /* hv counter reads */\r
 858 #define EL_SR      0x00000002 /* SR reads */\r
 859 #define EL_INTS    0x00000004 /* ints and acks */\r
 860 #define EL_YMTIMER 0x00000008 /* ym2612 timer stuff */\r
 861 #define EL_INTSW   0x00000010 /* log irq switching on/off */\r
 862 #define EL_ASVDP   0x00000020 /* VDP accesses during active scan */\r
 863 #define EL_VDPDMA  0x00000040 /* VDP DMA transfers and their timing */\r
 864 #define EL_BUSREQ  0x00000080 /* z80 busreq r/w or reset w */\r
 865 #define EL_Z80BNK  0x00000100 /* z80 i/o through bank area */\r
 866 #define EL_SRAMIO  0x00000200 /* sram i/o */\r
 867 #define EL_EEPROM  0x00000400 /* eeprom debug */\r
 868 #define EL_UIO     0x00000800 /* unmapped i/o */\r
 869 #define EL_IO      0x00001000 /* all i/o */\r
 870 #define EL_CDPOLL  0x00002000 /* MCD: log poll detection */\r
 871 #define EL_SVP     0x00004000 /* SVP stuff */\r
 872 #define EL_PICOHW  0x00008000 /* Pico stuff */\r
 873 #define EL_IDLE    0x00010000 /* idle loop det. */\r
 874 #define EL_CDREGS  0x00020000 /* MCD: register access */\r
 875 #define EL_CDREG3  0x00040000 /* MCD: register 3 only */\r
 876 #define EL_32X     0x00080000\r
 877 #define EL_PWM     0x00100000 /* 32X PWM stuff (LOTS of output) */\r
 878 #define EL_32XP    0x00200000 /* 32X peripherals */\r
 879 #define EL_CD      0x00400000 /* MCD */\r
 880 \r
 881 #define EL_STATUS  0x40000000 /* status messages */\r
 882 #define EL_ANOMALY 0x80000000 /* some unexpected conditions (during emulation) */\r
 883 \r
 884 #if EL_LOGMASK\r
 885 #define elprintf(w,f,...) \\r
 886 do { \\r
 887         if ((w) & EL_LOGMASK) \\r
 888                 lprintf("%05i:%03i: " f "\n",Pico.m.frame_count,Pico.m.scanline,##__VA_ARGS__); \\r
 889 } while (0)\r
 890 #elif defined(_MSC_VER)\r
 891 #define elprintf\r
 892 #else\r
 893 #define elprintf(w,f,...)\r
 894 #endif\r
 895 \r
 896 // profiling\r
 897 #ifdef PPROF\r
 898 #include <platform/linux/pprof.h>\r
 899 #else\r
 900 #define pprof_init()\r
 901 #define pprof_finish()\r
 902 #define pprof_start(x)\r
 903 #define pprof_end(...)\r
 904 #define pprof_end_sub(...)\r
 905 #endif\r
 906 \r
 907 #ifdef EVT_LOG\r
 908 enum evt {\r
 909   EVT_FRAME_START,\r
 910   EVT_NEXT_LINE,\r
 911   EVT_RUN_START,\r
 912   EVT_RUN_END,\r
 913   EVT_POLL_START,\r
 914   EVT_POLL_END,\r
 915   EVT_CNT\r
 916 };\r
 917 \r
 918 enum evt_cpu {\r
 919   EVT_M68K,\r
 920   EVT_S68K,\r
 921   EVT_MSH2,\r
 922   EVT_SSH2,\r
 923   EVT_CPU_CNT\r
 924 };\r
 925 \r
 926 void pevt_log(unsigned int cycles, enum evt_cpu c, enum evt e);\r
 927 void pevt_dump(void);\r
 928 \r
 929 #define pevt_log_m68k(e) \\r
 930   pevt_log(SekCyclesDoneT(), EVT_M68K, e)\r
 931 #define pevt_log_m68k_o(e) \\r
 932   pevt_log(SekCyclesDoneT2(), EVT_M68K, e)\r
 933 #define pevt_log_sh2(sh2, e) \\r
 934   pevt_log(sh2_cycles_done_m68k(sh2), EVT_MSH2 + (sh2)->is_slave, e)\r
 935 #define pevt_log_sh2_o(sh2, e) \\r
 936   pevt_log((sh2)->m68krcycles_done, EVT_MSH2 + (sh2)->is_slave, e)\r
 937 #else\r
 938 #define pevt_log(c, e)\r
 939 #define pevt_log_m68k(e)\r
 940 #define pevt_log_m68k_o(e)\r
 941 #define pevt_log_sh2(sh2, e)\r
 942 #define pevt_log_sh2_o(sh2, e)\r
 943 #define pevt_dump()\r
 944 #endif\r
 945 \r
 946 // misc\r
 947 #ifdef _MSC_VER\r
 948 #define cdprintf\r
 949 #else\r
 950 #define cdprintf(x...)\r
 951 #endif\r
 952 \r
 953 #ifdef __i386__\r
 954 #define REGPARM(x) __attribute__((regparm(x)))\r
 955 #else\r
 956 #define REGPARM(x)\r
 957 #endif\r
 958 \r
 959 #ifdef __GNUC__\r
 960 #define NOINLINE __attribute__((noinline))\r
 961 #else\r
 962 #define NOINLINE\r
 963 #endif\r
 964 \r
 965 #ifdef __cplusplus\r
 966 } // End of extern "C"\r
 967 #endif\r
 968 \r
 969 #endif // PICO_INTERNAL_INCLUDED\r
 970 \r