pico/pico_int.h

   1 /*\r
   2  * PicoDrive - Internal Header File\r
   3  * (c) Copyright Dave, 2004\r
   4  * (C) notaz, 2006-2010\r
   5  *\r
   6  * This work is licensed under the terms of MAME license.\r
   7  * See COPYING file in the top-level directory.\r
   8  */\r
   9 \r
  10 #ifndef PICO_INTERNAL_INCLUDED\r
  11 #define PICO_INTERNAL_INCLUDED\r
  12 \r
  13 #include <stdio.h>\r
  14 #include <stdlib.h>\r
  15 #include <string.h>\r
  16 #include "pico.h"\r
  17 #include "carthw/carthw.h"\r
  18 \r
  19 //\r
  20 #define USE_POLL_DETECT\r
  21 \r
  22 #ifndef PICO_INTERNAL\r
  23 #define PICO_INTERNAL\r
  24 #endif\r
  25 #ifndef PICO_INTERNAL_ASM\r
  26 #define PICO_INTERNAL_ASM\r
  27 #endif\r
  28 \r
  29 // to select core, define EMU_C68K, EMU_M68K or EMU_F68K in your makefile or project\r
  30 \r
  31 #ifdef __cplusplus\r
  32 extern "C" {\r
  33 #endif\r
  34 \r
  35 \r
  36 // ----------------------- 68000 CPU -----------------------\r
  37 #ifdef EMU_C68K\r
  38 #include "../cpu/cyclone/Cyclone.h"\r
  39 extern struct Cyclone PicoCpuCM68k, PicoCpuCS68k;\r
  40 #define SekCyclesLeft     PicoCpuCM68k.cycles // cycles left for this run\r
  41 #define SekCyclesLeftS68k PicoCpuCS68k.cycles\r
  42 #define SekPc (PicoCpuCM68k.pc-PicoCpuCM68k.membase)\r
  43 #define SekPcS68k (PicoCpuCS68k.pc-PicoCpuCS68k.membase)\r
  44 #define SekDar(x)     (x < 8 ? PicoCpuCM68k.d[x] : PicoCpuCM68k.a[x - 8])\r
  45 #define SekDarS68k(x) (x < 8 ? PicoCpuCS68k.d[x] : PicoCpuCS68k.a[x - 8])\r
  46 #define SekSr     CycloneGetSr(&PicoCpuCM68k)\r
  47 #define SekSrS68k CycloneGetSr(&PicoCpuCS68k)\r
  48 #define SekSetStop(x) { PicoCpuCM68k.state_flags&=~1; if (x) { PicoCpuCM68k.state_flags|=1; PicoCpuCM68k.cycles=0; } }\r
  49 #define SekSetStopS68k(x) { PicoCpuCS68k.state_flags&=~1; if (x) { PicoCpuCS68k.state_flags|=1; PicoCpuCS68k.cycles=0; } }\r
  50 #define SekIsStoppedM68k() (PicoCpuCM68k.state_flags&1)\r
  51 #define SekIsStoppedS68k() (PicoCpuCS68k.state_flags&1)\r
  52 #define SekShouldInterrupt() (PicoCpuCM68k.irq > (PicoCpuCM68k.srh&7))\r
  53 \r
  54 #define SekNotPolling     PicoCpuCM68k.not_pol\r
  55 #define SekNotPollingS68k PicoCpuCS68k.not_pol\r
  56 \r
  57 #define SekInterrupt(i) PicoCpuCM68k.irq=i\r
  58 #define SekIrqLevel     PicoCpuCM68k.irq\r
  59 \r
  60 #endif\r
  61 \r
  62 #ifdef EMU_F68K\r
  63 #include "../cpu/fame/fame.h"\r
  64 extern M68K_CONTEXT PicoCpuFM68k, PicoCpuFS68k;\r
  65 #define SekCyclesLeft     PicoCpuFM68k.io_cycle_counter\r
  66 #define SekCyclesLeftS68k PicoCpuFS68k.io_cycle_counter\r
  67 #define SekPc     fm68k_get_pc(&PicoCpuFM68k)\r
  68 #define SekPcS68k fm68k_get_pc(&PicoCpuFS68k)\r
  69 #define SekDar(x)     (x < 8 ? PicoCpuFM68k.dreg[x].D : PicoCpuFM68k.areg[x - 8].D)\r
  70 #define SekDarS68k(x) (x < 8 ? PicoCpuFS68k.dreg[x].D : PicoCpuFS68k.areg[x - 8].D)\r
  71 #define SekSr     PicoCpuFM68k.sr\r
  72 #define SekSrS68k PicoCpuFS68k.sr\r
  73 #define SekSetStop(x) { \\r
  74         PicoCpuFM68k.execinfo &= ~FM68K_HALTED; \\r
  75         if (x) { PicoCpuFM68k.execinfo |= FM68K_HALTED; PicoCpuFM68k.io_cycle_counter = 0; } \\r
  76 }\r
  77 #define SekSetStopS68k(x) { \\r
  78         PicoCpuFS68k.execinfo &= ~FM68K_HALTED; \\r
  79         if (x) { PicoCpuFS68k.execinfo |= FM68K_HALTED; PicoCpuFS68k.io_cycle_counter = 0; } \\r
  80 }\r
  81 #define SekIsStoppedM68k() (PicoCpuFM68k.execinfo&FM68K_HALTED)\r
  82 #define SekIsStoppedS68k() (PicoCpuFS68k.execinfo&FM68K_HALTED)\r
  83 #define SekShouldInterrupt() fm68k_would_interrupt()\r
  84 \r
  85 #define SekNotPolling     PicoCpuFM68k.not_polling\r
  86 #define SekNotPollingS68k PicoCpuFS68k.not_polling\r
  87 \r
  88 #define SekInterrupt(irq) PicoCpuFM68k.interrupts[0]=irq\r
  89 #define SekIrqLevel       PicoCpuFM68k.interrupts[0]\r
  90 \r
  91 #endif\r
  92 \r
  93 #ifdef EMU_M68K\r
  94 #include "../cpu/musashi/m68kcpu.h"\r
  95 extern m68ki_cpu_core PicoCpuMM68k, PicoCpuMS68k;\r
  96 #ifndef SekCyclesLeft\r
  97 #define SekCyclesLeft     PicoCpuMM68k.cyc_remaining_cycles\r
  98 #define SekCyclesLeftS68k PicoCpuMS68k.cyc_remaining_cycles\r
  99 #define SekPc m68k_get_reg(&PicoCpuMM68k, M68K_REG_PC)\r
 100 #define SekPcS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_PC)\r
 101 #define SekDar(x)     PicoCpuMM68k.dar[x]\r
 102 #define SekDarS68k(x) PicoCpuMS68k.dar[x]\r
 103 #define SekSr     m68k_get_reg(&PicoCpuMM68k, M68K_REG_SR)\r
 104 #define SekSrS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_SR)\r
 105 #define SekSetStop(x) { \\r
 106         if(x) { SET_CYCLES(0); PicoCpuMM68k.stopped=STOP_LEVEL_STOP; } \\r
 107         else PicoCpuMM68k.stopped=0; \\r
 108 }\r
 109 #define SekSetStopS68k(x) { \\r
 110         if(x) { SET_CYCLES(0); PicoCpuMS68k.stopped=STOP_LEVEL_STOP; } \\r
 111         else PicoCpuMS68k.stopped=0; \\r
 112 }\r
 113 #define SekIsStoppedM68k() (PicoCpuMM68k.stopped==STOP_LEVEL_STOP)\r
 114 #define SekIsStoppedS68k() (PicoCpuMS68k.stopped==STOP_LEVEL_STOP)\r
 115 #define SekShouldInterrupt() (CPU_INT_LEVEL > FLAG_INT_MASK)\r
 116 \r
 117 #define SekNotPolling     PicoCpuMM68k.not_polling\r
 118 #define SekNotPollingS68k PicoCpuMS68k.not_polling\r
 119 \r
 120 #define SekInterrupt(irq) { \\r
 121         void *oldcontext = m68ki_cpu_p; \\r
 122         m68k_set_context(&PicoCpuMM68k); \\r
 123         m68k_set_irq(irq); \\r
 124         m68k_set_context(oldcontext); \\r
 125 }\r
 126 #define SekIrqLevel (PicoCpuMM68k.int_level >> 8)\r
 127 \r
 128 #endif\r
 129 #endif // EMU_M68K\r
 130 \r
 131 // while running, cnt represents target of current timeslice\r
 132 // while not in SekRun(), it's actual cycles done\r
 133 // (but always use SekCyclesDone() if you need current position)\r
 134 // cnt may change if timeslice is ended prematurely or extended,\r
 135 // so we use SekCycleAim for the actual target\r
 136 extern unsigned int SekCycleCnt;\r
 137 extern unsigned int SekCycleAim;\r
 138 \r
 139 // number of cycles done (can be checked anywhere)\r
 140 #define SekCyclesDone()  (SekCycleCnt - SekCyclesLeft)\r
 141 \r
 142 // burn cycles while not in SekRun() and while in\r
 143 #define SekCyclesBurn(c)    SekCycleCnt += c\r
 144 #define SekCyclesBurnRun(c) { \\r
 145   SekCyclesLeft -= c; \\r
 146 }\r
 147 \r
 148 // note: sometimes may extend timeslice to delay an irq\r
 149 #define SekEndRun(after) { \\r
 150   SekCycleCnt -= SekCyclesLeft - (after); \\r
 151   SekCyclesLeft = after; \\r
 152 }\r
 153 \r
 154 extern unsigned int SekCycleCntS68k;\r
 155 extern unsigned int SekCycleAimS68k;\r
 156 \r
 157 #define SekEndRunS68k(after) { \\r
 158   if (SekCyclesLeftS68k > (after)) { \\r
 159     SekCycleCntS68k -= SekCyclesLeftS68k - (after); \\r
 160     SekCyclesLeftS68k = after; \\r
 161   } \\r
 162 }\r
 163 \r
 164 #define SekCyclesDoneS68k()  (SekCycleCntS68k - SekCyclesLeftS68k)\r
 165 \r
 166 // compare cycles, handling overflows\r
 167 // check if a > b\r
 168 #define CYCLES_GT(a, b) \\r
 169   ((int)((a) - (b)) > 0)\r
 170 // check if a >= b\r
 171 #define CYCLES_GE(a, b) \\r
 172   ((int)((a) - (b)) >= 0)\r
 173 \r
 174 // ----------------------- Z80 CPU -----------------------\r
 175 \r
 176 #if defined(_USE_DRZ80)\r
 177 #include "../cpu/DrZ80/drz80.h"\r
 178 \r
 179 extern struct DrZ80 drZ80;\r
 180 \r
 181 #define z80_run(cycles)    ((cycles) - DrZ80Run(&drZ80, cycles))\r
 182 #define z80_run_nr(cycles) DrZ80Run(&drZ80, cycles)\r
 183 #define z80_int()          drZ80.Z80_IRQ = 1\r
 184 #define z80_int()          drZ80.Z80_IRQ = 1\r
 185 #define z80_nmi()          drZ80.Z80IF |= 8\r
 186 \r
 187 #define z80_cyclesLeft     drZ80.cycles\r
 188 #define z80_pc()           (drZ80.Z80PC - drZ80.Z80PC_BASE)\r
 189 \r
 190 #elif defined(_USE_CZ80)\r
 191 #include "../cpu/cz80/cz80.h"\r
 192 \r
 193 #define z80_run(cycles)    Cz80_Exec(&CZ80, cycles)\r
 194 #define z80_run_nr(cycles) Cz80_Exec(&CZ80, cycles)\r
 195 #define z80_int()          Cz80_Set_IRQ(&CZ80, 0, HOLD_LINE)\r
 196 #define z80_nmi()          Cz80_Set_IRQ(&CZ80, IRQ_LINE_NMI, 0)\r
 197 \r
 198 #define z80_cyclesLeft     (CZ80.ICount - CZ80.ExtraCycles)\r
 199 #define z80_pc()           Cz80_Get_Reg(&CZ80, CZ80_PC)\r
 200 \r
 201 #else\r
 202 \r
 203 #define z80_run(cycles)    (cycles)\r
 204 #define z80_run_nr(cycles)\r
 205 #define z80_int()\r
 206 #define z80_nmi()\r
 207 \r
 208 #endif\r
 209 \r
 210 #define Z80_STATE_SIZE 0x60\r
 211 \r
 212 extern unsigned int last_z80_sync;\r
 213 extern int z80_cycle_cnt;        /* 'done' z80 cycles before z80_run() */\r
 214 extern int z80_cycle_aim;\r
 215 extern int z80_scanline;\r
 216 extern int z80_scanline_cycles;  /* cycles done until z80_scanline */\r
 217 \r
 218 #define z80_resetCycles() \\r
 219   last_z80_sync = SekCyclesDone(); \\r
 220   z80_cycle_cnt = z80_cycle_aim = z80_scanline = z80_scanline_cycles = 0;\r
 221 \r
 222 #define z80_cyclesDone() \\r
 223   (z80_cycle_aim - z80_cyclesLeft)\r
 224 \r
 225 #define cycles_68k_to_z80(x) ((x)*957 >> 11)\r
 226 \r
 227 // ----------------------- SH2 CPU -----------------------\r
 228 \r
 229 #include "cpu/sh2/sh2.h"\r
 230 \r
 231 extern SH2 sh2s[2];\r
 232 #define msh2 sh2s[0]\r
 233 #define ssh2 sh2s[1]\r
 234 \r
 235 #ifndef DRC_SH2\r
 236 # define sh2_end_run(sh2, after_) do { \\r
 237   if ((sh2)->icount > (after_)) { \\r
 238     (sh2)->cycles_timeslice -= (sh2)->icount - (after_); \\r
 239     (sh2)->icount = after_; \\r
 240   } \\r
 241 } while (0)\r
 242 # define sh2_cycles_left(sh2) (sh2)->icount\r
 243 # define sh2_burn_cycles(sh2, n) (sh2)->icount -= n\r
 244 # define sh2_pc(sh2) (sh2)->ppc\r
 245 #else\r
 246 # define sh2_end_run(sh2, after_) do { \\r
 247   int left_ = (signed int)(sh2)->sr >> 12; \\r
 248   if (left_ > (after_)) { \\r
 249     (sh2)->cycles_timeslice -= left_ - (after_); \\r
 250     (sh2)->sr &= 0xfff; \\r
 251     (sh2)->sr |= (after_) << 12; \\r
 252   } \\r
 253 } while (0)\r
 254 # define sh2_cycles_left(sh2) ((signed int)(sh2)->sr >> 12)\r
 255 # define sh2_burn_cycles(sh2, n) (sh2)->sr -= ((n) << 12)\r
 256 # define sh2_pc(sh2) (sh2)->pc\r
 257 #endif\r
 258 \r
 259 #define sh2_cycles_done(sh2) ((int)(sh2)->cycles_timeslice - sh2_cycles_left(sh2))\r
 260 #define sh2_cycles_done_t(sh2) \\r
 261   ((sh2)->m68krcycles_done * 3 + sh2_cycles_done(sh2))\r
 262 #define sh2_cycles_done_m68k(sh2) \\r
 263   ((sh2)->m68krcycles_done + (sh2_cycles_done(sh2) / 3))\r
 264 \r
 265 #define sh2_reg(c, x) (c) ? ssh2.r[x] : msh2.r[x]\r
 266 #define sh2_gbr(c)    (c) ? ssh2.gbr : msh2.gbr\r
 267 #define sh2_vbr(c)    (c) ? ssh2.vbr : msh2.vbr\r
 268 #define sh2_sr(c)   (((c) ? ssh2.sr : msh2.sr) & 0xfff)\r
 269 \r
 270 #define sh2_set_gbr(c, v) \\r
 271   { if (c) ssh2.gbr = v; else msh2.gbr = v; }\r
 272 #define sh2_set_vbr(c, v) \\r
 273   { if (c) ssh2.vbr = v; else msh2.vbr = v; }\r
 274 \r
 275 #define elprintf_sh2(sh2, w, f, ...) \\r
 276         elprintf(w,"%csh2 "f,(sh2)->is_slave?'s':'m',##__VA_ARGS__)\r
 277 \r
 278 // ---------------------------------------------------------\r
 279 \r
 280 // main oscillator clock which controls timing\r
 281 #define OSC_NTSC 53693100\r
 282 #define OSC_PAL  53203424\r
 283 \r
 284 struct PicoVideo\r
 285 {\r
 286   unsigned char reg[0x20];\r
 287   unsigned int command;       // 32-bit Command\r
 288   unsigned char pending;      // 1 if waiting for second half of 32-bit command\r
 289   unsigned char type;         // Command type (v/c/vsram read/write)\r
 290   unsigned short addr;        // Read/Write address\r
 291   int status;                 // Status bits\r
 292   unsigned char pending_ints; // pending interrupts: ??VH????\r
 293   signed char lwrite_cnt;     // VDP write count during active display line\r
 294   unsigned short v_counter;   // V-counter\r
 295   unsigned char pad[0x10];\r
 296 };\r
 297 \r
 298 struct PicoMisc\r
 299 {\r
 300   unsigned char rotate;\r
 301   unsigned char z80Run;\r
 302   unsigned char padTHPhase[2]; // 02 phase of gamepad TH switches\r
 303   unsigned short scanline;     // 04 0 to 261||311\r
 304   char dirtyPal;               // 06 Is the palette dirty (1 - change @ this frame, 2 - some time before)\r
 305   unsigned char hardware;      // 07 Hardware value for country\r
 306   unsigned char pal;           // 08 1=PAL 0=NTSC\r
 307   unsigned char sram_reg;      // 09 SRAM reg. See SRR_* below\r
 308   unsigned short z80_bank68k;  // 0a\r
 309   unsigned short pad0;\r
 310   unsigned char  ncart_in;     // 0e !cart_in\r
 311   unsigned char  z80_reset;    // 0f z80 reset held\r
 312   unsigned char  padDelay[2];  // 10 gamepad phase time outs, so we count a delay\r
 313   unsigned short eeprom_addr;  // EEPROM address register\r
 314   unsigned char  eeprom_cycle; // EEPROM cycle number\r
 315   unsigned char  eeprom_slave; // EEPROM slave word for X24C02 and better SRAMs\r
 316   unsigned char  eeprom_status;\r
 317   unsigned char  pad2;\r
 318   unsigned short dma_xfers;    // 18\r
 319   unsigned char  eeprom_wb[2]; // EEPROM latch/write buffer\r
 320   unsigned int  frame_count;   // 1c for movies and idle det\r
 321 };\r
 322 \r
 323 struct PicoMS\r
 324 {\r
 325   unsigned char carthw[0x10];\r
 326   unsigned char io_ctl;\r
 327   unsigned char nmi_state;\r
 328   unsigned char pad[0x4e];\r
 329 };\r
 330 \r
 331 // some assembly stuff depend on these, do not touch!\r
 332 struct Pico\r
 333 {\r
 334   unsigned char ram[0x10000];  // 0x00000 scratch ram\r
 335   union {                      // vram is byteswapped for easier reads when drawing\r
 336     unsigned short vram[0x8000];  // 0x10000\r
 337     unsigned char  vramb[0x4000]; // VRAM in SMS mode\r
 338   };\r
 339   unsigned char zram[0x2000];  // 0x20000 Z80 ram\r
 340   unsigned char ioports[0x10]; // XXX: fix asm and mv\r
 341   unsigned char pad[0xf0];     // unused\r
 342   unsigned short cram[0x40];   // 0x22100\r
 343   unsigned short vsram[0x40];  // 0x22180\r
 344 \r
 345   unsigned char *rom;          // 0x22200\r
 346   unsigned int romsize;        // 0x22204 (on 32bits)\r
 347 \r
 348   struct PicoMisc m;\r
 349   struct PicoVideo video;\r
 350   struct PicoMS ms;\r
 351 };\r
 352 \r
 353 // sram\r
 354 #define SRR_MAPPED   (1 << 0)\r
 355 #define SRR_READONLY (1 << 1)\r
 356 \r
 357 #define SRF_ENABLED  (1 << 0)\r
 358 #define SRF_EEPROM   (1 << 1)\r
 359 \r
 360 struct PicoSRAM\r
 361 {\r
 362   unsigned char *data;          // actual data\r
 363   unsigned int start;           // start address in 68k address space\r
 364   unsigned int end;\r
 365   unsigned char flags;          // 0c: SRF_*\r
 366   unsigned char unused2;\r
 367   unsigned char changed;\r
 368   unsigned char eeprom_type;    // eeprom type: 0: 7bit (24C01), 2: 2 addr words (X24C02+), 3: 3 addr words\r
 369   unsigned char unused3;\r
 370   unsigned char eeprom_bit_cl;  // bit number for cl\r
 371   unsigned char eeprom_bit_in;  // bit number for in\r
 372   unsigned char eeprom_bit_out; // bit number for out\r
 373   unsigned int size;\r
 374 };\r
 375 \r
 376 // MCD\r
 377 #define PCM_MIXBUF_LEN ((12500000 / 384) / 50 + 1)\r
 378 \r
 379 struct mcd_pcm\r
 380 {\r
 381         unsigned char control; // reg7\r
 382         unsigned char enabled; // reg8\r
 383         unsigned char cur_ch;\r
 384         unsigned char bank;\r
 385         unsigned int update_cycles;\r
 386 \r
 387         struct pcm_chan                 // 08, size 0x10\r
 388         {\r
 389                 unsigned char regs[8];\r
 390                 unsigned int  addr;     // .08: played sample address\r
 391                 int pad;\r
 392         } ch[8];\r
 393 };\r
 394 \r
 395 #define PCD_ST_S68K_RST 1\r
 396 \r
 397 struct mcd_misc\r
 398 {\r
 399   unsigned short hint_vector;\r
 400   unsigned char  busreq;          // not s68k_regs[1]\r
 401   unsigned char  s68k_pend_ints;\r
 402   unsigned int   state_flags;     // 04\r
 403   unsigned int   stopwatch_base_c;\r
 404   unsigned short m68k_poll_a;\r
 405   unsigned short m68k_poll_cnt;\r
 406   unsigned short s68k_poll_a;\r
 407   unsigned short s68k_poll_cnt;\r
 408   unsigned int   s68k_poll_clk;\r
 409   unsigned char  bcram_reg;       // 18: battery-backed RAM cart register\r
 410   unsigned char  dmna_ret_2m;\r
 411   unsigned char  need_sync;\r
 412   unsigned char  pad3;\r
 413   int pad4[9];\r
 414 };\r
 415 \r
 416 typedef struct\r
 417 {\r
 418   unsigned char bios[0x20000];                  // 000000: 128K\r
 419   union {                                       // 020000: 512K\r
 420     unsigned char prg_ram[0x80000];\r
 421     unsigned char prg_ram_b[4][0x20000];\r
 422   };\r
 423   union {                                       // 0a0000: 256K\r
 424     struct {\r
 425       unsigned char word_ram2M[0x40000];\r
 426       unsigned char unused0[0x20000];\r
 427     };\r
 428     struct {\r
 429       unsigned char unused1[0x20000];\r
 430       unsigned char word_ram1M[2][0x20000];\r
 431     };\r
 432   };\r
 433   union {                                       // 100000: 64K\r
 434     unsigned char pcm_ram[0x10000];\r
 435     unsigned char pcm_ram_b[0x10][0x1000];\r
 436   };\r
 437   unsigned char s68k_regs[0x200];               // 110000: GA, not CPU regs\r
 438   unsigned char bram[0x2000];                   // 110200: 8K\r
 439   struct mcd_misc m;                            // 112200: misc\r
 440   struct mcd_pcm pcm;                           // 112240:\r
 441   void *cdda_stream;\r
 442   int cdda_type;\r
 443   int pcm_mixbuf[PCM_MIXBUF_LEN * 2];\r
 444   int pcm_mixpos;\r
 445   char pcm_mixbuf_dirty;\r
 446   char pcm_regs_dirty;\r
 447 } mcd_state;\r
 448 \r
 449 // XXX: this will need to be reworked for cart+cd support.\r
 450 #define Pico_mcd ((mcd_state *)Pico.rom)\r
 451 \r
 452 // 32X\r
 453 #define P32XS_FM    (1<<15)\r
 454 #define P32XS_nCART (1<< 8)\r
 455 #define P32XS_REN   (1<< 7)\r
 456 #define P32XS_nRES  (1<< 1)\r
 457 #define P32XS_ADEN  (1<< 0)\r
 458 #define P32XS2_ADEN (1<< 9)\r
 459 #define P32XS_FULL  (1<< 7) // DREQ FIFO full\r
 460 #define P32XS_68S   (1<< 2)\r
 461 #define P32XS_DMA   (1<< 1)\r
 462 #define P32XS_RV    (1<< 0)\r
 463 \r
 464 #define P32XV_nPAL  (1<<15) // VDP\r
 465 #define P32XV_PRI   (1<< 7)\r
 466 #define P32XV_Mx    (3<< 0) // display mode mask\r
 467 \r
 468 #define P32XV_SFT   (1<< 0)\r
 469 \r
 470 #define P32XV_VBLK  (1<<15)\r
 471 #define P32XV_HBLK  (1<<14)\r
 472 #define P32XV_PEN   (1<<13)\r
 473 #define P32XV_nFEN  (1<< 1)\r
 474 #define P32XV_FS    (1<< 0)\r
 475 \r
 476 #define P32XP_RTP   (1<<7)  // PWM control\r
 477 #define P32XP_FULL  (1<<15) // PWM pulse\r
 478 #define P32XP_EMPTY (1<<14)\r
 479 \r
 480 #define P32XF_68KCPOLL   (1 << 0)\r
 481 #define P32XF_68KVPOLL   (1 << 1)\r
 482 #define P32XF_Z80_32X_IO (1 << 7) // z80 does 32x io\r
 483 \r
 484 #define P32XI_VRES (1 << 14/2) // IRL/2\r
 485 #define P32XI_VINT (1 << 12/2)\r
 486 #define P32XI_HINT (1 << 10/2)\r
 487 #define P32XI_CMD  (1 <<  8/2)\r
 488 #define P32XI_PWM  (1 <<  6/2)\r
 489 \r
 490 // peripheral reg access\r
 491 #define PREG8(regs,offs) ((unsigned char *)regs)[offs ^ 3]\r
 492 \r
 493 #define DMAC_FIFO_LEN (4*2)\r
 494 #define PWM_BUFF_LEN 1024 // in one channel samples\r
 495 \r
 496 #define SH2_DRCBLK_RAM_SHIFT 1\r
 497 #define SH2_DRCBLK_DA_SHIFT  1\r
 498 \r
 499 #define SH2_READ_SHIFT 25\r
 500 #define SH2_WRITE_SHIFT 25\r
 501 \r
 502 struct Pico32x\r
 503 {\r
 504   unsigned short regs[0x20];\r
 505   unsigned short vdp_regs[0x10]; // 0x40\r
 506   unsigned short sh2_regs[3];    // 0x60\r
 507   unsigned char pending_fb;\r
 508   unsigned char dirty_pal;\r
 509   unsigned int emu_flags;\r
 510   unsigned char sh2irq_mask[2];\r
 511   unsigned char sh2irqi[2];      // individual\r
 512   unsigned int sh2irqs;          // common irqs\r
 513   unsigned short dmac_fifo[DMAC_FIFO_LEN];\r
 514   unsigned int pad[4];\r
 515   unsigned int dmac0_fifo_ptr;\r
 516   unsigned short vdp_fbcr_fake;\r
 517   unsigned short pad2;\r
 518   unsigned char comm_dirty_68k;\r
 519   unsigned char comm_dirty_sh2;\r
 520   unsigned char pwm_irq_cnt;\r
 521   unsigned char pad1;\r
 522   unsigned short pwm_p[2];       // pwm pos in fifo\r
 523   unsigned int pwm_cycle_p;      // pwm play cursor (32x cycles)\r
 524   unsigned int reserved[6];\r
 525 };\r
 526 \r
 527 struct Pico32xMem\r
 528 {\r
 529   unsigned char  sdram[0x40000];\r
 530 #ifdef DRC_SH2\r
 531   unsigned short drcblk_ram[1 << (18 - SH2_DRCBLK_RAM_SHIFT)];\r
 532 #endif\r
 533   unsigned short dram[2][0x20000/2];    // AKA fb\r
 534   union {\r
 535     unsigned char  m68k_rom[0x100];\r
 536     unsigned char  m68k_rom_bank[0x10000]; // M68K_BANK_SIZE\r
 537   };\r
 538 #ifdef DRC_SH2\r
 539   unsigned short drcblk_da[2][1 << (12 - SH2_DRCBLK_DA_SHIFT)];\r
 540 #endif\r
 541   union {\r
 542     unsigned char  b[0x800];\r
 543     unsigned short w[0x800/2];\r
 544   } sh2_rom_m;\r
 545   union {\r
 546     unsigned char  b[0x400];\r
 547     unsigned short w[0x400/2];\r
 548   } sh2_rom_s;\r
 549   unsigned short pal[0x100];\r
 550   unsigned short pal_native[0x100];     // converted to native (for renderer)\r
 551   signed short   pwm[2*PWM_BUFF_LEN];   // PWM buffer for current frame\r
 552   signed short   pwm_current[2];        // current converted samples\r
 553   unsigned short pwm_fifo[2][4];        // [0] - current raw, others - fifo entries\r
 554 };\r
 555 \r
 556 // area.c\r
 557 extern void (*PicoLoadStateHook)(void);\r
 558 \r
 559 typedef struct {\r
 560         int chunk;\r
 561         int size;\r
 562         void *ptr;\r
 563 } carthw_state_chunk;\r
 564 extern carthw_state_chunk *carthw_chunks;\r
 565 #define CHUNK_CARTHW 64\r
 566 \r
 567 // cart.c\r
 568 extern int PicoCartResize(int newsize);\r
 569 extern void Byteswap(void *dst, const void *src, int len);\r
 570 extern void (*PicoCartMemSetup)(void);\r
 571 extern void (*PicoCartUnloadHook)(void);\r
 572 \r
 573 // debug.c\r
 574 int CM_compareRun(int cyc, int is_sub);\r
 575 \r
 576 // draw.c\r
 577 PICO_INTERNAL void PicoFrameStart(void);\r
 578 void PicoDrawSync(int to, int blank_last_line);\r
 579 void BackFill(int reg7, int sh);\r
 580 void FinalizeLine555(int sh, int line);\r
 581 extern int (*PicoScanBegin)(unsigned int num);\r
 582 extern int (*PicoScanEnd)(unsigned int num);\r
 583 extern int DrawScanline;\r
 584 #define MAX_LINE_SPRITES 29\r
 585 extern unsigned char HighLnSpr[240][3 + MAX_LINE_SPRITES];\r
 586 extern void *DrawLineDestBase;\r
 587 extern int DrawLineDestIncrement;\r
 588 \r
 589 // draw2.c\r
 590 PICO_INTERNAL void PicoFrameFull();\r
 591 \r
 592 // mode4.c\r
 593 void PicoFrameStartMode4(void);\r
 594 void PicoLineMode4(int line);\r
 595 void PicoDoHighPal555M4(void);\r
 596 void PicoDrawSetOutputMode4(pdso_t which);\r
 597 \r
 598 // memory.c\r
 599 PICO_INTERNAL void PicoMemSetup(void);\r
 600 unsigned int PicoRead8_io(unsigned int a);\r
 601 unsigned int PicoRead16_io(unsigned int a);\r
 602 void PicoWrite8_io(unsigned int a, unsigned int d);\r
 603 void PicoWrite16_io(unsigned int a, unsigned int d);\r
 604 \r
 605 // pico/memory.c\r
 606 PICO_INTERNAL void PicoMemSetupPico(void);\r
 607 \r
 608 // cd/cdc.c\r
 609 void cdc_init(void);\r
 610 void cdc_reset(void);\r
 611 int  cdc_context_save(unsigned char *state);\r
 612 int  cdc_context_load(unsigned char *state);\r
 613 int  cdc_context_load_old(unsigned char *state);\r
 614 void cdc_dma_update(void);\r
 615 int  cdc_decoder_update(unsigned char header[4]);\r
 616 void cdc_reg_w(unsigned char data);\r
 617 unsigned char  cdc_reg_r(void);\r
 618 unsigned short cdc_host_r(void);\r
 619 \r
 620 // cd/cdd.c\r
 621 void cdd_reset(void);\r
 622 int cdd_context_save(unsigned char *state);\r
 623 int cdd_context_load(unsigned char *state);\r
 624 int cdd_context_load_old(unsigned char *state);\r
 625 void cdd_read_data(unsigned char *dst);\r
 626 void cdd_read_audio(unsigned int samples);\r
 627 void cdd_update(void);\r
 628 void cdd_process(void);\r
 629 \r
 630 // cd/cd_image.c\r
 631 int load_cd_image(const char *cd_img_name, int *type);\r
 632 \r
 633 // cd/gfx.c\r
 634 void gfx_init(void);\r
 635 void gfx_start(unsigned int base);\r
 636 void gfx_update(unsigned int cycles);\r
 637 int gfx_context_save(unsigned char *state);\r
 638 int gfx_context_load(const unsigned char *state);\r
 639 \r
 640 // cd/gfx_dma.c\r
 641 void DmaSlowCell(unsigned int source, unsigned int a, int len, unsigned char inc);\r
 642 \r
 643 // cd/memory.c\r
 644 PICO_INTERNAL void PicoMemSetupCD(void);\r
 645 unsigned int PicoRead8_mcd_io(unsigned int a);\r
 646 unsigned int PicoRead16_mcd_io(unsigned int a);\r
 647 void PicoWrite8_mcd_io(unsigned int a, unsigned int d);\r
 648 void PicoWrite16_mcd_io(unsigned int a, unsigned int d);\r
 649 void pcd_state_loaded_mem(void);\r
 650 \r
 651 // pico.c\r
 652 extern struct Pico Pico;\r
 653 extern struct PicoSRAM SRam;\r
 654 extern int PicoPadInt[2];\r
 655 extern int emustatus;\r
 656 extern int scanlines_total;\r
 657 extern void (*PicoResetHook)(void);\r
 658 extern void (*PicoLineHook)(void);\r
 659 PICO_INTERNAL int  CheckDMA(void);\r
 660 PICO_INTERNAL void PicoDetectRegion(void);\r
 661 PICO_INTERNAL void PicoSyncZ80(unsigned int m68k_cycles_done);\r
 662 \r
 663 // cd/mcd.c\r
 664 #define PCDS_IEN1     (1<<1)\r
 665 #define PCDS_IEN2     (1<<2)\r
 666 #define PCDS_IEN3     (1<<3)\r
 667 #define PCDS_IEN4     (1<<4)\r
 668 #define PCDS_IEN5     (1<<5)\r
 669 #define PCDS_IEN6     (1<<6)\r
 670 \r
 671 PICO_INTERNAL void PicoInitMCD(void);\r
 672 PICO_INTERNAL void PicoExitMCD(void);\r
 673 PICO_INTERNAL void PicoPowerMCD(void);\r
 674 PICO_INTERNAL int  PicoResetMCD(void);\r
 675 PICO_INTERNAL void PicoFrameMCD(void);\r
 676 \r
 677 enum pcd_event {\r
 678   PCD_EVENT_CDC,\r
 679   PCD_EVENT_TIMER3,\r
 680   PCD_EVENT_GFX,\r
 681   PCD_EVENT_DMA,\r
 682   PCD_EVENT_COUNT,\r
 683 };\r
 684 extern unsigned int pcd_event_times[PCD_EVENT_COUNT];\r
 685 void pcd_event_schedule(unsigned int now, enum pcd_event event, int after);\r
 686 void pcd_event_schedule_s68k(enum pcd_event event, int after);\r
 687 void pcd_prepare_frame(void);\r
 688 unsigned int pcd_cycles_m68k_to_s68k(unsigned int c);\r
 689 int  pcd_sync_s68k(unsigned int m68k_target, int m68k_poll_sync);\r
 690 void pcd_run_cpus(int m68k_cycles);\r
 691 void pcd_soft_reset(void);\r
 692 void pcd_state_loaded(void);\r
 693 \r
 694 // cd/pcm.c\r
 695 void pcd_pcm_sync(unsigned int to);\r
 696 void pcd_pcm_update(int *buffer, int length, int stereo);\r
 697 void pcd_pcm_write(unsigned int a, unsigned int d);\r
 698 unsigned int pcd_pcm_read(unsigned int a);\r
 699 \r
 700 // pico/pico.c\r
 701 PICO_INTERNAL void PicoInitPico(void);\r
 702 PICO_INTERNAL void PicoReratePico(void);\r
 703 \r
 704 // pico/xpcm.c\r
 705 PICO_INTERNAL void PicoPicoPCMUpdate(short *buffer, int length, int stereo);\r
 706 PICO_INTERNAL void PicoPicoPCMReset(void);\r
 707 PICO_INTERNAL void PicoPicoPCMRerate(int xpcm_rate);\r
 708 \r
 709 // sek.c\r
 710 PICO_INTERNAL void SekInit(void);\r
 711 PICO_INTERNAL int  SekReset(void);\r
 712 PICO_INTERNAL void SekState(int *data);\r
 713 PICO_INTERNAL void SekSetRealTAS(int use_real);\r
 714 PICO_INTERNAL void SekPackCpu(unsigned char *cpu, int is_sub);\r
 715 PICO_INTERNAL void SekUnpackCpu(const unsigned char *cpu, int is_sub);\r
 716 void SekStepM68k(void);\r
 717 void SekInitIdleDet(void);\r
 718 void SekFinishIdleDet(void);\r
 719 #if defined(CPU_CMP_R) || defined(CPU_CMP_W)\r
 720 void SekTrace(int is_s68k);\r
 721 #else\r
 722 #define SekTrace(x)\r
 723 #endif\r
 724 \r
 725 // cd/sek.c\r
 726 PICO_INTERNAL void SekInitS68k(void);\r
 727 PICO_INTERNAL int  SekResetS68k(void);\r
 728 PICO_INTERNAL int  SekInterruptS68k(int irq);\r
 729 void SekInterruptClearS68k(int irq);\r
 730 \r
 731 // sound/sound.c\r
 732 extern short cdda_out_buffer[2*1152];\r
 733 extern int PsndLen_exc_cnt;\r
 734 extern int PsndLen_exc_add;\r
 735 extern int timer_a_next_oflow, timer_a_step; // in z80 cycles\r
 736 extern int timer_b_next_oflow, timer_b_step;\r
 737 \r
 738 void cdda_start_play(int lba_base, int lba_offset, int lb_len);\r
 739 \r
 740 void ym2612_sync_timers(int z80_cycles, int mode_old, int mode_new);\r
 741 void ym2612_pack_state(void);\r
 742 void ym2612_unpack_state(void);\r
 743 \r
 744 #define TIMER_NO_OFLOW 0x70000000\r
 745 // tA =   72 * (1024 - NA) / M\r
 746 #define TIMER_A_TICK_ZCYCLES  17203\r
 747 // tB = 1152 * (256 - NA) / M\r
 748 #define TIMER_B_TICK_ZCYCLES 262800 // 275251 broken, see Dai Makaimura\r
 749 \r
 750 #define timers_cycle() \\r
 751   if (timer_a_next_oflow > 0 && timer_a_next_oflow < TIMER_NO_OFLOW) \\r
 752     timer_a_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 753   if (timer_b_next_oflow > 0 && timer_b_next_oflow < TIMER_NO_OFLOW) \\r
 754     timer_b_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 755   ym2612_sync_timers(0, ym2612.OPN.ST.mode, ym2612.OPN.ST.mode);\r
 756 \r
 757 #define timers_reset() \\r
 758   timer_a_next_oflow = timer_b_next_oflow = TIMER_NO_OFLOW; \\r
 759   timer_a_step = TIMER_A_TICK_ZCYCLES * 1024; \\r
 760   timer_b_step = TIMER_B_TICK_ZCYCLES * 256;\r
 761 \r
 762 \r
 763 // videoport.c\r
 764 extern int line_base_cycles;\r
 765 PICO_INTERNAL_ASM void PicoVideoWrite(unsigned int a,unsigned short d);\r
 766 PICO_INTERNAL_ASM unsigned int PicoVideoRead(unsigned int a);\r
 767 PICO_INTERNAL_ASM unsigned int PicoVideoRead8(unsigned int a);\r
 768 extern int (*PicoDmaHook)(unsigned int source, int len, unsigned short **srcp, unsigned short **limitp);\r
 769 \r
 770 // misc.c\r
 771 PICO_INTERNAL_ASM void memcpy16(unsigned short *dest, unsigned short *src, int count);\r
 772 PICO_INTERNAL_ASM void memcpy16bswap(unsigned short *dest, void *src, int count);\r
 773 PICO_INTERNAL_ASM void memcpy32(int *dest, int *src, int count); // 32bit word count\r
 774 PICO_INTERNAL_ASM void memset32(int *dest, int c, int count);\r
 775 \r
 776 // eeprom.c\r
 777 void EEPROM_write8(unsigned int a, unsigned int d);\r
 778 void EEPROM_write16(unsigned int d);\r
 779 unsigned int EEPROM_read(void);\r
 780 \r
 781 // z80 functionality wrappers\r
 782 PICO_INTERNAL void z80_init(void);\r
 783 PICO_INTERNAL void z80_pack(void *data);\r
 784 PICO_INTERNAL int  z80_unpack(const void *data);\r
 785 PICO_INTERNAL void z80_reset(void);\r
 786 PICO_INTERNAL void z80_exit(void);\r
 787 \r
 788 // cd/misc.c\r
 789 PICO_INTERNAL_ASM void wram_2M_to_1M(unsigned char *m);\r
 790 PICO_INTERNAL_ASM void wram_1M_to_2M(unsigned char *m);\r
 791 \r
 792 // sound/sound.c\r
 793 PICO_INTERNAL void PsndReset(void);\r
 794 PICO_INTERNAL void PsndDoDAC(int line_to);\r
 795 PICO_INTERNAL void PsndClear(void);\r
 796 PICO_INTERNAL void PsndGetSamples(int y);\r
 797 PICO_INTERNAL void PsndGetSamplesMS(void);\r
 798 extern int PsndDacLine;\r
 799 \r
 800 // sms.c\r
 801 #ifndef NO_SMS\r
 802 void PicoPowerMS(void);\r
 803 void PicoResetMS(void);\r
 804 void PicoMemSetupMS(void);\r
 805 void PicoStateLoadedMS(void);\r
 806 void PicoFrameMS(void);\r
 807 void PicoFrameDrawOnlyMS(void);\r
 808 #else\r
 809 #define PicoPowerMS()\r
 810 #define PicoResetMS()\r
 811 #define PicoMemSetupMS()\r
 812 #define PicoStateLoadedMS()\r
 813 #define PicoFrameMS()\r
 814 #define PicoFrameDrawOnlyMS()\r
 815 #endif\r
 816 \r
 817 // 32x/32x.c\r
 818 #ifndef NO_32X\r
 819 extern struct Pico32x Pico32x;\r
 820 enum p32x_event {\r
 821   P32X_EVENT_PWM,\r
 822   P32X_EVENT_FILLEND,\r
 823   P32X_EVENT_HINT,\r
 824   P32X_EVENT_COUNT,\r
 825 };\r
 826 extern unsigned int p32x_event_times[P32X_EVENT_COUNT];\r
 827 \r
 828 void Pico32xInit(void);\r
 829 void PicoPower32x(void);\r
 830 void PicoReset32x(void);\r
 831 void Pico32xStartup(void);\r
 832 void PicoUnload32x(void);\r
 833 void PicoFrame32x(void);\r
 834 void Pico32xStateLoaded(int is_early);\r
 835 void p32x_sync_sh2s(unsigned int m68k_target);\r
 836 void p32x_sync_other_sh2(SH2 *sh2, unsigned int m68k_target);\r
 837 void p32x_update_irls(SH2 *active_sh2, int m68k_cycles);\r
 838 void p32x_trigger_irq(SH2 *sh2, int m68k_cycles, unsigned int mask);\r
 839 void p32x_update_cmd_irq(SH2 *sh2, int m68k_cycles);\r
 840 void p32x_reset_sh2s(void);\r
 841 void p32x_event_schedule(unsigned int now, enum p32x_event event, int after);\r
 842 void p32x_event_schedule_sh2(SH2 *sh2, enum p32x_event event, int after);\r
 843 void p32x_schedule_hint(SH2 *sh2, int m68k_cycles);\r
 844 \r
 845 // 32x/memory.c\r
 846 struct Pico32xMem *Pico32xMem;\r
 847 unsigned int PicoRead8_32x(unsigned int a);\r
 848 unsigned int PicoRead16_32x(unsigned int a);\r
 849 void PicoWrite8_32x(unsigned int a, unsigned int d);\r
 850 void PicoWrite16_32x(unsigned int a, unsigned int d);\r
 851 void PicoMemSetup32x(void);\r
 852 void Pico32xSwapDRAM(int b);\r
 853 void Pico32xMemStateLoaded(void);\r
 854 void p32x_m68k_poll_event(unsigned int flags);\r
 855 void p32x_sh2_poll_event(SH2 *sh2, unsigned int flags, unsigned int m68k_cycles);\r
 856 \r
 857 // 32x/draw.c\r
 858 void PicoDrawSetOutFormat32x(pdso_t which, int use_32x_line_mode);\r
 859 void FinalizeLine32xRGB555(int sh, int line);\r
 860 void PicoDraw32xLayer(int offs, int lines, int mdbg);\r
 861 void PicoDraw32xLayerMdOnly(int offs, int lines);\r
 862 extern int (*PicoScan32xBegin)(unsigned int num);\r
 863 extern int (*PicoScan32xEnd)(unsigned int num);\r
 864 enum {\r
 865   PDM32X_OFF,\r
 866   PDM32X_32X_ONLY,\r
 867   PDM32X_BOTH,\r
 868 };\r
 869 extern int Pico32xDrawMode;\r
 870 \r
 871 // 32x/pwm.c\r
 872 unsigned int p32x_pwm_read16(unsigned int a, SH2 *sh2,\r
 873   unsigned int m68k_cycles);\r
 874 void p32x_pwm_write16(unsigned int a, unsigned int d,\r
 875   SH2 *sh2, unsigned int m68k_cycles);\r
 876 void p32x_pwm_update(int *buf32, int length, int stereo);\r
 877 void p32x_pwm_ctl_changed(void);\r
 878 void p32x_pwm_schedule(unsigned int m68k_now);\r
 879 void p32x_pwm_schedule_sh2(SH2 *sh2);\r
 880 void p32x_pwm_sync_to_sh2(SH2 *sh2);\r
 881 void p32x_pwm_irq_event(unsigned int m68k_now);\r
 882 void p32x_pwm_state_loaded(void);\r
 883 \r
 884 // 32x/sh2soc.c\r
 885 void p32x_dreq0_trigger(void);\r
 886 void p32x_dreq1_trigger(void);\r
 887 void p32x_timers_recalc(void);\r
 888 void p32x_timers_do(unsigned int m68k_slice);\r
 889 void sh2_peripheral_reset(SH2 *sh2);\r
 890 unsigned int sh2_peripheral_read8(unsigned int a, SH2 *sh2);\r
 891 unsigned int sh2_peripheral_read16(unsigned int a, SH2 *sh2);\r
 892 unsigned int sh2_peripheral_read32(unsigned int a, SH2 *sh2);\r
 893 void REGPARM(3) sh2_peripheral_write8(unsigned int a, unsigned int d, SH2 *sh2);\r
 894 void REGPARM(3) sh2_peripheral_write16(unsigned int a, unsigned int d, SH2 *sh2);\r
 895 void REGPARM(3) sh2_peripheral_write32(unsigned int a, unsigned int d, SH2 *sh2);\r
 896 \r
 897 #else\r
 898 #define Pico32xInit()\r
 899 #define PicoPower32x()\r
 900 #define PicoReset32x()\r
 901 #define PicoFrame32x()\r
 902 #define PicoUnload32x()\r
 903 #define Pico32xStateLoaded()\r
 904 #define FinalizeLine32xRGB555 NULL\r
 905 #define p32x_pwm_update(...)\r
 906 #define p32x_timers_recalc()\r
 907 #endif\r
 908 \r
 909 /* avoid dependency on newer glibc */\r
 910 static __inline int isspace_(int c)\r
 911 {\r
 912         return (0x09 <= c && c <= 0x0d) || c == ' ';\r
 913 }\r
 914 \r
 915 #ifndef ARRAY_SIZE\r
 916 #define ARRAY_SIZE(x) (sizeof(x) / sizeof(x[0]))\r
 917 #endif\r
 918 \r
 919 // emulation event logging\r
 920 #ifndef EL_LOGMASK\r
 921 # ifdef __x86_64__ // HACK\r
 922 #  define EL_LOGMASK (EL_STATUS|EL_IDLE|EL_ANOMALY)\r
 923 # else\r
 924 #  define EL_LOGMASK (EL_STATUS)\r
 925 # endif\r
 926 #endif\r
 927 \r
 928 #define EL_HVCNT   0x00000001 /* hv counter reads */\r
 929 #define EL_SR      0x00000002 /* SR reads */\r
 930 #define EL_INTS    0x00000004 /* ints and acks */\r
 931 #define EL_YMTIMER 0x00000008 /* ym2612 timer stuff */\r
 932 #define EL_INTSW   0x00000010 /* log irq switching on/off */\r
 933 #define EL_ASVDP   0x00000020 /* VDP accesses during active scan */\r
 934 #define EL_VDPDMA  0x00000040 /* VDP DMA transfers and their timing */\r
 935 #define EL_BUSREQ  0x00000080 /* z80 busreq r/w or reset w */\r
 936 #define EL_Z80BNK  0x00000100 /* z80 i/o through bank area */\r
 937 #define EL_SRAMIO  0x00000200 /* sram i/o */\r
 938 #define EL_EEPROM  0x00000400 /* eeprom debug */\r
 939 #define EL_UIO     0x00000800 /* unmapped i/o */\r
 940 #define EL_IO      0x00001000 /* all i/o */\r
 941 #define EL_CDPOLL  0x00002000 /* MCD: log poll detection */\r
 942 #define EL_SVP     0x00004000 /* SVP stuff */\r
 943 #define EL_PICOHW  0x00008000 /* Pico stuff */\r
 944 #define EL_IDLE    0x00010000 /* idle loop det. */\r
 945 #define EL_CDREGS  0x00020000 /* MCD: register access */\r
 946 #define EL_CDREG3  0x00040000 /* MCD: register 3 only */\r
 947 #define EL_32X     0x00080000\r
 948 #define EL_PWM     0x00100000 /* 32X PWM stuff (LOTS of output) */\r
 949 #define EL_32XP    0x00200000 /* 32X peripherals */\r
 950 #define EL_CD      0x00400000 /* MCD */\r
 951 \r
 952 #define EL_STATUS  0x40000000 /* status messages */\r
 953 #define EL_ANOMALY 0x80000000 /* some unexpected conditions (during emulation) */\r
 954 \r
 955 #if EL_LOGMASK\r
 956 #define elprintf(w,f,...) \\r
 957 do { \\r
 958         if ((w) & EL_LOGMASK) \\r
 959                 lprintf("%05i:%03i: " f "\n",Pico.m.frame_count,Pico.m.scanline,##__VA_ARGS__); \\r
 960 } while (0)\r
 961 #elif defined(_MSC_VER)\r
 962 #define elprintf\r
 963 #else\r
 964 #define elprintf(w,f,...)\r
 965 #endif\r
 966 \r
 967 // profiling\r
 968 #ifdef PPROF\r
 969 #include <platform/linux/pprof.h>\r
 970 #else\r
 971 #define pprof_init()\r
 972 #define pprof_finish()\r
 973 #define pprof_start(x)\r
 974 #define pprof_end(...)\r
 975 #define pprof_end_sub(...)\r
 976 #endif\r
 977 \r
 978 #ifdef EVT_LOG\r
 979 enum evt {\r
 980   EVT_FRAME_START,\r
 981   EVT_NEXT_LINE,\r
 982   EVT_RUN_START,\r
 983   EVT_RUN_END,\r
 984   EVT_POLL_START,\r
 985   EVT_POLL_END,\r
 986   EVT_CNT\r
 987 };\r
 988 \r
 989 enum evt_cpu {\r
 990   EVT_M68K,\r
 991   EVT_S68K,\r
 992   EVT_MSH2,\r
 993   EVT_SSH2,\r
 994   EVT_CPU_CNT\r
 995 };\r
 996 \r
 997 void pevt_log(unsigned int cycles, enum evt_cpu c, enum evt e);\r
 998 void pevt_dump(void);\r
 999 \r
1000 #define pevt_log_m68k(e) \\r
1001   pevt_log(SekCyclesDone(), EVT_M68K, e)\r
1002 #define pevt_log_m68k_o(e) \\r
1003   pevt_log(SekCyclesDone(), EVT_M68K, e)\r
1004 #define pevt_log_sh2(sh2, e) \\r
1005   pevt_log(sh2_cycles_done_m68k(sh2), EVT_MSH2 + (sh2)->is_slave, e)\r
1006 #define pevt_log_sh2_o(sh2, e) \\r
1007   pevt_log((sh2)->m68krcycles_done, EVT_MSH2 + (sh2)->is_slave, e)\r
1008 #else\r
1009 #define pevt_log(c, e)\r
1010 #define pevt_log_m68k(e)\r
1011 #define pevt_log_m68k_o(e)\r
1012 #define pevt_log_sh2(sh2, e)\r
1013 #define pevt_log_sh2_o(sh2, e)\r
1014 #define pevt_dump()\r
1015 #endif\r
1016 \r
1017 // misc\r
1018 #ifdef _MSC_VER\r
1019 #define cdprintf\r
1020 #else\r
1021 #define cdprintf(x...)\r
1022 #endif\r
1023 \r
1024 #if defined(__GNUC__) && defined(__i386__)\r
1025 #define REGPARM(x) __attribute__((regparm(x)))\r
1026 #else\r
1027 #define REGPARM(x)\r
1028 #endif\r
1029 \r
1030 #ifdef __GNUC__\r
1031 #define NOINLINE __attribute__((noinline))\r
1032 #else\r
1033 #define NOINLINE\r
1034 #endif\r
1035 \r
1036 #ifdef __cplusplus\r
1037 } // End of extern "C"\r
1038 #endif\r
1039 \r
1040 #endif // PICO_INTERNAL_INCLUDED\r
1041 \r