pico/pico_int.h

   1 /*\r
   2  * PicoDrive - Internal Header File\r
   3  * (c) Copyright Dave, 2004\r
   4  * (C) notaz, 2006-2010\r
   5  *\r
   6  * This work is licensed under the terms of MAME license.\r
   7  * See COPYING file in the top-level directory.\r
   8  */\r
   9 \r
  10 #ifndef PICO_INTERNAL_INCLUDED\r
  11 #define PICO_INTERNAL_INCLUDED\r
  12 \r
  13 #include <stdio.h>\r
  14 #include <stdlib.h>\r
  15 #include <string.h>\r
  16 #include "pico.h"\r
  17 #include "carthw/carthw.h"\r
  18 \r
  19 //\r
  20 #define USE_POLL_DETECT\r
  21 \r
  22 #ifndef PICO_INTERNAL\r
  23 #define PICO_INTERNAL\r
  24 #endif\r
  25 #ifndef PICO_INTERNAL_ASM\r
  26 #define PICO_INTERNAL_ASM\r
  27 #endif\r
  28 \r
  29 // to select core, define EMU_C68K, EMU_M68K or EMU_F68K in your makefile or project\r
  30 \r
  31 #ifdef __cplusplus\r
  32 extern "C" {\r
  33 #endif\r
  34 \r
  35 \r
  36 // ----------------------- 68000 CPU -----------------------\r
  37 #ifdef EMU_C68K\r
  38 #include "../cpu/cyclone/Cyclone.h"\r
  39 extern struct Cyclone PicoCpuCM68k, PicoCpuCS68k;\r
  40 #define SekCyclesLeftNoMCD PicoCpuCM68k.cycles // cycles left for this run\r
  41 #define SekCyclesLeft \\r
  42         (((PicoAHW&1) && (PicoOpt & POPT_EN_MCD_PSYNC)) ? (SekCycleAim-SekCycleCnt) : SekCyclesLeftNoMCD)\r
  43 #define SekCyclesLeftS68k \\r
  44         ((PicoOpt & POPT_EN_MCD_PSYNC) ? (SekCycleAimS68k-SekCycleCntS68k) : PicoCpuCS68k.cycles)\r
  45 #define SekEndTimeslice(after) PicoCpuCM68k.cycles=after\r
  46 #define SekEndTimesliceS68k(after) PicoCpuCS68k.cycles=after\r
  47 #define SekPc (PicoCpuCM68k.pc-PicoCpuCM68k.membase)\r
  48 #define SekPcS68k (PicoCpuCS68k.pc-PicoCpuCS68k.membase)\r
  49 #define SekDar(x) (x < 8 ? PicoCpuCM68k.d[x] : PicoCpuCM68k.a[x - 8])\r
  50 #define SekSr     CycloneGetSr(&PicoCpuCM68k)\r
  51 #define SekSetStop(x) { PicoCpuCM68k.state_flags&=~1; if (x) { PicoCpuCM68k.state_flags|=1; PicoCpuCM68k.cycles=0; } }\r
  52 #define SekSetStopS68k(x) { PicoCpuCS68k.state_flags&=~1; if (x) { PicoCpuCS68k.state_flags|=1; PicoCpuCS68k.cycles=0; } }\r
  53 #define SekIsStoppedM68k() (PicoCpuCM68k.state_flags&1)\r
  54 #define SekIsStoppedS68k() (PicoCpuCS68k.state_flags&1)\r
  55 #define SekShouldInterrupt (PicoCpuCM68k.irq > (PicoCpuCM68k.srh&7))\r
  56 \r
  57 #define SekInterrupt(i) PicoCpuCM68k.irq=i\r
  58 #define SekIrqLevel     PicoCpuCM68k.irq\r
  59 \r
  60 #ifdef EMU_M68K\r
  61 #define EMU_CORE_DEBUG\r
  62 #endif\r
  63 #endif\r
  64 \r
  65 #ifdef EMU_F68K\r
  66 #include "../cpu/fame/fame.h"\r
  67 extern M68K_CONTEXT PicoCpuFM68k, PicoCpuFS68k;\r
  68 #define SekCyclesLeftNoMCD PicoCpuFM68k.io_cycle_counter\r
  69 #define SekCyclesLeft \\r
  70         (((PicoAHW&1) && (PicoOpt & POPT_EN_MCD_PSYNC)) ? (SekCycleAim-SekCycleCnt) : SekCyclesLeftNoMCD)\r
  71 #define SekCyclesLeftS68k \\r
  72         ((PicoOpt & POPT_EN_MCD_PSYNC) ? (SekCycleAimS68k-SekCycleCntS68k) : PicoCpuFS68k.io_cycle_counter)\r
  73 #define SekEndTimeslice(after) PicoCpuFM68k.io_cycle_counter=after\r
  74 #define SekEndTimesliceS68k(after) PicoCpuFS68k.io_cycle_counter=after\r
  75 #define SekPc     fm68k_get_pc(&PicoCpuFM68k)\r
  76 #define SekPcS68k fm68k_get_pc(&PicoCpuFS68k)\r
  77 #define SekDar(x) (x < 8 ? PicoCpuFM68k.dreg[x].D : PicoCpuFM68k.areg[x - 8].D)\r
  78 #define SekSr     PicoCpuFM68k.sr\r
  79 #define SekSetStop(x) { \\r
  80         PicoCpuFM68k.execinfo &= ~FM68K_HALTED; \\r
  81         if (x) { PicoCpuFM68k.execinfo |= FM68K_HALTED; PicoCpuFM68k.io_cycle_counter = 0; } \\r
  82 }\r
  83 #define SekSetStopS68k(x) { \\r
  84         PicoCpuFS68k.execinfo &= ~FM68K_HALTED; \\r
  85         if (x) { PicoCpuFS68k.execinfo |= FM68K_HALTED; PicoCpuFS68k.io_cycle_counter = 0; } \\r
  86 }\r
  87 #define SekIsStoppedM68k() (PicoCpuFM68k.execinfo&FM68K_HALTED)\r
  88 #define SekIsStoppedS68k() (PicoCpuFS68k.execinfo&FM68K_HALTED)\r
  89 #define SekShouldInterrupt fm68k_would_interrupt()\r
  90 \r
  91 #define SekInterrupt(irq) PicoCpuFM68k.interrupts[0]=irq\r
  92 #define SekIrqLevel       PicoCpuFM68k.interrupts[0]\r
  93 \r
  94 #ifdef EMU_M68K\r
  95 #define EMU_CORE_DEBUG\r
  96 #endif\r
  97 #endif\r
  98 \r
  99 #ifdef EMU_M68K\r
 100 #include "../cpu/musashi/m68kcpu.h"\r
 101 extern m68ki_cpu_core PicoCpuMM68k, PicoCpuMS68k;\r
 102 #ifndef SekCyclesLeft\r
 103 #define SekCyclesLeftNoMCD PicoCpuMM68k.cyc_remaining_cycles\r
 104 #define SekCyclesLeft \\r
 105         (((PicoAHW&1) && (PicoOpt & POPT_EN_MCD_PSYNC)) ? (SekCycleAim-SekCycleCnt) : SekCyclesLeftNoMCD)\r
 106 #define SekCyclesLeftS68k \\r
 107         ((PicoOpt & POPT_EN_MCD_PSYNC) ? (SekCycleAimS68k-SekCycleCntS68k) : PicoCpuMS68k.cyc_remaining_cycles)\r
 108 #define SekEndTimeslice(after) SET_CYCLES(after)\r
 109 #define SekEndTimesliceS68k(after) PicoCpuMS68k.cyc_remaining_cycles=after\r
 110 #define SekPc m68k_get_reg(&PicoCpuMM68k, M68K_REG_PC)\r
 111 #define SekPcS68k m68k_get_reg(&PicoCpuMS68k, M68K_REG_PC)\r
 112 #define SekDar(x) PicoCpuMM68k.dar[x]\r
 113 #define SekSr m68k_get_reg(&PicoCpuMM68k, M68K_REG_SR)\r
 114 #define SekSetStop(x) { \\r
 115         if(x) { SET_CYCLES(0); PicoCpuMM68k.stopped=STOP_LEVEL_STOP; } \\r
 116         else PicoCpuMM68k.stopped=0; \\r
 117 }\r
 118 #define SekSetStopS68k(x) { \\r
 119         if(x) { SET_CYCLES(0); PicoCpuMS68k.stopped=STOP_LEVEL_STOP; } \\r
 120         else PicoCpuMS68k.stopped=0; \\r
 121 }\r
 122 #define SekIsStoppedM68k() (PicoCpuMM68k.stopped==STOP_LEVEL_STOP)\r
 123 #define SekIsStoppedS68k() (PicoCpuMS68k.stopped==STOP_LEVEL_STOP)\r
 124 #define SekShouldInterrupt (CPU_INT_LEVEL > FLAG_INT_MASK)\r
 125 \r
 126 #define SekInterrupt(irq) { \\r
 127         void *oldcontext = m68ki_cpu_p; \\r
 128         m68k_set_context(&PicoCpuMM68k); \\r
 129         m68k_set_irq(irq); \\r
 130         m68k_set_context(oldcontext); \\r
 131 }\r
 132 #define SekIrqLevel (PicoCpuMM68k.int_level >> 8)\r
 133 \r
 134 #endif\r
 135 #endif // EMU_M68K\r
 136 \r
 137 extern int SekCycleCnt; // cycles done in this frame\r
 138 extern int SekCycleAim; // cycle aim\r
 139 extern unsigned int SekCycleCntT; // total cycle counter, updated once per frame\r
 140 \r
 141 #define SekCyclesReset() { \\r
 142         SekCycleCntT+=SekCycleAim; \\r
 143         SekCycleCnt-=SekCycleAim; \\r
 144         SekCycleAim=0; \\r
 145 }\r
 146 #define SekCyclesBurn(c)  SekCycleCnt+=c\r
 147 #define SekCyclesDone()  (SekCycleAim-SekCyclesLeft)    // number of cycles done in this frame (can be checked anywhere)\r
 148 #define SekCyclesDoneT() (SekCycleCntT+SekCyclesDone()) // total nuber of cycles done for this rom\r
 149 \r
 150 #define SekEndRun(after) { \\r
 151         SekCycleCnt -= SekCyclesLeft - (after); \\r
 152         if (SekCycleCnt < 0) SekCycleCnt = 0; \\r
 153         SekEndTimeslice(after); \\r
 154 }\r
 155 \r
 156 #define SekEndRunS68k(after) { \\r
 157         SekCycleCntS68k -= SekCyclesLeftS68k - (after); \\r
 158         if (SekCycleCntS68k < 0) SekCycleCntS68k = 0; \\r
 159         SekEndTimesliceS68k(after); \\r
 160 }\r
 161 \r
 162 extern int SekCycleCntS68k;\r
 163 extern int SekCycleAimS68k;\r
 164 \r
 165 #define SekCyclesResetS68k() { \\r
 166         SekCycleCntS68k-=SekCycleAimS68k; \\r
 167         SekCycleAimS68k=0; \\r
 168 }\r
 169 #define SekCyclesDoneS68k()  (SekCycleAimS68k-SekCyclesLeftS68k)\r
 170 \r
 171 #ifdef EMU_CORE_DEBUG\r
 172 extern int dbg_irq_level;\r
 173 #undef SekEndTimeslice\r
 174 #undef SekCyclesBurn\r
 175 #undef SekEndRun\r
 176 #undef SekInterrupt\r
 177 #define SekEndTimeslice(c)\r
 178 #define SekCyclesBurn(c) c\r
 179 #define SekEndRun(c)\r
 180 #define SekInterrupt(irq) dbg_irq_level=irq\r
 181 #endif\r
 182 \r
 183 // ----------------------- Z80 CPU -----------------------\r
 184 \r
 185 #if defined(_USE_DRZ80)\r
 186 #include "../cpu/DrZ80/drz80.h"\r
 187 \r
 188 extern struct DrZ80 drZ80;\r
 189 \r
 190 #define z80_run(cycles)    ((cycles) - DrZ80Run(&drZ80, cycles))\r
 191 #define z80_run_nr(cycles) DrZ80Run(&drZ80, cycles)\r
 192 #define z80_int()          drZ80.Z80_IRQ = 1\r
 193 \r
 194 #define z80_cyclesLeft     drZ80.cycles\r
 195 #define z80_pc()           (drZ80.Z80PC - drZ80.Z80PC_BASE)\r
 196 \r
 197 #elif defined(_USE_CZ80)\r
 198 #include "../cpu/cz80/cz80.h"\r
 199 \r
 200 #define z80_run(cycles)    Cz80_Exec(&CZ80, cycles)\r
 201 #define z80_run_nr(cycles) Cz80_Exec(&CZ80, cycles)\r
 202 #define z80_int()          Cz80_Set_IRQ(&CZ80, 0, HOLD_LINE)\r
 203 \r
 204 #define z80_cyclesLeft     (CZ80.ICount - CZ80.ExtraCycles)\r
 205 #define z80_pc()           Cz80_Get_Reg(&CZ80, CZ80_PC)\r
 206 \r
 207 #else\r
 208 \r
 209 #define z80_run(cycles)    (cycles)\r
 210 #define z80_run_nr(cycles)\r
 211 #define z80_int()\r
 212 \r
 213 #endif\r
 214 \r
 215 #define Z80_STATE_SIZE 0x60\r
 216 \r
 217 extern int z80stopCycle;         /* in 68k cycles */\r
 218 extern int z80_cycle_cnt;        /* 'done' z80 cycles before z80_run() */\r
 219 extern int z80_cycle_aim;\r
 220 extern int z80_scanline;\r
 221 extern int z80_scanline_cycles;  /* cycles done until z80_scanline */\r
 222 \r
 223 #define z80_resetCycles() \\r
 224   z80_cycle_cnt = z80_cycle_aim = z80_scanline = z80_scanline_cycles = 0;\r
 225 \r
 226 #define z80_cyclesDone() \\r
 227   (z80_cycle_aim - z80_cyclesLeft)\r
 228 \r
 229 #define cycles_68k_to_z80(x) ((x)*957 >> 11)\r
 230 \r
 231 // ----------------------- SH2 CPU -----------------------\r
 232 \r
 233 #include "cpu/sh2/sh2.h"\r
 234 \r
 235 extern SH2 sh2s[2];\r
 236 #define msh2 sh2s[0]\r
 237 #define ssh2 sh2s[1]\r
 238 \r
 239 #ifndef DRC_SH2\r
 240 # define ash2_end_run(after) if (sh2->icount > (after)) sh2->icount = after\r
 241 # define ash2_cycles_done() (sh2->cycles_timeslice - sh2->icount)\r
 242 #else\r
 243 # define ash2_end_run(after) { \\r
 244    if ((sh2->sr >> 12) > (after)) \\r
 245      { sh2->sr &= 0xfff; sh2->sr |= (after) << 12; } \\r
 246 }\r
 247 # define ash2_cycles_done() (sh2->cycles_timeslice - (sh2->sr >> 12))\r
 248 #endif\r
 249 \r
 250 //#define sh2_pc(c)     (c) ? ssh2.ppc : msh2.ppc\r
 251 #define sh2_pc(c)     (c) ? ssh2.pc : msh2.pc\r
 252 #define sh2_reg(c, x) (c) ? ssh2.r[x] : msh2.r[x]\r
 253 #define sh2_gbr(c)    (c) ? ssh2.gbr : msh2.gbr\r
 254 #define sh2_vbr(c)    (c) ? ssh2.vbr : msh2.vbr\r
 255 #define sh2_sr(c)   (((c) ? ssh2.sr : msh2.sr) & 0xfff)\r
 256 \r
 257 #define sh2_set_gbr(c, v) \\r
 258   { if (c) ssh2.gbr = v; else msh2.gbr = v; }\r
 259 #define sh2_set_vbr(c, v) \\r
 260   { if (c) ssh2.vbr = v; else msh2.vbr = v; }\r
 261 \r
 262 // ---------------------------------------------------------\r
 263 \r
 264 // main oscillator clock which controls timing\r
 265 #define OSC_NTSC 53693100\r
 266 #define OSC_PAL  53203424\r
 267 \r
 268 struct PicoVideo\r
 269 {\r
 270   unsigned char reg[0x20];\r
 271   unsigned int command;       // 32-bit Command\r
 272   unsigned char pending;      // 1 if waiting for second half of 32-bit command\r
 273   unsigned char type;         // Command type (v/c/vsram read/write)\r
 274   unsigned short addr;        // Read/Write address\r
 275   int status;                 // Status bits\r
 276   unsigned char pending_ints; // pending interrupts: ??VH????\r
 277   signed char lwrite_cnt;     // VDP write count during active display line\r
 278   unsigned short v_counter;   // V-counter\r
 279   unsigned char pad[0x10];\r
 280 };\r
 281 \r
 282 struct PicoMisc\r
 283 {\r
 284   unsigned char rotate;\r
 285   unsigned char z80Run;\r
 286   unsigned char padTHPhase[2]; // 02 phase of gamepad TH switches\r
 287   unsigned short scanline;     // 04 0 to 261||311\r
 288   char dirtyPal;               // 06 Is the palette dirty (1 - change @ this frame, 2 - some time before)\r
 289   unsigned char hardware;      // 07 Hardware value for country\r
 290   unsigned char pal;           // 08 1=PAL 0=NTSC\r
 291   unsigned char sram_reg;      // 09 SRAM reg. See SRR_* below\r
 292   unsigned short z80_bank68k;  // 0a\r
 293   unsigned short pad0;\r
 294   unsigned char  pad1;\r
 295   unsigned char  z80_reset;    // 0f z80 reset held\r
 296   unsigned char  padDelay[2];  // 10 gamepad phase time outs, so we count a delay\r
 297   unsigned short eeprom_addr;  // EEPROM address register\r
 298   unsigned char  eeprom_cycle; // EEPROM cycle number\r
 299   unsigned char  eeprom_slave; // EEPROM slave word for X24C02 and better SRAMs\r
 300   unsigned char  eeprom_status;\r
 301   unsigned char  pad2;\r
 302   unsigned short dma_xfers;    // 18\r
 303   unsigned char  eeprom_wb[2]; // EEPROM latch/write buffer\r
 304   unsigned int  frame_count;   // 1c for movies and idle det\r
 305 };\r
 306 \r
 307 struct PicoMS\r
 308 {\r
 309   unsigned char carthw[0x10];\r
 310   unsigned char io_ctl;\r
 311   unsigned char pad[0x4f];\r
 312 };\r
 313 \r
 314 // some assembly stuff depend on these, do not touch!\r
 315 struct Pico\r
 316 {\r
 317   unsigned char ram[0x10000];  // 0x00000 scratch ram\r
 318   union {                      // vram is byteswapped for easier reads when drawing\r
 319     unsigned short vram[0x8000];  // 0x10000\r
 320     unsigned char  vramb[0x4000]; // VRAM in SMS mode\r
 321   };\r
 322   unsigned char zram[0x2000];  // 0x20000 Z80 ram\r
 323   unsigned char ioports[0x10]; // XXX: fix asm and mv\r
 324   unsigned char pad[0xf0];     // unused\r
 325   unsigned short cram[0x40];   // 0x22100\r
 326   unsigned short vsram[0x40];  // 0x22180\r
 327 \r
 328   unsigned char *rom;          // 0x22200\r
 329   unsigned int romsize;        // 0x22204\r
 330 \r
 331   struct PicoMisc m;\r
 332   struct PicoVideo video;\r
 333   struct PicoMS ms;\r
 334 };\r
 335 \r
 336 // sram\r
 337 #define SRR_MAPPED   (1 << 0)\r
 338 #define SRR_READONLY (1 << 1)\r
 339 \r
 340 #define SRF_ENABLED  (1 << 0)\r
 341 #define SRF_EEPROM   (1 << 1)\r
 342 \r
 343 struct PicoSRAM\r
 344 {\r
 345   unsigned char *data;          // actual data\r
 346   unsigned int start;           // start address in 68k address space\r
 347   unsigned int end;\r
 348   unsigned char flags;          // 0c: SRF_*\r
 349   unsigned char unused2;\r
 350   unsigned char changed;\r
 351   unsigned char eeprom_type;    // eeprom type: 0: 7bit (24C01), 2: 2 addr words (X24C02+), 3: 3 addr words\r
 352   unsigned char unused3;\r
 353   unsigned char eeprom_bit_cl;  // bit number for cl\r
 354   unsigned char eeprom_bit_in;  // bit number for in\r
 355   unsigned char eeprom_bit_out; // bit number for out\r
 356   unsigned int size;\r
 357 };\r
 358 \r
 359 // MCD\r
 360 #include "cd/cd_sys.h"\r
 361 #include "cd/LC89510.h"\r
 362 #include "cd/gfx_cd.h"\r
 363 \r
 364 struct mcd_pcm\r
 365 {\r
 366         unsigned char control; // reg7\r
 367         unsigned char enabled; // reg8\r
 368         unsigned char cur_ch;\r
 369         unsigned char bank;\r
 370         int pad1;\r
 371 \r
 372         struct pcm_chan                 // 08, size 0x10\r
 373         {\r
 374                 unsigned char regs[8];\r
 375                 unsigned int  addr;     // .08: played sample address\r
 376                 int pad;\r
 377         } ch[8];\r
 378 };\r
 379 \r
 380 struct mcd_misc\r
 381 {\r
 382         unsigned short hint_vector;\r
 383         unsigned char  busreq;\r
 384         unsigned char  s68k_pend_ints;\r
 385         unsigned int   state_flags;     // 04: emu state: reset_pending\r
 386         unsigned int   counter75hz;\r
 387         unsigned int   pad0;\r
 388         int            timer_int3;      // 10\r
 389         unsigned int   timer_stopwatch;\r
 390         unsigned char  bcram_reg;       // 18: battery-backed RAM cart register\r
 391         unsigned char  pad2;\r
 392         unsigned short pad3;\r
 393         int pad[9];\r
 394 };\r
 395 \r
 396 typedef struct\r
 397 {\r
 398         unsigned char bios[0x20000];                    // 000000: 128K\r
 399         union {                                         // 020000: 512K\r
 400                 unsigned char prg_ram[0x80000];\r
 401                 unsigned char prg_ram_b[4][0x20000];\r
 402         };\r
 403         union {                                         // 0a0000: 256K\r
 404                 struct {\r
 405                         unsigned char word_ram2M[0x40000];\r
 406                         unsigned char unused0[0x20000];\r
 407                 };\r
 408                 struct {\r
 409                         unsigned char unused1[0x20000];\r
 410                         unsigned char word_ram1M[2][0x20000];\r
 411                 };\r
 412         };\r
 413         union {                                         // 100000: 64K\r
 414                 unsigned char pcm_ram[0x10000];\r
 415                 unsigned char pcm_ram_b[0x10][0x1000];\r
 416         };\r
 417         unsigned char s68k_regs[0x200];                 // 110000: GA, not CPU regs\r
 418         unsigned char bram[0x2000];                     // 110200: 8K\r
 419         struct mcd_misc m;                              // 112200: misc\r
 420         struct mcd_pcm pcm;                             // 112240:\r
 421         _scd_toc TOC;                                   // not to be saved\r
 422         CDD  cdd;\r
 423         CDC  cdc;\r
 424         _scd scd;\r
 425         Rot_Comp rot_comp;\r
 426 } mcd_state;\r
 427 \r
 428 // XXX: this will need to be reworked for cart+cd support.\r
 429 #define Pico_mcd ((mcd_state *)Pico.rom)\r
 430 \r
 431 // 32X\r
 432 #define P32XS_FM    (1<<15)\r
 433 #define P32XS_REN   (1<< 7)\r
 434 #define P32XS_nRES  (1<< 1)\r
 435 #define P32XS_ADEN  (1<< 0)\r
 436 #define P32XS2_ADEN (1<< 9)\r
 437 #define P32XS_FULL  (1<< 7) // DREQ FIFO full\r
 438 #define P32XS_68S   (1<< 2)\r
 439 #define P32XS_DMA   (1<< 1)\r
 440 #define P32XS_RV    (1<< 0)\r
 441 \r
 442 #define P32XV_nPAL  (1<<15) // VDP\r
 443 #define P32XV_PRI   (1<< 7)\r
 444 #define P32XV_Mx    (3<< 0) // display mode mask\r
 445 \r
 446 #define P32XV_SFT   (1<< 0)\r
 447 \r
 448 #define P32XV_VBLK  (1<<15)\r
 449 #define P32XV_HBLK  (1<<14)\r
 450 #define P32XV_PEN   (1<<13)\r
 451 #define P32XV_nFEN  (1<< 1)\r
 452 #define P32XV_FS    (1<< 0)\r
 453 \r
 454 #define P32XP_FULL  (1<<15) // PWM\r
 455 #define P32XP_EMPTY (1<<14)\r
 456 \r
 457 #define P32XF_68KPOLL   (1 << 0)\r
 458 #define P32XF_MSH2POLL  (1 << 1)\r
 459 #define P32XF_SSH2POLL  (1 << 2)\r
 460 #define P32XF_68KVPOLL  (1 << 3)\r
 461 #define P32XF_MSH2VPOLL (1 << 4)\r
 462 #define P32XF_SSH2VPOLL (1 << 5)\r
 463 \r
 464 #define P32XI_VRES (1 << 14/2) // IRL/2\r
 465 #define P32XI_VINT (1 << 12/2)\r
 466 #define P32XI_HINT (1 << 10/2)\r
 467 #define P32XI_CMD  (1 <<  8/2)\r
 468 #define P32XI_PWM  (1 <<  6/2)\r
 469 \r
 470 // peripheral reg access\r
 471 #define PREG8(regs,offs) ((unsigned char *)regs)[offs ^ 3]\r
 472 \r
 473 // real one is 4*2, but we use more because we don't lockstep\r
 474 #define DMAC_FIFO_LEN (4*4)\r
 475 #define PWM_BUFF_LEN 1024 // in one channel samples\r
 476 \r
 477 #define SH2_DRCBLK_RAM_SHIFT 1\r
 478 #define SH2_DRCBLK_DA_SHIFT  1\r
 479 \r
 480 #define SH2_WRITE_SHIFT 25\r
 481 \r
 482 struct Pico32x\r
 483 {\r
 484   unsigned short regs[0x20];\r
 485   unsigned short vdp_regs[0x10]; // 0x40\r
 486   unsigned short sh2_regs[3];    // 0x60\r
 487   unsigned char pending_fb;\r
 488   unsigned char dirty_pal;\r
 489   unsigned int emu_flags;\r
 490   unsigned char sh2irq_mask[2];\r
 491   unsigned char sh2irqi[2];      // individual\r
 492   unsigned int sh2irqs;          // common irqs\r
 493   unsigned short dmac_fifo[DMAC_FIFO_LEN];\r
 494   unsigned int dmac_ptr;\r
 495   unsigned int pwm_irq_sample_cnt;\r
 496   unsigned int reserved[9];\r
 497 };\r
 498 \r
 499 struct Pico32xMem\r
 500 {\r
 501   unsigned char  sdram[0x40000];\r
 502 #ifdef DRC_SH2\r
 503   unsigned short drcblk_ram[1 << (18 - SH2_DRCBLK_RAM_SHIFT)];\r
 504 #endif\r
 505   unsigned short dram[2][0x20000/2];    // AKA fb\r
 506   union {\r
 507     unsigned char  m68k_rom[0x100];\r
 508     unsigned char  m68k_rom_bank[0x10000]; // M68K_BANK_SIZE\r
 509   };\r
 510   unsigned char  data_array[2][0x1000]; // cache in SH2s (can be used as RAM)\r
 511 #ifdef DRC_SH2\r
 512   unsigned short drcblk_da[2][1 << (12 - SH2_DRCBLK_DA_SHIFT)];\r
 513 #endif\r
 514   unsigned char  sh2_rom_m[0x800];\r
 515   unsigned char  sh2_rom_s[0x400];\r
 516   unsigned short pal[0x100];\r
 517   unsigned short pal_native[0x100];     // converted to native (for renderer)\r
 518   unsigned int   sh2_peri_regs[2][0x200/4]; // periphereal regs of SH2s\r
 519   signed short   pwm[2*PWM_BUFF_LEN];   // PWM buffer for current frame\r
 520 };\r
 521 \r
 522 // area.c\r
 523 extern void (*PicoLoadStateHook)(void);\r
 524 \r
 525 typedef struct {\r
 526         int chunk;\r
 527         int size;\r
 528         void *ptr;\r
 529 } carthw_state_chunk;\r
 530 extern carthw_state_chunk *carthw_chunks;\r
 531 #define CHUNK_CARTHW 64\r
 532 \r
 533 // cart.c\r
 534 extern int PicoCartResize(int newsize);\r
 535 extern void Byteswap(void *dst, const void *src, int len);\r
 536 extern void (*PicoCartMemSetup)(void);\r
 537 extern void (*PicoCartUnloadHook)(void);\r
 538 \r
 539 // debug.c\r
 540 int CM_compareRun(int cyc, int is_sub);\r
 541 \r
 542 // draw.c\r
 543 PICO_INTERNAL void PicoFrameStart(void);\r
 544 void PicoDrawSync(int to, int blank_last_line);\r
 545 void BackFill(int reg7, int sh);\r
 546 void FinalizeLine555(int sh, int line);\r
 547 extern int (*PicoScanBegin)(unsigned int num);\r
 548 extern int (*PicoScanEnd)(unsigned int num);\r
 549 extern int DrawScanline;\r
 550 #define MAX_LINE_SPRITES 29\r
 551 extern unsigned char HighLnSpr[240][3 + MAX_LINE_SPRITES];\r
 552 extern void *DrawLineDestBase;\r
 553 extern int DrawLineDestIncrement;\r
 554 \r
 555 // draw2.c\r
 556 PICO_INTERNAL void PicoFrameFull();\r
 557 \r
 558 // mode4.c\r
 559 void PicoFrameStartMode4(void);\r
 560 void PicoLineMode4(int line);\r
 561 void PicoDoHighPal555M4(void);\r
 562 void PicoDrawSetOutputMode4(pdso_t which);\r
 563 \r
 564 // memory.c\r
 565 PICO_INTERNAL void PicoMemSetup(void);\r
 566 unsigned int PicoRead8_io(unsigned int a);\r
 567 unsigned int PicoRead16_io(unsigned int a);\r
 568 void PicoWrite8_io(unsigned int a, unsigned int d);\r
 569 void PicoWrite16_io(unsigned int a, unsigned int d);\r
 570 \r
 571 // pico/memory.c\r
 572 PICO_INTERNAL void PicoMemSetupPico(void);\r
 573 \r
 574 // cd/memory.c\r
 575 PICO_INTERNAL void PicoMemSetupCD(void);\r
 576 void PicoMemStateLoaded(void);\r
 577 \r
 578 // pico.c\r
 579 extern struct Pico Pico;\r
 580 extern struct PicoSRAM SRam;\r
 581 extern int PicoPadInt[2];\r
 582 extern int emustatus;\r
 583 extern int scanlines_total;\r
 584 extern void (*PicoResetHook)(void);\r
 585 extern void (*PicoLineHook)(void);\r
 586 PICO_INTERNAL int  CheckDMA(void);\r
 587 PICO_INTERNAL void PicoDetectRegion(void);\r
 588 PICO_INTERNAL void PicoSyncZ80(int m68k_cycles_done);\r
 589 \r
 590 // cd/pico.c\r
 591 PICO_INTERNAL void PicoInitMCD(void);\r
 592 PICO_INTERNAL void PicoExitMCD(void);\r
 593 PICO_INTERNAL void PicoPowerMCD(void);\r
 594 PICO_INTERNAL int  PicoResetMCD(void);\r
 595 PICO_INTERNAL void PicoFrameMCD(void);\r
 596 \r
 597 // pico/pico.c\r
 598 PICO_INTERNAL void PicoInitPico(void);\r
 599 PICO_INTERNAL void PicoReratePico(void);\r
 600 \r
 601 // pico/xpcm.c\r
 602 PICO_INTERNAL void PicoPicoPCMUpdate(short *buffer, int length, int stereo);\r
 603 PICO_INTERNAL void PicoPicoPCMReset(void);\r
 604 PICO_INTERNAL void PicoPicoPCMRerate(int xpcm_rate);\r
 605 \r
 606 // sek.c\r
 607 PICO_INTERNAL void SekInit(void);\r
 608 PICO_INTERNAL int  SekReset(void);\r
 609 PICO_INTERNAL void SekState(int *data);\r
 610 PICO_INTERNAL void SekSetRealTAS(int use_real);\r
 611 PICO_INTERNAL void SekPackCpu(unsigned char *cpu, int is_sub);\r
 612 PICO_INTERNAL void SekUnpackCpu(const unsigned char *cpu, int is_sub);\r
 613 void SekStepM68k(void);\r
 614 void SekInitIdleDet(void);\r
 615 void SekFinishIdleDet(void);\r
 616 \r
 617 // cd/sek.c\r
 618 PICO_INTERNAL void SekInitS68k(void);\r
 619 PICO_INTERNAL int  SekResetS68k(void);\r
 620 PICO_INTERNAL int  SekInterruptS68k(int irq);\r
 621 \r
 622 // sound/sound.c\r
 623 PICO_INTERNAL void cdda_start_play();\r
 624 extern short cdda_out_buffer[2*1152];\r
 625 extern int PsndLen_exc_cnt;\r
 626 extern int PsndLen_exc_add;\r
 627 extern int timer_a_next_oflow, timer_a_step; // in z80 cycles\r
 628 extern int timer_b_next_oflow, timer_b_step;\r
 629 \r
 630 void ym2612_sync_timers(int z80_cycles, int mode_old, int mode_new);\r
 631 void ym2612_pack_state(void);\r
 632 void ym2612_unpack_state(void);\r
 633 \r
 634 #define TIMER_NO_OFLOW 0x70000000\r
 635 // tA =   72 * (1024 - NA) / M\r
 636 #define TIMER_A_TICK_ZCYCLES  17203\r
 637 // tB = 1152 * (256 - NA) / M\r
 638 #define TIMER_B_TICK_ZCYCLES 262800 // 275251 broken, see Dai Makaimura\r
 639 \r
 640 #define timers_cycle() \\r
 641   if (timer_a_next_oflow > 0 && timer_a_next_oflow < TIMER_NO_OFLOW) \\r
 642     timer_a_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 643   if (timer_b_next_oflow > 0 && timer_b_next_oflow < TIMER_NO_OFLOW) \\r
 644     timer_b_next_oflow -= Pico.m.pal ? 70938*256 : 59659*256; \\r
 645   ym2612_sync_timers(0, ym2612.OPN.ST.mode, ym2612.OPN.ST.mode);\r
 646 \r
 647 #define timers_reset() \\r
 648   timer_a_next_oflow = timer_b_next_oflow = TIMER_NO_OFLOW; \\r
 649   timer_a_step = TIMER_A_TICK_ZCYCLES * 1024; \\r
 650   timer_b_step = TIMER_B_TICK_ZCYCLES * 256;\r
 651 \r
 652 \r
 653 // videoport.c\r
 654 PICO_INTERNAL_ASM void PicoVideoWrite(unsigned int a,unsigned short d);\r
 655 PICO_INTERNAL_ASM unsigned int PicoVideoRead(unsigned int a);\r
 656 PICO_INTERNAL_ASM unsigned int PicoVideoRead8(unsigned int a);\r
 657 extern int (*PicoDmaHook)(unsigned int source, int len, unsigned short **srcp, unsigned short **limitp);\r
 658 \r
 659 // misc.c\r
 660 PICO_INTERNAL_ASM void memcpy16(unsigned short *dest, unsigned short *src, int count);\r
 661 PICO_INTERNAL_ASM void memcpy16bswap(unsigned short *dest, void *src, int count);\r
 662 PICO_INTERNAL_ASM void memcpy32(int *dest, int *src, int count); // 32bit word count\r
 663 PICO_INTERNAL_ASM void memset32(int *dest, int c, int count);\r
 664 \r
 665 // eeprom.c\r
 666 void EEPROM_write8(unsigned int a, unsigned int d);\r
 667 void EEPROM_write16(unsigned int d);\r
 668 unsigned int EEPROM_read(void);\r
 669 \r
 670 // z80 functionality wrappers\r
 671 PICO_INTERNAL void z80_init(void);\r
 672 PICO_INTERNAL void z80_pack(void *data);\r
 673 PICO_INTERNAL int  z80_unpack(const void *data);\r
 674 PICO_INTERNAL void z80_reset(void);\r
 675 PICO_INTERNAL void z80_exit(void);\r
 676 \r
 677 // cd/misc.c\r
 678 PICO_INTERNAL_ASM void wram_2M_to_1M(unsigned char *m);\r
 679 PICO_INTERNAL_ASM void wram_1M_to_2M(unsigned char *m);\r
 680 \r
 681 // cd/buffering.c\r
 682 PICO_INTERNAL void PicoCDBufferRead(void *dest, int lba);\r
 683 \r
 684 // sound/sound.c\r
 685 PICO_INTERNAL void PsndReset(void);\r
 686 PICO_INTERNAL void PsndDoDAC(int line_to);\r
 687 PICO_INTERNAL void PsndClear(void);\r
 688 PICO_INTERNAL void PsndGetSamples(int y);\r
 689 PICO_INTERNAL void PsndGetSamplesMS(void);\r
 690 extern int PsndDacLine;\r
 691 \r
 692 // sms.c\r
 693 #ifndef NO_SMS\r
 694 void PicoPowerMS(void);\r
 695 void PicoResetMS(void);\r
 696 void PicoMemSetupMS(void);\r
 697 void PicoStateLoadedMS(void);\r
 698 void PicoFrameMS(void);\r
 699 void PicoFrameDrawOnlyMS(void);\r
 700 #else\r
 701 #define PicoPowerMS()\r
 702 #define PicoResetMS()\r
 703 #define PicoMemSetupMS()\r
 704 #define PicoStateLoadedMS()\r
 705 #define PicoFrameMS()\r
 706 #define PicoFrameDrawOnlyMS()\r
 707 #endif\r
 708 \r
 709 // 32x/32x.c\r
 710 #ifndef NO_32X\r
 711 extern struct Pico32x Pico32x;\r
 712 void Pico32xInit(void);\r
 713 void PicoPower32x(void);\r
 714 void PicoReset32x(void);\r
 715 void Pico32xStartup(void);\r
 716 void PicoUnload32x(void);\r
 717 void PicoFrame32x(void);\r
 718 void p32x_sync_sh2s(unsigned int m68k_target);\r
 719 void p32x_update_irls(int nested_call);\r
 720 void p32x_reset_sh2s(void);\r
 721 \r
 722 // 32x/memory.c\r
 723 struct Pico32xMem *Pico32xMem;\r
 724 unsigned int PicoRead8_32x(unsigned int a);\r
 725 unsigned int PicoRead16_32x(unsigned int a);\r
 726 void PicoWrite8_32x(unsigned int a, unsigned int d);\r
 727 void PicoWrite16_32x(unsigned int a, unsigned int d);\r
 728 void PicoMemSetup32x(void);\r
 729 void Pico32xSwapDRAM(int b);\r
 730 void Pico32xStateLoaded(void);\r
 731 void p32x_poll_event(int cpu_mask, int is_vdp);\r
 732 \r
 733 // 32x/draw.c\r
 734 void FinalizeLine32xRGB555(int sh, int line);\r
 735 void PicoDraw32xLayer(int offs, int lines, int mdbg);\r
 736 void PicoDraw32xLayerMdOnly(int offs, int lines);\r
 737 extern int (*PicoScan32xBegin)(unsigned int num);\r
 738 extern int (*PicoScan32xEnd)(unsigned int num);\r
 739 enum {\r
 740   PDM32X_OFF,\r
 741   PDM32X_32X_ONLY,\r
 742   PDM32X_BOTH,\r
 743 };\r
 744 extern int Pico32xDrawMode;\r
 745 \r
 746 // 32x/pwm.c\r
 747 unsigned int p32x_pwm_read16(unsigned int a);\r
 748 void p32x_pwm_write16(unsigned int a, unsigned int d);\r
 749 void p32x_pwm_update(int *buf32, int length, int stereo);\r
 750 void p32x_timers_do(int line_call);\r
 751 void p32x_timers_recalc(void);\r
 752 extern int pwm_frame_smp_cnt;\r
 753 #else\r
 754 #define Pico32xInit()\r
 755 #define PicoPower32x()\r
 756 #define PicoReset32x()\r
 757 #define PicoFrame32x()\r
 758 #define PicoUnload32x()\r
 759 #define Pico32xStateLoaded()\r
 760 #define PicoDraw32xSetFrameMode(...)\r
 761 #define FinalizeLine32xRGB555 NULL\r
 762 #define p32x_pwm_update(...)\r
 763 #define p32x_timers_recalc()\r
 764 #endif\r
 765 \r
 766 /* avoid dependency on newer glibc */\r
 767 static __inline int isspace_(int c)\r
 768 {\r
 769         return (0x09 <= c && c <= 0x0d) || c == ' ';\r
 770 }\r
 771 \r
 772 #ifndef ARRAY_SIZE\r
 773 #define ARRAY_SIZE(x) (sizeof(x) / sizeof(x[0]))\r
 774 #endif\r
 775 \r
 776 // emulation event logging\r
 777 #ifndef EL_LOGMASK\r
 778 #define EL_LOGMASK 0\r
 779 #endif\r
 780 \r
 781 #define EL_HVCNT   0x00000001 /* hv counter reads */\r
 782 #define EL_SR      0x00000002 /* SR reads */\r
 783 #define EL_INTS    0x00000004 /* ints and acks */\r
 784 #define EL_YMTIMER 0x00000008 /* ym2612 timer stuff */\r
 785 #define EL_INTSW   0x00000010 /* log irq switching on/off */\r
 786 #define EL_ASVDP   0x00000020 /* VDP accesses during active scan */\r
 787 #define EL_VDPDMA  0x00000040 /* VDP DMA transfers and their timing */\r
 788 #define EL_BUSREQ  0x00000080 /* z80 busreq r/w or reset w */\r
 789 #define EL_Z80BNK  0x00000100 /* z80 i/o through bank area */\r
 790 #define EL_SRAMIO  0x00000200 /* sram i/o */\r
 791 #define EL_EEPROM  0x00000400 /* eeprom debug */\r
 792 #define EL_UIO     0x00000800 /* unmapped i/o */\r
 793 #define EL_IO      0x00001000 /* all i/o */\r
 794 #define EL_CDPOLL  0x00002000 /* MCD: log poll detection */\r
 795 #define EL_SVP     0x00004000 /* SVP stuff */\r
 796 #define EL_PICOHW  0x00008000 /* Pico stuff */\r
 797 #define EL_IDLE    0x00010000 /* idle loop det. */\r
 798 #define EL_CDREGS  0x00020000 /* MCD: register access */\r
 799 #define EL_CDREG3  0x00040000 /* MCD: register 3 only */\r
 800 #define EL_32X     0x00080000\r
 801 #define EL_PWM     0x00100000 /* 32X PWM stuff (LOTS of output) */\r
 802 \r
 803 #define EL_STATUS  0x40000000 /* status messages */\r
 804 #define EL_ANOMALY 0x80000000 /* some unexpected conditions (during emulation) */\r
 805 \r
 806 #if EL_LOGMASK\r
 807 #define elprintf(w,f,...) \\r
 808 { \\r
 809         if ((w) & EL_LOGMASK) \\r
 810                 lprintf("%05i:%03i: " f "\n",Pico.m.frame_count,Pico.m.scanline,##__VA_ARGS__); \\r
 811 }\r
 812 #elif defined(_MSC_VER)\r
 813 #define elprintf\r
 814 #else\r
 815 #define elprintf(w,f,...)\r
 816 #endif\r
 817 \r
 818 // profiling\r
 819 #ifdef PPROF\r
 820 #include <platform/linux/pprof.h>\r
 821 #else\r
 822 #define pprof_init()\r
 823 #define pprof_finish()\r
 824 #define pprof_start(x)\r
 825 #define pprof_end(...)\r
 826 #define pprof_end_sub(...)\r
 827 #endif\r
 828 \r
 829 // misc\r
 830 #ifdef _MSC_VER\r
 831 #define cdprintf\r
 832 #else\r
 833 #define cdprintf(x...)\r
 834 #endif\r
 835 \r
 836 #ifdef __i386__\r
 837 #define REGPARM(x) __attribute__((regparm(x)))\r
 838 #else\r
 839 #define REGPARM(x)\r
 840 #endif\r
 841 \r
 842 #ifdef __GNUC__\r
 843 #define NOINLINE __attribute__((noinline))\r
 844 #else\r
 845 #define NOINLINE\r
 846 #endif\r
 847 \r
 848 #ifdef __cplusplus\r
 849 } // End of extern "C"\r
 850 #endif\r
 851 \r
 852 #endif // PICO_INTERNAL_INCLUDED\r
 853 \r